JPH03157925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03157925A JPH03157925A JP29788589A JP29788589A JPH03157925A JP H03157925 A JPH03157925 A JP H03157925A JP 29788589 A JP29788589 A JP 29788589A JP 29788589 A JP29788589 A JP 29788589A JP H03157925 A JPH03157925 A JP H03157925A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- melting point
- silicide
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000002844 melting Methods 0.000 claims abstract description 23
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- 230000008018 melting Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高融点金属或いはシリサイドを配線材として
用いた半導体装置の製造方法に関するものである。
用いた半導体装置の製造方法に関するものである。
超ＬＳ１時代に入り、半導体集積回路の高集積化、高速
化が進み、多層配線構造が用いられるようになると同時
に、配線材料としても抵抗の低い高融点金属やシリサイ
ドが用いられることが多（なってきている。
化が進み、多層配線構造が用いられるようになると同時
に、配線材料としても抵抗の低い高融点金属やシリサイ
ドが用いられることが多（なってきている。
従来は、上記高融点金属或いはシリサイドと半導体基板
との接合方法としては第２図に示す方式％式％ 第２図において、半導体基板、例えばシリコン基板（１
１）の−主面上の絶縁膜０２）に選択的に開孔パターン
を形成しく第２図（ａ））、そこに多結晶シリコン０３
）を蒸着し、多結晶シリコンに不純物２例えばシリコン
をドーピングして前記半導体基板（１１）と多結晶シリ
コンとの電気的接触を行う（第２図（ｂ））。
との接合方法としては第２図に示す方式％式％ 第２図において、半導体基板、例えばシリコン基板（１
１）の−主面上の絶縁膜０２）に選択的に開孔パターン
を形成しく第２図（ａ））、そこに多結晶シリコン０３
）を蒸着し、多結晶シリコンに不純物２例えばシリコン
をドーピングして前記半導体基板（１１）と多結晶シリ
コンとの電気的接触を行う（第２図（ｂ））。
その後、高融点金属或いはシリサイド０旬を多結晶シリ
コン上に蒸着し、フォトリソグラフィーおよびドライエ
ツチングプロセスにより前記高融点金属或いはシリサイ
ド０４）と多結晶シリコン側の２層構造からなる配線パ
ターンを形成する（第２図（ｄ））。
コン上に蒸着し、フォトリソグラフィーおよびドライエ
ツチングプロセスにより前記高融点金属或いはシリサイ
ド０４）と多結晶シリコン側の２層構造からなる配線パ
ターンを形成する（第２図（ｄ））。
上記方法で多結晶シリコン側が用いられているのは、半
導体基板θ１）と高融点金属或いはシリサイド０４＋が
接触した場合に、その後の熱処理で、高融点金属やシリ
サイドに含まれている接合リークが発生してしまうのを
防止するた□めんである。
導体基板θ１）と高融点金属或いはシリサイド０４＋が
接触した場合に、その後の熱処理で、高融点金属やシリ
サイドに含まれている接合リークが発生してしまうのを
防止するた□めんである。
上述したように、高融点金属やシリサイドを配線に用い
て半導体基板とのっ接触を行う場合、そこに含まれてい
る金属物質の拡散を防止するために下層に多結晶シリコ
ンを用いる必要がある。
て半導体基板とのっ接触を行う場合、そこに含まれてい
る金属物質の拡散を防止するために下層に多結晶シリコ
ンを用いる必要がある。
しかし、多結晶シリコンの膜厚が薄い場合は金属の悪影
響が発生し、これを防止するためには１５００人程度以
上の多結晶シリコン膜厚が必要とされており、高融点金
属或いはシリサイドとの２層構造であるため、２層合計
の膜厚が厚くなり、さらに上層の配線を形成する場合、
段差が大きくなって配線形成が困難になる。
響が発生し、これを防止するためには１５００人程度以
上の多結晶シリコン膜厚が必要とされており、高融点金
属或いはシリサイドとの２層構造であるため、２層合計
の膜厚が厚くなり、さらに上層の配線を形成する場合、
段差が大きくなって配線形成が困難になる。
また、高融点金属或いはシリサイドの膜厚を薄くした場
合、配線の抵抗が高くなり、集積回路の高速化に不利に
なる。
合、配線の抵抗が高くなり、集積回路の高速化に不利に
なる。
現状では高融点金属やシリサイドの膜厚は２０００人〜
２５００人程度以上る。
２５００人程度以上る。
さらに高融点金属やシリサイド膜が表面に露出した状態
（第２図（Ｃ））で４００°Ｃ〜９００°Ｃ程度の熱処
理を複数回行うと、高融点金属やシリサイドが異常酸化
物を形成したり、膜の剥離が発生するといった問題があ
る。
（第２図（Ｃ））で４００°Ｃ〜９００°Ｃ程度の熱処
理を複数回行うと、高融点金属やシリサイドが異常酸化
物を形成したり、膜の剥離が発生するといった問題があ
る。
そこで、本発明は、上記欠点や問題を解決し、配線の膜
厚を厚くすることなく、配線抵抗を低くした信頼性の高
い半導体装置の製造方法の提供を目的とする。
厚を厚くすることなく、配線抵抗を低くした信頼性の高
い半導体装置の製造方法の提供を目的とする。
上記課題を解決するために、本発明にかかる半導体装置
の製造方法は、半導体基板上に形成した絶縁膜上に高融
点金属膜或いはシリサイド膜を蒸着する工程と、フォト
リソグラフィーおよびドライエツチングプロセスにより
前記絶縁体と前記高融点金属膜或いはシリサイド膜に開
孔パターンを形成する工程と、この開孔パターン上に多
結晶シリコンを蒸着する工程と、この多結晶シリコンに
不純物をドーピングする工程と、フォトリソグラフィー
およびドライエツチングプロセスにより多結晶シリコン
と高融点金属膜或いはシリサイド膜の配線パターンを形
成する工程とを含む半導体装置の製造方法とした。
の製造方法は、半導体基板上に形成した絶縁膜上に高融
点金属膜或いはシリサイド膜を蒸着する工程と、フォト
リソグラフィーおよびドライエツチングプロセスにより
前記絶縁体と前記高融点金属膜或いはシリサイド膜に開
孔パターンを形成する工程と、この開孔パターン上に多
結晶シリコンを蒸着する工程と、この多結晶シリコンに
不純物をドーピングする工程と、フォトリソグラフィー
およびドライエツチングプロセスにより多結晶シリコン
と高融点金属膜或いはシリサイド膜の配線パターンを形
成する工程とを含む半導体装置の製造方法とした。
本発明によれば、絶縁体と高融点金属膜或いはシリサイ
ド膜に開孔パターンを形成するので、金属の拡散が防止
される。また、低抵抗率であるので膜厚を薄くできる。
ド膜に開孔パターンを形成するので、金属の拡散が防止
される。また、低抵抗率であるので膜厚を薄くできる。
また、熱処理による膜の剥離も防止される。
以下に本発明にかかる半導体装置の製造方法の実施例を
図面に基づいて詳細に説明する。
図面に基づいて詳細に説明する。
第１図（ａ）に示すように、半導体基板（１）に二酸化
珪素膜（２）を３０００人成長させ、タングステンシリ
サイド（３）を３０００人成長させて２層膜を＝４ 形成する。
珪素膜（２）を３０００人成長させ、タングステンシリ
サイド（３）を３０００人成長させて２層膜を＝４ 形成する。
次に、第１図（ｂ）に示すように、フォトリソグラフィ
ーおよびドライエツチングプロセスにより、前記２層膜
に直径的１μｍの開孔部を設け、この開孔部で半導体基
板（１）を露出させる。
ーおよびドライエツチングプロセスにより、前記２層膜
に直径的１μｍの開孔部を設け、この開孔部で半導体基
板（１）を露出させる。
次に、第２図（ｃ）に示すように、多結晶シリコン（４
）を減圧ＣＶＤ法で１００人成長させ、９００℃の酸素
をホスフィン（ＰＨ３）の混合ガス中で多結晶シリコン
にリンをドーピングする。ここで、リンのドーピングは
イオン注入法によってもトリソゲラフイーおよびドライ
エツチングプロセスにより、多結晶シリコン（４）とタ
ングステンシリサイド（３）のバターニングを行い配線
の形成を完成させるのである。
）を減圧ＣＶＤ法で１００人成長させ、９００℃の酸素
をホスフィン（ＰＨ３）の混合ガス中で多結晶シリコン
にリンをドーピングする。ここで、リンのドーピングは
イオン注入法によってもトリソゲラフイーおよびドライ
エツチングプロセスにより、多結晶シリコン（４）とタ
ングステンシリサイド（３）のバターニングを行い配線
の形成を完成させるのである。
このようにして完成した半導体装置は、半導体基板との
接触部での金属の拡散による電流リークが発生しない。
接触部での金属の拡散による電流リークが発生しない。
また、高融点金属やシリサイドを配線材とするので、配
線の膜厚が薄いままで配線一 − 抵抗を低くすることができるという効果が得られる。ま
た、熱処理による・異常酸化物の発生や膜の剥離も抑制
する効果も得られる。
線の膜厚が薄いままで配線一 − 抵抗を低くすることができるという効果が得られる。ま
た、熱処理による・異常酸化物の発生や膜の剥離も抑制
する効果も得られる。
このように本発明にかかる半導体装置の製造方法によれ
ば、半導体基板との接触部での金属の拡散による電流リ
ークが発生しないので、信転性の高い半導体装置を提供
できるという効果が得られる。
ば、半導体基板との接触部での金属の拡散による電流リ
ークが発生しないので、信転性の高い半導体装置を提供
できるという効果が得られる。
また、高融点金属やシリサイドを配線材とするので、配
線の膜厚が薄いままで配線抵抗を低（することができる
という効果が得られる。
線の膜厚が薄いままで配線抵抗を低（することができる
という効果が得られる。
更に、熱処理による異常酸化物の発生や膜の剥離も抑制
するので、高品質の半導体装置を提供できるという効果
も得られる。
するので、高品質の半導体装置を提供できるという効果
も得られる。
第１図（ａ）、第１図（ｂ）、第１図（Ｃ）。
第１図（ｄ）は本発明の半導体装置の製造方法の各工程
における断面構造図、第２図（ａ）、第２図（ｂ）、第
２図（Ｃ）、第２図（ｄ）は従来例の半導体装置の製造
方法の各工程における断面構造図である。 （１）・・・半導体基板、（２）・・・二酸化珪素膜、
（３）・・・タングステンシリサイド、（４）・・・多
結晶シリコン、（５）・・・リン拡散層。
における断面構造図、第２図（ａ）、第２図（ｂ）、第
２図（Ｃ）、第２図（ｄ）は従来例の半導体装置の製造
方法の各工程における断面構造図である。 （１）・・・半導体基板、（２）・・・二酸化珪素膜、
（３）・・・タングステンシリサイド、（４）・・・多
結晶シリコン、（５）・・・リン拡散層。
Claims (1)
- 半導体集積回路の製造方法において、半導体基板上に形
成した絶縁膜上に高融点金属膜或いはシリサイド膜を蒸
着する工程と、フォトリソグラフィーおよびドライエッ
チングプロセスにより前記絶縁体と前記高融点金属膜或
いはシリサイド膜に開孔パターンを形成する工程と、こ
の開孔パターン上に多結晶シリコンを蒸着する工程と、
この多結晶シリコンに不純物をドーピングする工程と、
フォトリソグラフィーおよびドライエッチングプロセス
により多結晶シリコンと高融点金属膜或いはシリサイド
膜の配線パターンを形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29788589A JPH03157925A (ja) | 1989-11-16 | 1989-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29788589A JPH03157925A (ja) | 1989-11-16 | 1989-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03157925A true JPH03157925A (ja) | 1991-07-05 |
Family
ID=17852370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29788589A Pending JPH03157925A (ja) | 1989-11-16 | 1989-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03157925A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697297A (ja) * | 1992-03-28 | 1994-04-08 | Hyundai Electron Ind Co Ltd | コンタクトを有する半導体素子及びその製造方法 |
| KR100331853B1 (ko) * | 1999-11-03 | 2002-04-09 | 박종섭 | 반도체 소자의 제조방법 |
-
1989
- 1989-11-16 JP JP29788589A patent/JPH03157925A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697297A (ja) * | 1992-03-28 | 1994-04-08 | Hyundai Electron Ind Co Ltd | コンタクトを有する半導体素子及びその製造方法 |
| KR100331853B1 (ko) * | 1999-11-03 | 2002-04-09 | 박종섭 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS6125217B2 (ja) | ||
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS63237547A (ja) | 半導体装置の製造方法 | |
| JPS59132634A (ja) | 多層配線方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS60782B2 (ja) | 半導体装置の製造方法 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH03187244A (ja) | 半導体装置及びその製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPH0279425A (ja) | 半導体装置の製造方法 | |
| JPS59129441A (ja) | 半導体装置の製造方法 | |
| JPS5843908B2 (ja) | 半導体装置の製造方法 |