JPS59132634A - 多層配線方法 - Google Patents
多層配線方法Info
- Publication number
- JPS59132634A JPS59132634A JP793483A JP793483A JPS59132634A JP S59132634 A JPS59132634 A JP S59132634A JP 793483 A JP793483 A JP 793483A JP 793483 A JP793483 A JP 793483A JP S59132634 A JPS59132634 A JP S59132634A
- Authority
- JP
- Japan
- Prior art keywords
- lower layer
- silicon
- nitride film
- oxide film
- layer interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明は、シリコン基板上に多層配線を形成する多層配
線方法に関する。
線方法に関する。
口）従来技術
近年、半導体装置の小型集積化のためにシリコン基板上
に形成される配線も多層梅造になジつつある。ここに、
多結晶シリコンの２層配線を用いた半導体装置の製造方
法を説明する。捷すシリコン基板ｉｌｌ上に熱酸化によ
りシリコン酸化膜ｆ２＋を形成する（第１図）。次に第
１層目の多結晶シリコン（３）をＣＶＤ法によって該酸
化膜（２＋−ＬＫ設け（第２図）、写真蝕刻法によって
所望の部分にのみ多結晶シリコンの下層配線（４）を残
しく第８図）、熱酸化法によりこの下層配線（４）表面
を酸化して酸化膜（５）を設ける（第４図）。続いて第
２層目の多結晶シリコン等の上層配線金Ｆｊｆ、＋６）
をＣＶＤ法によって形成しく第５図）、写真蝕刻法を用
いて上層配線（７）を残存させる（第６図）。
に形成される配線も多層梅造になジつつある。ここに、
多結晶シリコンの２層配線を用いた半導体装置の製造方
法を説明する。捷すシリコン基板ｉｌｌ上に熱酸化によ
りシリコン酸化膜ｆ２＋を形成する（第１図）。次に第
１層目の多結晶シリコン（３）をＣＶＤ法によって該酸
化膜（２＋−ＬＫ設け（第２図）、写真蝕刻法によって
所望の部分にのみ多結晶シリコンの下層配線（４）を残
しく第８図）、熱酸化法によりこの下層配線（４）表面
を酸化して酸化膜（５）を設ける（第４図）。続いて第
２層目の多結晶シリコン等の上層配線金Ｆｊｆ、＋６）
をＣＶＤ法によって形成しく第５図）、写真蝕刻法を用
いて上層配線（７）を残存させる（第６図）。
ところが、低抵抗化のため燐句の不純物を多く含む多結
晶シリコンは基板を形成している単結晶シリコンに比べ
、熱酸化による酸化膜の生成速度か速く、下層配線（４
）形成後の熱酸化で第４図の如く下層配線（４）部の酸
化膜（６）のみが成長し、下層配＆（４）部とそれ以外
の箇所との段差（８）が大きくなる（第７図）。このた
め上履配線金属（６）を蒸着したとき（第５図）、箔切
れ（９）を生じ断線の原因となっていた。また上層配線
（６）をエツチング形成するとき段差（８）部に第７図
に示すようにエツチング残渣００）が生じ、上層配線＋
６１ＦＢ＋同志が近接している場合はリーク等を起こす
危険性がめった。
晶シリコンは基板を形成している単結晶シリコンに比べ
、熱酸化による酸化膜の生成速度か速く、下層配線（４
）形成後の熱酸化で第４図の如く下層配線（４）部の酸
化膜（６）のみが成長し、下層配＆（４）部とそれ以外
の箇所との段差（８）が大きくなる（第７図）。このた
め上履配線金属（６）を蒸着したとき（第５図）、箔切
れ（９）を生じ断線の原因となっていた。また上層配線
（６）をエツチング形成するとき段差（８）部に第７図
に示すようにエツチング残渣００）が生じ、上層配線＋
６１ＦＢ＋同志が近接している場合はリーク等を起こす
危険性がめった。
ハ）発明の目的
本発明はこのような点に鑑みて為されたものであって、
上層配線金層蒸着時の箔切れや上層配線金属をエツチン
グして土層配線を形成するときのエツチング残渣を無く
し、半導体装置のリークを防止することを目的とする。
上層配線金層蒸着時の箔切れや上層配線金属をエツチン
グして土層配線を形成するときのエツチング残渣を無く
し、半導体装置のリークを防止することを目的とする。
二）発明の構成
本発明は下層自己線を形成する］：程と、下層配線をシ
リコン窒化膜で被う工程上、基板上の下層配線以外の箇
所を熱酸化してシリコン酸化膜をさらに厚くする工程と
、下層配線を被っているシリコン窒化膜を除去する工程
と、上記上層配線も含め基板全面を熱酸化する工程と、
少くとも下層配線上に形成されたシリコン酸化膜上に上
層配線を設ける工程と、で構成される。
リコン窒化膜で被う工程上、基板上の下層配線以外の箇
所を熱酸化してシリコン酸化膜をさらに厚くする工程と
、下層配線を被っているシリコン窒化膜を除去する工程
と、上記上層配線も含め基板全面を熱酸化する工程と、
少くとも下層配線上に形成されたシリコン酸化膜上に上
層配線を設ける工程と、で構成される。
ホ）実施例
まず上述の従来方法によりシリコン基板＋１１上に５０
ＯＡ厚のシリコン酸化膜（２）を形成しく第８図）、第
１胎目の多結晶シリコン（３）を４００［ＩＡ＃程度設
ける（第９図）。次にシクロルシランとアンモニアの混
合ガスで７００℃の温度で減圧ＣｖＤを行って、多結晶
シリコン（３）上にシリコン９化展（１０１を約１００
０〜２０００Ａ厚程度形成しく第１Ｏ図）、従来の写真
蝕刻技術により所望形状にシリコン窒化膜（Ｉｌｌ及び
多結晶シリコン（３）残存させて表向に窒化膜（１１）
を有する下層配線（４）を形成する（第１１図）。さら
に上述と同様の減圧ＣＶＤで下層配線（４）も含めてこ
の基板（１）全面にシリコン窒化膜（１２）を積層形成
しく第１２図）、その後リアクティブイオンエツチング
等の垂直エツチングにより下層配線（４）部以外金化膜
（１２）が完全に除去されるまでエツチングする。この
とき、下層配線（４）上の窒化膜（１２）もエツチング
されるが下層配線（４）上には以前に窒化膜（＋＋１が
１０００〜ｇｏｏｏＡ厚程度に形成されているため、エ
ツチング後もこの空化膜（１１）が残り、第１８図に示
す如く下層配線（４）上部及び側部が雪化膜（ＩＩＪ（
＋２・で被われた状態になる。この状態で９００℃のｗ
ｅｔ０２を用いて９０分熱酸化するとシリコン基板ｆｌ
ｌ上の酸化膜（２）厚は第１４図に示すように２０００
Ａ程度に増加する。この場合、下層配線（４）は窒化膜
（ｌｌｌ１２１で被われているため酸化されることはな
い。続いて下層配線（４）を被っている窒化膜（１０）
をプラズマエツチングにより除去しく第１５図）、９０
０℃のｗｅｔＯ２で４５分熱酸化して多結晶シリコンで
形成された下層配線（４）表面に２００ＯＡ厚程度の酸
化膜（５）を生成する（第１６図）。このとき下層配線
（４）都以外には酸化膜（２）は殆んど生成されないが
、既に下層配線（４）以外の箇所にも十分な厚さの酸化
膜（２）が形成されているので下層配線（４）部とそれ
以外の箇所との間で大きな段差を生じることはない。従
って、この２０００Ａ厚程度の酸化膜（ｆｉ＋を介して
下層配線に跨って上Ｍ配線金属を蒸着しても箔切れは発
生せず、また上層配線をエツチング形成するときも配線
金属の所望のエツチングが完全に行なわれる。
ＯＡ厚のシリコン酸化膜（２）を形成しく第８図）、第
１胎目の多結晶シリコン（３）を４００［ＩＡ＃程度設
ける（第９図）。次にシクロルシランとアンモニアの混
合ガスで７００℃の温度で減圧ＣｖＤを行って、多結晶
シリコン（３）上にシリコン９化展（１０１を約１００
０〜２０００Ａ厚程度形成しく第１Ｏ図）、従来の写真
蝕刻技術により所望形状にシリコン窒化膜（Ｉｌｌ及び
多結晶シリコン（３）残存させて表向に窒化膜（１１）
を有する下層配線（４）を形成する（第１１図）。さら
に上述と同様の減圧ＣＶＤで下層配線（４）も含めてこ
の基板（１）全面にシリコン窒化膜（１２）を積層形成
しく第１２図）、その後リアクティブイオンエツチング
等の垂直エツチングにより下層配線（４）部以外金化膜
（１２）が完全に除去されるまでエツチングする。この
とき、下層配線（４）上の窒化膜（１２）もエツチング
されるが下層配線（４）上には以前に窒化膜（＋＋１が
１０００〜ｇｏｏｏＡ厚程度に形成されているため、エ
ツチング後もこの空化膜（１１）が残り、第１８図に示
す如く下層配線（４）上部及び側部が雪化膜（ＩＩＪ（
＋２・で被われた状態になる。この状態で９００℃のｗ
ｅｔ０２を用いて９０分熱酸化するとシリコン基板ｆｌ
ｌ上の酸化膜（２）厚は第１４図に示すように２０００
Ａ程度に増加する。この場合、下層配線（４）は窒化膜
（ｌｌｌ１２１で被われているため酸化されることはな
い。続いて下層配線（４）を被っている窒化膜（１０）
をプラズマエツチングにより除去しく第１５図）、９０
０℃のｗｅｔＯ２で４５分熱酸化して多結晶シリコンで
形成された下層配線（４）表面に２００ＯＡ厚程度の酸
化膜（５）を生成する（第１６図）。このとき下層配線
（４）都以外には酸化膜（２）は殆んど生成されないが
、既に下層配線（４）以外の箇所にも十分な厚さの酸化
膜（２）が形成されているので下層配線（４）部とそれ
以外の箇所との間で大きな段差を生じることはない。従
って、この２０００Ａ厚程度の酸化膜（ｆｉ＋を介して
下層配線に跨って上Ｍ配線金属を蒸着しても箔切れは発
生せず、また上層配線をエツチング形成するときも配線
金属の所望のエツチングが完全に行なわれる。
へ）発明の効果
以上述べた如く、本発明多層配線方法は多結晶シリコン
よりなる下層の配線をシリコン窒化膜で被った状態で下
層配線部以外のシリコン払板上に十分な厚さの酸化膜を
形成した後、上記窒化膜を除去して″′Ｆ層配層表線表
面化膜を設けているので、下層配線部とそれ以外の箇所
との闇の段差が滑らかに形成され、上層配線金属蒸着時
に箔切れを起こすことなく、断線等が発生する世れは全
くない。
よりなる下層の配線をシリコン窒化膜で被った状態で下
層配線部以外のシリコン払板上に十分な厚さの酸化膜を
形成した後、上記窒化膜を除去して″′Ｆ層配層表線表
面化膜を設けているので、下層配線部とそれ以外の箇所
との闇の段差が滑らかに形成され、上層配線金属蒸着時
に箔切れを起こすことなく、断線等が発生する世れは全
くない。
また、上層配線をエツチング形成するときこの段部で配
線金属のエツチング残り等が生じることなく、同層配線
間でリークが発生する危険性は全く来る。
線金属のエツチング残り等が生じることなく、同層配線
間でリークが発生する危険性は全く来る。
第１図乃至第５図は従来の多層配線方法を示す断面図、
第６図及び第７図は多層配線構造を示す断面図、第８図
乃至第１６図は本発明多層配線方法を工程順に示す断面
図である。 ｆｉ＋・・・シリコン基板、（２）（５）・・・酸化膜
、（４）・・・下層配線、（１１（１２＋・・窒化膜。 出願人 三洋電機株式会社 代理人 弁理士 佐 野靜 犬 特開昭５９−１３２６３４（４）
第６図及び第７図は多層配線構造を示す断面図、第８図
乃至第１６図は本発明多層配線方法を工程順に示す断面
図である。 ｆｉ＋・・・シリコン基板、（２）（５）・・・酸化膜
、（４）・・・下層配線、（１１（１２＋・・窒化膜。 出願人 三洋電機株式会社 代理人 弁理士 佐 野靜 犬 特開昭５９−１３２６３４（４）
Claims (1)
- ｆｌｉ シリコン基板上にシリコン酸化膜ヲ介して多
結晶シリコンより成る下層配線を設ける工程、この下層
配線をシリコン窒化膜で被う工程、上記基板上の下層配
線以外の＠所を熱酸化してシリコン酸化膜をさらに厚く
形成する工程、下層配線を被っているシリコン窒化膜を
除去する工程、熱酸化を行なって上記下層配線も含め基
板全面にシリコン酸化膜を形成する工程、少くとも下胎
配紛上に形成されたシリコン酸化膜上に下層配線を設け
る工程、とから成る多、１配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP793483A JPS59132634A (ja) | 1983-01-19 | 1983-01-19 | 多層配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP793483A JPS59132634A (ja) | 1983-01-19 | 1983-01-19 | 多層配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132634A true JPS59132634A (ja) | 1984-07-30 |
Family
ID=11679340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP793483A Pending JPS59132634A (ja) | 1983-01-19 | 1983-01-19 | 多層配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280336A (ja) * | 1988-05-06 | 1989-11-10 | Nec Corp | 半導体装置の製造方法 |
-
1983
- 1983-01-19 JP JP793483A patent/JPS59132634A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280336A (ja) * | 1988-05-06 | 1989-11-10 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPS59132634A (ja) | 多層配線方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6161698B2 (ja) | ||
| JPS6120154B2 (ja) | ||
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS6249735B2 (ja) | ||
| JPS63237547A (ja) | 半導体装置の製造方法 | |
| JPS6243151A (ja) | 半導体装置の製造方法 | |
| JPS5892234A (ja) | 半導体装置およびその製造方法 | |
| JPS6052043A (ja) | 配線構造の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH033382B2 (ja) | ||
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6380550A (ja) | 半導体装置の配線前駆体 | |
| JPH0577330B2 (ja) | ||
| JPH0573059B2 (ja) | ||
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 |