JPS6243151A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6243151A
JPS6243151A JP18442185A JP18442185A JPS6243151A JP S6243151 A JPS6243151 A JP S6243151A JP 18442185 A JP18442185 A JP 18442185A JP 18442185 A JP18442185 A JP 18442185A JP S6243151 A JPS6243151 A JP S6243151A
Authority
JP
Japan
Prior art keywords
aluminum
film
wiring layer
aluminum alloy
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18442185A
Other languages
English (en)
Other versions
JPH0682665B2 (ja
Inventor
Shigeru Harada
繁 原田
Hirotsugu Harada
原田 昿嗣
Masanori Obata
正則 小畑
Reiji Tamaki
礼二 玉城
Takeshi Noguchi
武志 野口
Junichi Arima
純一 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18442185A priority Critical patent/JPH0682665B2/ja
Publication of JPS6243151A publication Critical patent/JPS6243151A/ja
Publication of JPH0682665B2 publication Critical patent/JPH0682665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置およびその製造方法に関し、特
に、アルミニウムあるいはアルミニウム合金からなる配
線層を有する半導体装置およびその製造方法に関する。
し従来の技術] 第6図は従来の半導体装置の一例の断面構造を示す図で
ある。図において、シリコン基板1の上には、PSG 
(リンガラス)II2が形成される。
このP S G II 2の上には、アルミニウムある
いはアルミニウム合金からなる配線層3が形成される。
配線層3の上には、最終保l114が形成される。
このan保1!114は、たとえばリンガラスや窒化シ
リコンや酸化シリコン等が用いられる。
第7図は従来の半導体装置の他の例の積層構造を示す図
である。図において、シリコン基板1の上には、PSG
II2が形成される。このPSGS2O2には、アルミ
ニウムあるいはアルミニウム合金からなる第1の配線I
5が形成される。この第1の配置1i115の上には、
層間絶縁816が形成される。眉間絶縁116の上には
、アルミニウムあるいはアルミニウム合金からなる第2
の配線II7が形成される。第2の配線層7の上には、
最終保護IW4が形成される。
次に、第6図に示す従来の半導体装置の製造方法につい
て説明する。不純物拡散層の形成されたシリコン基板1
.その上のPSGl12上に、スパッタ法あるいは真空
蓋1法によりアルミニウムあるいはアルミニウム合金膜
3を全面に成膜する。
次に、写真製版技術を用い、レジストによるパターニン
グを行ない、不要な部分のアルミニウムあるいはアルミ
ニウム合金膜をエツチングにより除去することにより、
所望の形状の配線層3を形成する。
その後、配線層3とシリコン基板1との電気的コンタク
トをとるために、400〜500℃程度の熱処理を加え
、til受を二、最終保護膜4を形成する。
[発明が解決しようとする問題点1 従来の半導体装置は以上のように構成されているので、
配線布3の形成時および形成後の熱処理、あるいは最終
保護膜4の、成膜時の温度により、配線113上にHi
llockと呼ばれるアルミニウムの異常突起が生じ、
これがjill保護11114のピンホールの原因とな
り、半導体装置の耐湿性を劣化させるという問題があっ
た。また、第7図に示す多層配l1llI造の半導体装
置においては、第1の配線層5上に生じるHilloc
kが、しばしば層間結縁不良を引き起こし、歩留りを低
下させるという間離があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、アルミニウムあるいはアルミニウム合金か
らなる配線層上に)−1illockが発生せず、耐湿
性の良好なかつ層間絶縁特性の良好な半導体装!および
その製造方法を提供することを目的とする。
[問題点を解決するための手段〕 このj!明に係る半導体装置は、アルミニウムあるいは
アルミニウム合金からなる配線層の上にアルミニウム水
和酸化物層を形成するようにしたものである。
また、この発明に係る半導体の製造方法は、配IIIと
なるべきアルミニウムあるいはアルミニウム台金膜の成
膜直後に所定温度以上に加熱した純水あるいは水蒸気中
にて表面処理し、当該アルミニウムあるいはアルミニウ
ム台金膜の表面にアルミニウム水和酸化物城を形成する
ようにしたものである。
[作用1 アルミニウムあるいはアルミニウム合金からなる配線層
の上に形成されるアルミニウム水和酸化物層は、非常に
硬いので、配線層を構成するアルミニウムまたはアルミ
ニウム合金膜の異常突起の成長を妨げる作用をする。
[実施例] 第1図はこの発明の一実脇例の半導体装置の積層v/4
ユるを示す図である3図において、シリコン基板1の上
には、P S G 慢2が形成される。このPSGm2
の上にはアルミニウムあるいはアルミニウム合金からな
る配線層3が形成される。配F2 ’N3の上には、ア
ルミニウム水和酸化物118が形成される。PSGA譬
2.配線層3およびアルミニウム水和酸化物層8を覆う
ように、Ja柊保護膜4が形成される。
第2図は第1図に示す実施例の製造工程を示−1図であ
る。以下、このTJ42図を参照して、第1図に示す実
施例の製造方法を説明する。
第2図i工J 不純物拡散層の形成されたシリコン11.イの上のPS
G躾2上にスパッタ払あるいは輿窄忌1tvAにより、
アルミニウムあるい1ユアルミニウノ、合金の躾3を全
面に成膜する。
第2図[nl 成1m直後のアルミニウムあるいはアルミニウム合金膜
3の表面を、たとえば40℃以上に加勢し7た純水ある
いは水蒸気中にて表面処理し、表面(=アルミニウム水
和酸化物層8を形成する。成膜直接のアルミニウムある
いはアルミニウム合金膜3の表面は、安定なアルミナ層
で十分に覆われておらず、比較的活性であるため、上記
方法により、1000A以上のアルミニウム水和酸化物
層8が容易に得られる。このアルミニウム水和酸化物層
81Jアルミナの一種であり、非常に硬くアルミニウム
あるいはアルミニウム合金膜3における異常突起の成長
を妨げる。
第3図に80℃の純水中に浸漬した場合のアルミニウム
水和酸化物層8の厚みと浸漬時間の関係を示す。
第2図[I[1] 次に、写真製版技術を用い、レジスト9によるパターニ
ングを行ない、不要な部分のアルミニウム水和酸化物1
8とアルミニウムあるいはアルミニウム合金膜3をエツ
チングにより除去し、所望の形状を有する配線層3を形
成する。
第2図[IV] その後、配線層3とシリコン基板1との電気的コンタク
トをとるために、400〜500″C程度の熱処理を加
え、#l後に最終保護膜4を形成する。
以上の方法によって製造された半導体装置〈第1図参照
)(t、アルミニウム水和酸化物W8によってIi!t
a13上のHillockの発生が防止できるので、最
終保護膜4にピンホールが生じることがなく、耐湿性の
良好な半導体装置が得られる。
なお、上述の実施例では、単層配線構造の半導体装置に
ついて述べたが、多層配線構造の半導体装置にもこの発
明を適用することができる。1’!4図は2層配線構造
の半導体装置にこの発明を適用した例を示す図である。
図において、この実施例の構造は以下の点を除いて第7
図の従来例と同様であり、相当する部分には同一の参照
番号を付しその説明を省略する。この実施例の特!!l
は、第1配線1l15の上に前述の方法でアルミニウム
水和酸化vIJllI8を形成したことである。
また、第5図に示すように、第1配線層5の上のみなら
ず第2配線17の上にもアルミニウム水和酸化物層8を
形成するようにしてもよい。
第4図および第5図の実施例のように、多層配線構造の
半導体V&賃にこの発明を適用した場合は、fitlB
保?S膜4のピンホールの発生を防止できるのみならず
、Hlllockによる1間絶縁不良も防止でき、歩留
りを著しく向上することができる。
1発明の効果コ 以上のように、この発明によれば、配II@どなるべき
アルミニウムあるいはアルミニウム合金膜を戎嗅直漫に
加熱純水あるいは水蒸気中で表面処理することにより、
配!!;1問上にアルミニウム水和酸化物【を形成し、
それによって配Iil!!!上のHlliockの発生
を防止するようにしたので、最終保護膜にピンホールの
生じることがない耐湿性の良好な半導体装置を得ること
ができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の半導体vtW!の積層構
造を示を図である。第2図は第1図に示す半導体装置の
製造方法を示す図である。第3図はアルミニウム水和酸
化物1形成の様子を示す実験データである。第4図およ
び第5図はこの発明の他の実施例の半導体装置の積11
1ffiを示す図である。 第6図は従来の半導体装置の一例の断面構造を示す図で
ある。第7図は従来の半導体iutの他の例の積層構造
を示す図である。 図において、1はシリコン基板、2はPSG膜、3はア
ルミニウムあるいはアルミニウム合金からなる配線1.
4はR終保護膜、5は第1の配側L6は層闇絶縁躾、7
は第2の配alL8はアルミニウム水和酸化物層、9は
レジストを示す。 なお、図中同一符号は同一または相当部分を示す。 代  理  人     大  岩  増  雄弔1図 1−一−シリフ〉薯−f及 2−−−PSG月促 4−一一最終係吉ず糧 8−一一ア1しミニラム7に:ifO峠化′物層も2図 、¥、  第3図 罎己嚢吋閂〔m・n〕 第4図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)アルミニウムあるいはアルミニウム合金からなる
    配線層を有する半導体装置であつて、前記配線層の上に
    アルミニウム水和酸化物層が形成されたことを特徴とす
    る、半導体装置。
  2. (2)前記配線層は複数層形成され、 前記アルミニウム水和酸化物層は前記複数の配線層のい
    ずれか1つ以上の層の上に形成される、特許請求の範囲
    第1項記載の半導体装置。
  3. (3)アルミニウムあるいはアルミニウム合金からなる
    配線層を有する半導体装置の製造方法であって、 前記配線層となるべきアルミニウムあるいはアルミニウ
    ム合金膜の成膜直後に、所定温度以上に加熱した純水あ
    るいは水蒸気中にて表面処理し、当該アルミニウムある
    いはアルミニウム合金膜の表面にアルミニウム水和酸化
    物層を形成する工程を備える、半導体装置の製造方法。
  4. (4)前記所定温度はほぼ40℃である、特許請求の範
    囲第3項記載の半導体装置の製造方法。
JP18442185A 1985-08-20 1985-08-20 半導体装置の製造方法 Expired - Lifetime JPH0682665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18442185A JPH0682665B2 (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18442185A JPH0682665B2 (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6243151A true JPS6243151A (ja) 1987-02-25
JPH0682665B2 JPH0682665B2 (ja) 1994-10-19

Family

ID=16152866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18442185A Expired - Lifetime JPH0682665B2 (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0682665B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717341B1 (en) * 2004-02-16 2015-04-15 Kaneka Corporation Process for producing transparent conductive film and process for producing tandem thin-film photoelectric converter

Also Published As

Publication number Publication date
JPH0682665B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPS6243151A (ja) 半導体装置の製造方法
JP2538881B2 (ja) 半導体装置の製造方法
JPS6381948A (ja) 多層配線半導体装置
JPH09199530A (ja) 半導体装置および半導体装置の製造方法
JPS58108738A (ja) 半導体装置用電極の製造方法
JPS62296443A (ja) 半導体装置及びその製造方法
JPS583252A (ja) 半導体集積回路装置
JPS5966150A (ja) 半導体装置およびその製造方法
JPS59132634A (ja) 多層配線方法
JPS5832434A (ja) 半導体装置の製造方法
JPS59149035A (ja) 半導体装置の多層配線構造
JPS59114824A (ja) 半導体装置の平坦化方法
JPS58115834A (ja) 半導体装置の製造方法
JPH0383340A (ja) 半導体素子のAl多層配線構造
JPS61256718A (ja) 半導体集積回路装置の製造方法
JPS582069A (ja) 半導体装置の製造方法
JPS6380550A (ja) 半導体装置の配線前駆体
JPH0573059B2 (ja)
JPH0429318A (ja) 半導体装置の製造方法
JPS62260319A (ja) 半導体装置の製造方法
JPS61113259A (ja) 半導体装置の製造方法
JPS6237967A (ja) 半導体装置の製造方法
JPS62160741A (ja) 半導体装置の製造方法
JPS61179554A (ja) 半導体装置の製造方法