JPH0573059B2 - - Google Patents
Info
- Publication number
- JPH0573059B2 JPH0573059B2 JP60184422A JP18442285A JPH0573059B2 JP H0573059 B2 JPH0573059 B2 JP H0573059B2 JP 60184422 A JP60184422 A JP 60184422A JP 18442285 A JP18442285 A JP 18442285A JP H0573059 B2 JPH0573059 B2 JP H0573059B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- aluminum
- semiconductor device
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 29
- 229910000838 Al alloy Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000992 sputter etching Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 72
- 238000010586 diagram Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XFBXDGLHUSUNMG-UHFFFAOYSA-N alumane;hydrate Chemical class O.[AlH3] XFBXDGLHUSUNMG-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体装置の製造方法に関し、特
に、アルミニウムあるいはアルミニウム合金から
なる配線層を有する半導体装置の製造方法に関す
る。
に、アルミニウムあるいはアルミニウム合金から
なる配線層を有する半導体装置の製造方法に関す
る。
[従来の技術]
第6図は従来の半導体装置の一例の断面構造を
示す図である。図において、シリコン基板1の上
には、PSG(リンガラス)膜2が形成される。こ
のPSG膜2の上には、アルミニウムあるいはア
ルミニウム合金からなる配線層3が形成される。
配線層3の上には、最終保護膜4が形成される。
この最終保護膜4は、たとえばリンガラスや窒化
シリコンや酸化シリコン等が用いられる。
示す図である。図において、シリコン基板1の上
には、PSG(リンガラス)膜2が形成される。こ
のPSG膜2の上には、アルミニウムあるいはア
ルミニウム合金からなる配線層3が形成される。
配線層3の上には、最終保護膜4が形成される。
この最終保護膜4は、たとえばリンガラスや窒化
シリコンや酸化シリコン等が用いられる。
第7図は従来の半導体装置の他の例の積層構造
を示す図である。図において、シリコン基板1の
上には、PSG膜2が形成される。このPSG膜2
の上には、アルミニウムあるいはアルミニウム合
金からなる第1の配線層5が形成される。この第
1の配線層5の上には、層間絶縁膜6が形成され
る。層間絶縁膜6の上には、アルミニウムあるい
はアルミニウム合金からなる第2の配線層7が形
成される。第2の配線層7の上には、最終保護膜
4が形成される。
を示す図である。図において、シリコン基板1の
上には、PSG膜2が形成される。このPSG膜2
の上には、アルミニウムあるいはアルミニウム合
金からなる第1の配線層5が形成される。この第
1の配線層5の上には、層間絶縁膜6が形成され
る。層間絶縁膜6の上には、アルミニウムあるい
はアルミニウム合金からなる第2の配線層7が形
成される。第2の配線層7の上には、最終保護膜
4が形成される。
次に、第6図に示す従来の半導体装置の製造方
法について説明する。不純物拡散層の形成された
シリコン基板1、その上のPSG膜2上に、スパ
ツタ法あるいは真空蒸着法により、アルミニウム
あるいはアルミニウム合金膜3を全面に成膜す
る。
法について説明する。不純物拡散層の形成された
シリコン基板1、その上のPSG膜2上に、スパ
ツタ法あるいは真空蒸着法により、アルミニウム
あるいはアルミニウム合金膜3を全面に成膜す
る。
次に、写真製版技術を用い、レジストによるバ
ターニングを行ない、不要な部分のアルミニウム
あるいはアルミニウム合金膜をエツチングにより
除去することにより、所望の形状の配線層3を形
成する。
ターニングを行ない、不要な部分のアルミニウム
あるいはアルミニウム合金膜をエツチングにより
除去することにより、所望の形状の配線層3を形
成する。
その後、配線層3とシリコン基板1のとの電気
的コンタクトをとるために、400〜500℃程度の熱
処理を加え、最後に最終保護膜4を形成する。
的コンタクトをとるために、400〜500℃程度の熱
処理を加え、最後に最終保護膜4を形成する。
[発明が解決しようとする問題点]
従来の半導体装置は以上のように構成されてい
るので、配線層3の形成時および形成後の熱処
理、あるいは最終保護膜4の成膜時の温度によ
り、配線層3上にHillockと呼ばれるアルミニウ
ムの異常突起が生じ、これが最終保護膜4のピン
ホールの原因となり、半導体装置の耐湿性を劣化
させるという問題があつた。また、第7図に示す
多層配線構造の半導体装置においては、第1の配
線層5上に生じるHillockが、しばしば層間絶縁
不良を引き起こし、歩留りを低下させるという問
題があつた。さらには、第1の配線層5の端部に
おける段差がきついと、その段差部における層間
絶縁膜6のステツプカバレツジすなわち被覆性が
十分でなくなり、第2の配線層7の断線を生じた
り、ステツプカバレツジ性を劣化させるなどの問
題があつた。
るので、配線層3の形成時および形成後の熱処
理、あるいは最終保護膜4の成膜時の温度によ
り、配線層3上にHillockと呼ばれるアルミニウ
ムの異常突起が生じ、これが最終保護膜4のピン
ホールの原因となり、半導体装置の耐湿性を劣化
させるという問題があつた。また、第7図に示す
多層配線構造の半導体装置においては、第1の配
線層5上に生じるHillockが、しばしば層間絶縁
不良を引き起こし、歩留りを低下させるという問
題があつた。さらには、第1の配線層5の端部に
おける段差がきついと、その段差部における層間
絶縁膜6のステツプカバレツジすなわち被覆性が
十分でなくなり、第2の配線層7の断線を生じた
り、ステツプカバレツジ性を劣化させるなどの問
題があつた。
この発明は、上記のような問題点を解消するた
めになされたもので、アルミニウムあるいはアル
ミニウム合金からなる配線層上にHillockが発生
せず、耐湿性や層間絶縁特性やステツプカバレツ
ジ性の良好な半導体装置の製造方法を提供するこ
とを目的とする。
めになされたもので、アルミニウムあるいはアル
ミニウム合金からなる配線層上にHillockが発生
せず、耐湿性や層間絶縁特性やステツプカバレツ
ジ性の良好な半導体装置の製造方法を提供するこ
とを目的とする。
[問題点を解決するための手段]
この発明に係る半導体装置の製造方法において
は、まず半導体基板の上に下地絶縁膜を形成す
る。上記下地絶縁膜の上に、アルミニウムあるい
はアルミニウム合金からなる配線層のパターンを
形成する。上記配線層の表面をスパツタエツチン
グし、該配線層の表面を活性化するとともに、ス
パツタエツチングによつて生じたアルミニウム原
子を上記配線層のパターンの間に存在する凹部に
堆積する。上記半導体基板の表面を、所定温度以
上に加熱した純水あるいは水蒸気で処理する。
は、まず半導体基板の上に下地絶縁膜を形成す
る。上記下地絶縁膜の上に、アルミニウムあるい
はアルミニウム合金からなる配線層のパターンを
形成する。上記配線層の表面をスパツタエツチン
グし、該配線層の表面を活性化するとともに、ス
パツタエツチングによつて生じたアルミニウム原
子を上記配線層のパターンの間に存在する凹部に
堆積する。上記半導体基板の表面を、所定温度以
上に加熱した純水あるいは水蒸気で処理する。
[作用]
この発明によれば、アルミニウムあるいはアル
ミニウム合金の配線層の上にアルミニウム水和酸
化物層が形成され、かつ、配線層のパターンの間
に存在する凹部にアルミニウム水和酸化物層が形
成される。これによつて、配線層にヒロツクを発
生させないようにし、かつ基板の表面を平坦化さ
せることができる。
ミニウム合金の配線層の上にアルミニウム水和酸
化物層が形成され、かつ、配線層のパターンの間
に存在する凹部にアルミニウム水和酸化物層が形
成される。これによつて、配線層にヒロツクを発
生させないようにし、かつ基板の表面を平坦化さ
せることができる。
[実施例]
第1図はこの発明の一実施例の半導体装置の積
層構造を示す図である。図において、シリコン基
板1の上には、PSG膜2が形成される。この
PSG膜2の上にはアルミニウムあるいはアルミ
ニウム合金からなる配線層3のパターンが形成さ
れる。配線層3のパターンを覆うように、かつ配
線層3のパターンの間に存在する凹部を埋めるよ
うに、PSG膜2の上にアルミニウム水和酸化物
層8が形成されている。PSG膜2、配線層3お
よびアルミニウム水和酸化物層8を覆うように、
最終保護膜4が形成される。
層構造を示す図である。図において、シリコン基
板1の上には、PSG膜2が形成される。この
PSG膜2の上にはアルミニウムあるいはアルミ
ニウム合金からなる配線層3のパターンが形成さ
れる。配線層3のパターンを覆うように、かつ配
線層3のパターンの間に存在する凹部を埋めるよ
うに、PSG膜2の上にアルミニウム水和酸化物
層8が形成されている。PSG膜2、配線層3お
よびアルミニウム水和酸化物層8を覆うように、
最終保護膜4が形成される。
第2図は第1図に示す実施例の製造工程を示す
図である。以下、この第2図を参照して、第1図
に示す実施例の製造方法を説明する。
図である。以下、この第2図を参照して、第1図
に示す実施例の製造方法を説明する。
第2図[]
不純物拡散層の形成されたシリコン基板1、そ
の上のPSG膜2上に、写真製版技術を用い、ア
ルミニウムあるいはアルミニウム合金からなる配
線層3を形成する。通常、レジストを除去する方
法として、酸素プラズマが用いられるため、この
ときには、配線層3の表面には、非常に薄いけれ
ども安全な酸化アルミニウム膜9ができている。
の上のPSG膜2上に、写真製版技術を用い、ア
ルミニウムあるいはアルミニウム合金からなる配
線層3を形成する。通常、レジストを除去する方
法として、酸素プラズマが用いられるため、この
ときには、配線層3の表面には、非常に薄いけれ
ども安全な酸化アルミニウム膜9ができている。
第2図[]
次に、全面をアルミニウムなどの不活性ガスイ
オンを用い、スパツタエツチング処理すると、配
線層3の表面の安定な酸化アルミニウム膜9は除
去され、表面は比較的活性な状態となる。
オンを用い、スパツタエツチング処理すると、配
線層3の表面の安定な酸化アルミニウム膜9は除
去され、表面は比較的活性な状態となる。
同時に、スパツタエツチングされたアルミニウ
ム原子は、配線層3のパターンの間に存在する凹
部の底面の下地絶縁膜すなわちPSG膜2上にも
再付着により堆積し、アルミニウムの薄い層10
が形成される。
ム原子は、配線層3のパターンの間に存在する凹
部の底面の下地絶縁膜すなわちPSG膜2上にも
再付着により堆積し、アルミニウムの薄い層10
が形成される。
第2図[]
次に、配線層3およびアルミニウムの薄い層1
0の全面をたとえば40℃以上に加熱した純水ある
いは水蒸気中にて表面処理することにより、配線
層3の表面だけでなく、PSG膜2すなわち配線
層3の下地絶縁膜上にもアルミニウム水和酸化物
層8を形成する。
0の全面をたとえば40℃以上に加熱した純水ある
いは水蒸気中にて表面処理することにより、配線
層3の表面だけでなく、PSG膜2すなわち配線
層3の下地絶縁膜上にもアルミニウム水和酸化物
層8を形成する。
このようにして得られたアルミニウム水和酸化
物層8は、アルミナの一種であり、非常に硬く配
線層3における異常突起の成長を妨げる。また、
アルミニウム水和酸化物層8は配線層3の段差部
における勾配をなだらかにし、平坦化させる利点
も有する。
物層8は、アルミナの一種であり、非常に硬く配
線層3における異常突起の成長を妨げる。また、
アルミニウム水和酸化物層8は配線層3の段差部
における勾配をなだらかにし、平坦化させる利点
も有する。
第2図:[]
その後、配線層3とシリコン基板1との電気的
コンタクトをとるために400〜500℃程度の熱処理
を加え、最後に最終保護膜4を形成する。
コンタクトをとるために400〜500℃程度の熱処理
を加え、最後に最終保護膜4を形成する。
以上の方法によつて製造された半導体装置(第
1図参照)は、アルミニウム水和酸化物層8によ
つて配線層3上のHillockの発生が防止できるの
で、最終保護膜4にピンホールが生じることがな
く、耐湿性が良好なものとなる。
1図参照)は、アルミニウム水和酸化物層8によ
つて配線層3上のHillockの発生が防止できるの
で、最終保護膜4にピンホールが生じることがな
く、耐湿性が良好なものとなる。
なお、上述の実施例では、単層配線構造の半導
体装置について述べたが、多層配線構造の半導体
装置にもこの発明を適用することができる。第3
図および第4図は、それぞれ、2層配線構造の半
導体装置にこの発明を適用した例を示す図であ
る。図において、この2つの実施例の構造は以下
の点を除いて第7図の従来例と同様であり、相当
する部分には同一の参照番号を付しその説明を省
略する。まず、第3図の実施例の特徴は、第1の
配線層の5の表面およびその下地絶縁膜である
PSG膜2の上に前述の方法によつてアルミニウ
ム水和酸化物層8を形成したことである。一方、
第4図の実施例の特徴は、第1の配線層5および
その下地絶縁膜2の上のみならず、第2の配線層
7の表面およびその下地絶縁膜である層間絶縁膜
6の上にもアルミニム水和酸化物層8を形成した
ことである。
体装置について述べたが、多層配線構造の半導体
装置にもこの発明を適用することができる。第3
図および第4図は、それぞれ、2層配線構造の半
導体装置にこの発明を適用した例を示す図であ
る。図において、この2つの実施例の構造は以下
の点を除いて第7図の従来例と同様であり、相当
する部分には同一の参照番号を付しその説明を省
略する。まず、第3図の実施例の特徴は、第1の
配線層の5の表面およびその下地絶縁膜である
PSG膜2の上に前述の方法によつてアルミニウ
ム水和酸化物層8を形成したことである。一方、
第4図の実施例の特徴は、第1の配線層5および
その下地絶縁膜2の上のみならず、第2の配線層
7の表面およびその下地絶縁膜である層間絶縁膜
6の上にもアルミニム水和酸化物層8を形成した
ことである。
上記のごとく、多層配線構造の半導体装置にこ
の発明を適用した場合は、最終保護膜4のピンホ
ールの発生を防止できることはもちろんである
が、Hillockによる層間絶縁膜不良も防止でき、
歩留りを著しく向上することができる。さらに
は、第1の配線層5の段差部における勾配がなだ
らかにされて平坦化されるので、その上に形成さ
れる層間絶縁膜6のステツプカバレツジ性を向上
することができ、第2の配線層7の断線やステツ
プカバレツジ性の劣化を防止することができる。
の発明を適用した場合は、最終保護膜4のピンホ
ールの発生を防止できることはもちろんである
が、Hillockによる層間絶縁膜不良も防止でき、
歩留りを著しく向上することができる。さらに
は、第1の配線層5の段差部における勾配がなだ
らかにされて平坦化されるので、その上に形成さ
れる層間絶縁膜6のステツプカバレツジ性を向上
することができ、第2の配線層7の断線やステツ
プカバレツジ性の劣化を防止することができる。
第5図はこの発明のさらに他の実施例の積層構
造を示す図である。この実施例は第6図の従来例
と同様に単層積層構造の半導体装置であるが、配
線層3の表面およびその下地絶縁膜であるPSG
膜2の上に形成されたアルミニウム水和酸化物層
8が最終保護膜として用いられている。
造を示す図である。この実施例は第6図の従来例
と同様に単層積層構造の半導体装置であるが、配
線層3の表面およびその下地絶縁膜であるPSG
膜2の上に形成されたアルミニウム水和酸化物層
8が最終保護膜として用いられている。
[発明の効果]
以上のように、この発明によれば、アルミニウ
ムあるいはアルミニウム合金からなる配線層を形
成後、全面をスパツタエツチング処理し、所定温
度以上に加熱した純水あるいは水蒸気中にて表面
処理することにより、配線層の表面およびその下
地絶縁膜上にアルミニウム水和酸化物層を形成す
るようにしたので、配線層にHillockが発生せ
ず、耐湿性や層間絶縁特性の良好な半導体装置を
得ることができる。また、配線層の端部における
段差をなだらかにして平坦化することができ、そ
の上に形成される層のステツプカバレツジ性を向
上することができる。
ムあるいはアルミニウム合金からなる配線層を形
成後、全面をスパツタエツチング処理し、所定温
度以上に加熱した純水あるいは水蒸気中にて表面
処理することにより、配線層の表面およびその下
地絶縁膜上にアルミニウム水和酸化物層を形成す
るようにしたので、配線層にHillockが発生せ
ず、耐湿性や層間絶縁特性の良好な半導体装置を
得ることができる。また、配線層の端部における
段差をなだらかにして平坦化することができ、そ
の上に形成される層のステツプカバレツジ性を向
上することができる。
第1図はこの発明の一実施例の半導体装置の積
層構造を示す図である。第2図は第1図に示す半
導体装置の製造方法を示す図である。第3図はこ
の発明の他の実施例の半導体装置を積層構造を示
す図である。第4図はこの発明のさらに他の実施
例の半導体装置の積層構造を示す図である。第5
図はこの発明のさらに他の実施例の半導体装置の
積層構造を示す図である。第6図は従来の半導体
装置の一例の断面構造を示す図である。第7図は
従来の半導体装置の他の例の積層構造を示す図で
ある。 図において、1はシリコン基板、2はPSG膜、
3は配線層、4は最終保護膜、5は第1の配線
層、6は層間絶縁膜、7は第2の配線層、8はア
ルミニウム水和酸化物層、9は酸化アルミニウム
膜、10はスパツタエツチング処理によりアルミ
ニウム原子が下地絶縁膜上に再付着することによ
り堆積したアルミニウムの薄い層を示す。なお、
図中、同一符号は同一または相当部分を示す。
層構造を示す図である。第2図は第1図に示す半
導体装置の製造方法を示す図である。第3図はこ
の発明の他の実施例の半導体装置を積層構造を示
す図である。第4図はこの発明のさらに他の実施
例の半導体装置の積層構造を示す図である。第5
図はこの発明のさらに他の実施例の半導体装置の
積層構造を示す図である。第6図は従来の半導体
装置の一例の断面構造を示す図である。第7図は
従来の半導体装置の他の例の積層構造を示す図で
ある。 図において、1はシリコン基板、2はPSG膜、
3は配線層、4は最終保護膜、5は第1の配線
層、6は層間絶縁膜、7は第2の配線層、8はア
ルミニウム水和酸化物層、9は酸化アルミニウム
膜、10はスパツタエツチング処理によりアルミ
ニウム原子が下地絶縁膜上に再付着することによ
り堆積したアルミニウムの薄い層を示す。なお、
図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 1 半導体基板の上に下地絶縁膜を形成する工程
と、 前記下地絶縁膜の上に、アルミニウムあるいは
アルミニウム合金からなる配線層のパターンを形
成する工程と、 前記配線層の表面をスパツタエツチングし、該
配線層の表面を活性化させるとともに、該スパツ
タエツチングによつて生じたアルミニウム原子を
前記配線層のパターンの間に存在する凹部に堆積
する工程と、 前記半導体基板を、所定温度以上に加熱した純
水あるいは水蒸気で処理する工程と、 を備えた、半導体装置の製造方法。 2 前記所定温度がほぼ40℃である、特許請求の
範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18442285A JPS6243152A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18442285A JPS6243152A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6243152A JPS6243152A (ja) | 1987-02-25 |
JPH0573059B2 true JPH0573059B2 (ja) | 1993-10-13 |
Family
ID=16152880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18442285A Granted JPS6243152A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6243152A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5269878A (en) * | 1992-12-10 | 1993-12-14 | Vlsi Technology, Inc. | Metal patterning with dechlorinization in integrated circuit manufacture |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940688A (ja) * | 1972-08-24 | 1974-04-16 | ||
JPS58216442A (ja) * | 1982-06-09 | 1983-12-16 | Fujitsu Ltd | アルミニウム配線の形成方法 |
-
1985
- 1985-08-20 JP JP18442285A patent/JPS6243152A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4940688A (ja) * | 1972-08-24 | 1974-04-16 | ||
JPS58216442A (ja) * | 1982-06-09 | 1983-12-16 | Fujitsu Ltd | アルミニウム配線の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6243152A (ja) | 1987-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08181276A (ja) | 半導体装置の製造方法 | |
JPH08181210A (ja) | 半導体装置の製造方法 | |
JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
JPH06302599A (ja) | 半導体装置およびその製造方法 | |
JPH0573059B2 (ja) | ||
KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH0586661B2 (ja) | ||
EP0191981B1 (en) | Multilayer circuit | |
JPS63164344A (ja) | 半導体装置 | |
JPS5951549A (ja) | 集積回路装置の製造方法 | |
JPS59103355A (ja) | 半導体装置 | |
JPH0682665B2 (ja) | 半導体装置の製造方法 | |
JP3413697B2 (ja) | 配線形成方法 | |
KR910010223B1 (ko) | 반도체소자의 다층금속배선 공정방법 | |
JP3378693B2 (ja) | 半導体装置の製造方法 | |
KR100487476B1 (ko) | 반도체장치의제조방법및그에따라제조되는반도체장치 | |
JPS61203654A (ja) | 半導体装置及びその製造方法 | |
JPS6251243A (ja) | 半導体装置の製造方法 | |
JPS62296443A (ja) | 半導体装置及びその製造方法 | |
JPS6380550A (ja) | 半導体装置の配線前駆体 | |
JPS62115744A (ja) | 半導体装置 | |
JPH0336733A (ja) | 半導体装置の製造方法 | |
JPS6249735B2 (ja) | ||
JPH01321658A (ja) | 半導体集積回路 | |
JPS59132634A (ja) | 多層配線方法 |