JPS58216442A - アルミニウム配線の形成方法 - Google Patents

アルミニウム配線の形成方法

Info

Publication number
JPS58216442A
JPS58216442A JP9946982A JP9946982A JPS58216442A JP S58216442 A JPS58216442 A JP S58216442A JP 9946982 A JP9946982 A JP 9946982A JP 9946982 A JP9946982 A JP 9946982A JP S58216442 A JPS58216442 A JP S58216442A
Authority
JP
Japan
Prior art keywords
film
aluminum
wiring layer
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9946982A
Other languages
English (en)
Inventor
Kenji Serizawa
芹沢 健次
Michiari Kono
通有 河野
Saburo Tsukada
塚田 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9946982A priority Critical patent/JPS58216442A/ja
Publication of JPS58216442A publication Critical patent/JPS58216442A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明はアルミニウム(A4)配線の形成方法、例えば
半導体集積回路素子表面に形成するアルミニウムからな
る導電配線層の形成方法に関する。
(b)  従来技術と問題点 半導体集積回路(IC)は、多数の能動素子や受動素子
が半導体基板に設けられて、これら素子相互間は導電配
線層で接続される。その導電配線層としてけアlレミニ
ウム<Al)膜が良く用いられており、それはアlレミ
ニウムが非常に電気伝導度が良くて安価な材料であるか
らである。
このようなアルミニウム配線層は、通常ヌ/<ツタ法又
は蒸着法で被着させた後、通常のフォト・エツチング法
によシ配線パターンを形成し、次いでその導電性を回復
させるための高温熱処理を400〜600℃でおこなっ
て、結晶原子の再配列を起させている。その場合に、ア
ルミニウム結晶は縦方向に再配列して、例えば膜厚l 
71 mのアルミ ・ニウム膜に対し、高さ111m近
い再配列突起が成長し、その状態を電子顕微鏡により明
瞭に確認することができる。
他方、ICは高集積化に伴い、配線層も二層・三層と多
層に積層する必要が生じ、上下の配線層間には絶縁膜(
例えば燐シリケートガヲス(、PSG)膜)を介在させ
ている。しかし、上記のよう罠アルミニウムの再配列突
起が成長すれば上下配線層間を短絡する恐れを生じる、
また、アルミニウムを被着した後、その上面に化学気相
成′長(CVD)法でP’S G膜を成長するなどして
、半導体基板を400〜450℃に加熱す牙1ば、同様
のアルミニウム突起が成長し、短絡を生ずる。
(Q)  発明の目的 本発明の目的は、このようなアルミニウム突起による短
絡を解消させるために、アルミニウム表面を酸化し、そ
の酸化アルミニウムを利用するアルミニウム配線の形成
方法を提案することにある。
側)発明の構成 その目的は、基板上に被着したアルミニウム膜の表面を
選択的に酸化して酸化アルミニウム膜を形成し、その酸
化アルシミニウム膜含マヌクとしてエツチングしてアル
ミニウム配線層を形成し、次いで再度酸化してアルミニ
ウム膜配線層の側面にも酸化アルミニウム膜を形成す″
る形成方法によって達成することができる。
(e)  発明の実施例 以下、実施例を参照して詳細に説明する。第1図ないし
第6図は本発明にか\る形成方法の工程順断面図を示し
ている。先づ、第1図に示すように半導体基板l上に二
酸化シリコン(Sin2)膜2を介して1例えば膜厚5
000人のアルミニウム(AI)膜3をスパッタ法で被
着する。
次いで、第2図に示すようにその上に同じくスパッタ法
で低温度にて膜厚1000AのSi、02膜4を被着し
、その上面にレジスト膜を塗布して、フォトプロセスに
より所要のレジスト膜パターン5を形成し、それをマス
クとしてCF4等を用いたドライエツチング法で露出し
たSiO2膜を除去して、Al膜を露出させる。
次いで、第3図に示すようにレジスト膜パターン6含除
去した後、80℃の温水に数分間浸漬して膜厚1000
〜2000人の酸化アルミニウム(AlxOy)膜6を
生成する。尚、この工程でレジヌζ膜パターンto存さ
せたt覧、Al膜を温水酸化し、しかる後レジスト膜を
除去してもよい。
次いで、第4図に示すように、再びレジスト膜) パターン7を形成し、配線層の接続%8とAlzOy膜
6とをマスクした後、露出した5102膜4をドライエ
ツチング法で除去し、次に露出したAl1膜をエツチン
グ除去してAllll膜配線形成する。
A4膜のエツチングには四塩化炭素(cca4)ガスに
よるリアクティブイオンエツチング法、まタハ燐硝酸に
よるウェットエツチング法を用いる。
次いで、第5図に示すようにレシヌトnφパターン7を
除去した後、上記と同様にして80℃の温水に浸漬し、
Al膜配線層の側面にもAJ)(Oy膜9を生成する。
尚、本工程においても、レジスト膜パターン除去f:A
I膜の温水処理後としてもよい。
次いで、第6図に示すようにドライエツチング法で配線
層の接続部8の5in2[41エツチング除去する。同
時に、基板面上のSi02膜2もエツチングされるが、
5iOJJ4は数100OAの膜厚があるため、基板l
が露出されることはない。
・上記は5102膜4をマスクとした実施例であるが、
その他の低温被着膜を用いてもよく、またAl膜の酸化
処理が100℃以下でなされるから、レジスト膜パター
ンのみをマスクとして酸化処理することも可能である。
このようにして、接続部8以外のAl膜配線層の表面に
酸化アルミニウム膜を低温で生成した後、高温熱処理あ
るいはPSG膜の被着を行えば、原子再配列に伴なうア
ルミニウム突起の成長を防止することができる。
(f′)発明の効果 したがって、本発明によれば多層配線の短絡事故を防い
で、■Cなどの電子回路の信頼性を向上させることがで
きる。
【図面の簡単な説明】
第1図ないし第6図は本発明にか\る形成工程順断面図
で、図中1は半導体基板、2は5i02膜。 3はAl膜、4は低温被着したSiO2膜マスク、5.
7はレジスト膜パターン、6.9は酸化アルミニウム膜
、8は配線層の接続部を示す。 第1図 第6図

Claims (1)

    【特許請求の範囲】
  1. 基板上に被着したアルミニウム膜の表面を選択的に酸化
    して酸化アルミニウム膜を形成し、該酸化7A/ミニウ
    ム膜をマスクとしてエツチングしてアルミニウム配線層
    をパターニング形成し1次いで再度酸化して該アルミニ
    ウム配線層の側面にも酸化アルミニウム膜を形成するこ
    とを特徴とするアルミニウム配線層の形成方法。
JP9946982A 1982-06-09 1982-06-09 アルミニウム配線の形成方法 Pending JPS58216442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9946982A JPS58216442A (ja) 1982-06-09 1982-06-09 アルミニウム配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9946982A JPS58216442A (ja) 1982-06-09 1982-06-09 アルミニウム配線の形成方法

Publications (1)

Publication Number Publication Date
JPS58216442A true JPS58216442A (ja) 1983-12-16

Family

ID=14248166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9946982A Pending JPS58216442A (ja) 1982-06-09 1982-06-09 アルミニウム配線の形成方法

Country Status (1)

Country Link
JP (1) JPS58216442A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236842A (ja) * 1985-08-10 1987-02-17 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6243152A (ja) * 1985-08-20 1987-02-25 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236842A (ja) * 1985-08-10 1987-02-17 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6243152A (ja) * 1985-08-20 1987-02-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0573059B2 (ja) * 1985-08-20 1993-10-13 Mitsubishi Electric Corp

Similar Documents

Publication Publication Date Title
EP0100736A2 (en) Structure and process for lift-off wafer processing
JPS58216442A (ja) アルミニウム配線の形成方法
JPH04127454A (ja) 半導体装置
JPS59148350A (ja) 半導体装置の製造方法
JPS5831731B2 (ja) 配線形成方法
JPS6059738B2 (ja) 半導体装置の製造方法
JPS5943549A (ja) アルミニウム配線層の形成方法
JPS5917267A (ja) 半導体装置の製造方法
JPS6027187B2 (ja) 半導体装置の製造方法
JPS6011458B2 (ja) 半導体装置の製造方法
JPS5969950A (ja) 多層配線形成方法
JPS61189654A (ja) 多層配線構造の形成方法
JPS63182839A (ja) 半導体装置
JPS58110055A (ja) 半導体装置
JPS6125219B2 (ja)
JPH05152444A (ja) 半導体装置の製造方法
JPS647493B2 (ja)
JPH0684901A (ja) 半導体装置の製造方法
JPS59175124A (ja) 半導体装置の製造方法
JPS6015948A (ja) 半導体装置の製造法
JPS62296443A (ja) 半導体装置及びその製造方法
JPS60227440A (ja) 半導体装置の製造方法
JPS596560A (ja) 半導体装置の製造方法
JPS6262467B2 (ja)
JPS6018144B2 (ja) 半導体装置の製造方法