JPS6015948A - 半導体装置の製造法 - Google Patents

半導体装置の製造法

Info

Publication number
JPS6015948A
JPS6015948A JP12322483A JP12322483A JPS6015948A JP S6015948 A JPS6015948 A JP S6015948A JP 12322483 A JP12322483 A JP 12322483A JP 12322483 A JP12322483 A JP 12322483A JP S6015948 A JPS6015948 A JP S6015948A
Authority
JP
Japan
Prior art keywords
insulating film
etching
film
organic insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12322483A
Other languages
English (en)
Inventor
Tokio Kato
加藤 登季男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12322483A priority Critical patent/JPS6015948A/ja
Publication of JPS6015948A publication Critical patent/JPS6015948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造法、特に半導体装置における
多層配線形成孜術に関する。
〔背景技術〕
半導体装置において多層配線(電極)を形成する場合、
上層配線と下層配線との間を電気的に絶縁する層間絶縁
膜として、外部からの水分の侵入による素子の劣化を防
止するために下地としてシリコン化合物系の無機絶縁膜
を形成し、その上に下地の機械的保護及び表面の平坦化
をねらったポリイミド系樹脂等の有機絶縁膜を形成する
2層構造の絶縁膜を用いる技術が、本願出願人等により
開発されている。
第1図〜第4図は、本願出願人が以前に開発したバイポ
ーラICにおける2層配線プロセスの一例を示すもので
ある。
第1図において、1はSi(シリコン)基体、2は基体
表面のシリコン酸化物(SIO2)膜、3は下層Aff
l (アルミニウム)配線である。4は層間絶縁膜のう
ちの下地となる絶縁膜であってCVD(気相化学析出)
法によるPSG(IJンケイ酸ガラス)を10μm層に
形成し、ホトレジストをバターニングしたマスク5a’
&通してフッ素系エッチ液により上層A−g配想との接
続のため孔径aのスルーホール(透孔)をあけた形態を
示す。
この後、上記ホトレジス)5aを取り除いて第2図に示
すように全面にポリイミド樹脂膜6を形成し、再びホト
レジストをバターニングしてマスク5bを形成する。
次いで上記マスク5b’a?通してポリイはド樹脂エッ
チ液でエッチし、第3図に示すようにポリイミド樹脂膜
6に孔径l〕の透孔乞あける。
最後にAffl (アルミニウム)を蒸陪し7、バター
ニングすることにより第4図に示すように上層AJ13
配線7を下層A1配線3に接続するように形成する。
このようなプロセスにより製造された2層AA配線構造
においては、第4図から明らか/fようにホトレジスト
マスク5 a + 5 bの合わせ具合によっては無機
絶縁膜とポリイミド樹脂膜の段差が一車なって極めて急
峻な段差となり、このためその上に形成された上層An
配線7が段差部で途切れて断線を生ずる可能性がある。
この急峻な段差を回避するためには、ホトレジストの合
わせ精度以上にポリイミド樹脂膜加工用マスクの寸法(
b)Ymm絶絶縁膜加工用マスク寸法(a)よりも充分
な余裕をもって大きくする必要があり、ますます微細加
工が要求される半導体装置においては大きな問題となっ
ている。
〔発明の目的〕
本発明は2層の層間絶縁膜を加工する際に生じる急峻な
段差をな(し微細加工性の要求を満すことのできろ多層
配線半導体装置の製造法の提供を目的とする。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
ビ簡単に説明ずれば、下記のとおりである。
ずなわ1つ、半導体基体表面に多層の配線層間の絶縁膜
とし7て無機絶縁膜を下地に有機絶縁膜を重ねて形成し
、この2層構造の絶縁膜に透孔なあけるにあ1こって、
2層構造絶縁膜」−に形成した一つのエツチング用マス
クパターンを使って、まス下層の無機絶tj:膜をエッ
チしないエッチ手段で上層の有機絶縁膜をエツチング加
工し、次いで上層の有機樹脂+1Dを著しくエッチしな
い手段で下層の無機絶縁膜ビエノチング加工し、その後
、下層の絶縁膜をエッチしない手段で上層の有機絶縁膜
のサイドエッチな進行させることにより、セルファライ
ン的ニスルーホール部での無機絶縁膜と有機絶縁膜の重
ね合わせ部分でのA−e配線をなくすようにしたもので
ある。
〔実施例〕
第5図〜第9図は本発明の一実施例であって、半導体基
体上に2層配線構造欠形成する場合のプロセスの工程断
面図である。
(1)第5図において、1は半導体素子(図示されない
)の形成された半導体(Si)基体、2はSin。
膜、3は下層A沼配線でおる。4は層間絶縁膜のうち下
地となる無機絶縁膜、例えばCVD−PSG膜を0.2
μm厚に形成したものであり、6はこの上に重ねて形成
した有機絶縁膜、例えばAJ3キレート処理したポリイ
ミド系樹脂を1.0〜20μm厚に塗布しベーク処理し
たものである。5aはスルーホール形成用のホトレジス
トマスクでホトレジスト材を塗布後マスク感光し現像し
てバターニング処理したものである。
(2)コのホトレジス)・マスク5aを用いてまス第6
図に示すように上層のポリイミド系樹脂膜6をエツチン
グ加工する。このときのエツチングはヒドラジンヒドラ
ート:エチンジアミン−7=3(容積比)の溶液に30
℃10分浸漬することによりポリイミド樹脂膜6にスル
ーホールをあける。なおこのようなウェット法によらず
に02プラズマによるドライエッチ法で行ってもよ(・
(3)次いで同じホトレジストマスク5aを用いて第7
図に示すようにCVD−PSG膜4をエノテノグ加工す
4)。このときのエツチングはHF:μH,F:CH3
CO0H= 1 : 20 : 7(容積比)の溶液に
25°C15分凌偵し、(”VD−PSG膜にスルーホ
ールをあげる。この場合にも(024−1”4)プラズ
マによるドライエッチ法で行ってもよい。
(4) この後回しホトレジストマスク5ai用いて再
びヒドラジンヒトラード:エチレンジアミン−7:3の
溶液に30°C5分間浸漬し、第8図に示すようにポリ
イミド(V1脂膜のサイドエッチ(横方向へエッチ)を
促進させろ。このとき、ヒドラジンヒトラード:エチレ
ンジアミンの混合溶成はCVD−PSGIIA及びA、
/J膜を全くエッチずろことはない。
(5)ソのW、通常の方法でホトレジストマスク5aを
取り除き、A、、lJ乞蒸着(又はスパッタ)し、バタ
ーニングして第9図に示すように上層のA−/J配線7
を形成する。
この実施例にお(・て最も重要な点はポリイミド樹脂膜
のサイドエッチ量であり、少なくともCVD−PSG膜
の外側までエツチングすることが必要である。例えばサ
イドエッチ量(第8図d)が1〜2μm程度とする必要
がある。
第10関は本発明の方法を適用した場合の一実施例であ
って2層配線を有する半2j:f、体集私回路装置の一
部断面を示すものである。同図にお(・て第9図と同一
構成部分には共通の指示企号を用いである。なお、8は
半4体基体表面に形成された半導体素子の一部例えばバ
イポーラトランジスタのペース拡散領域であり、このベ
ースに下1〆のA1配想3がコンタクトするようになっ
ている。
9は最終保護用絶縁膜であって例えはポリイミド系樹脂
からなる。上層のA暇配線7はその延長部分で最終保護
用絶縁膜9から露出しポンディングパッドを形成するこ
とになZ)。
〔効 果〕
以上実施例で述べた本発明によれば下記のように効果が
侍られる。
(1)同じマスクを用い、サイドエッチ効来を利711
することによりセルファライン的に上下の絶i& II
Qのスルーホールの寸法Y fli制御することができ
る。
これによって無機絶縁1iAiと有機絶縁膜のスルーホ
ール部が階段状になり、上層配線形成時に断線L−たり
局部的に薄くなったりすることがなく半導体装『〔製品
の歩留り増加ずろとともに信頼性が向上する。
(21有機絶縁j[(4と無哉絶縁j換とを同一θ〕ホ
トレジストバクーンでエツチングするため、これまでの
飯数のマスフケ用いる場合のマスク合わせ余裕を考慮す
る必要が71((、微細パターン形成が(萌めて有利で
ある。
以上木兄開基によってlよされ1こ発明乞実施例にもと
つき具体的に説明したが、本発明c−i−上記実施例に
限定されるものではなく、その要旨乞逸脱しない範囲で
硬々変更b」能であることはいうまでもない。1ことえ
は、1記の変形実施例が考えられる1、(1)ポリイミ
ド糸有嵌絶縁11県のエツチングには実施例で連べたj
5法(ウェットエッチ、酸素プラズマエッチ)リグ)に
、半硬化ポリイミド柄脂の状態でホトエッチする場合は
、テトラメチルアンモニウムハイドライト(1”MA)
の浴Itが利用される。
(2)下層の無機絶縁膜としては実施例の他、プラズマ
シリコン窒化膜、スパッタで形成されたシリコン酸化膜
など通常の半導体に利用されている絶縁膜が利用できる
〔利用分野〕
本発明はAA多層配糾で用いた半導体集積回路装置に適
用して最も有効でメク)る。
【図面の簡単な説明】
第J図〜槁4図は2層配線格j告におい”’(ス/l/
 −ホールを形成するためのプロセスの一例を示す工程
断面図である。 第5図〜第9図は木兄ゆ」の−実施1夕1」であって2
層配線構造においてスルーホールな形成するだめのプロ
セスを示す工程断面図である。 @10図は本発明の一実施例であって2層配置構造を有
する半導体装110’)断面図である。 1・・・半導体(Si)基体、2・・・牛棉体[ヒミ化
膜(S i02膜)、3・・・下層(A1)配置)夕、
4・・斗j?−1の#−槻絶絶縁膜CVD−PSG膜)
、5 a 、 5 b−ホトレジストマスク、6・・・
上層の有機絶縁1摸(ポリイミド系樹脂)、7・・・上
層(A2)配侍、8・・・ベース拡散仙域、9・・・最
終保護用絶縁j侯。 第 1 図 第 2 図 第 3 図 第 4 図 第 5 図 第 9 図 第10図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体の一生表面に多層配線(電極)を有する
    電子回路の層間絶縁膜として、下層の無機絶縁膜と上層
    の有機絶縁膜とを重ねた2層構造絶縁膜に、多層の配線
    層間の導通を得るために透孔(スルーホール)をあける
    にあたって、2層0¥造絶縁膜上に形成した一つのエツ
    チング用マスクパターン馨使って、まず下層の無機絶縁
    膜をエツチングしない手段で上層の有機絶縁膜をエツチ
    ング加工し、次いで上層の有機絶縁膜を著しくエツチン
    グしない手段で下層の無機絶縁膜をエツチング加工し、
    その後下層の無機絶縁膜乞エツチングしない手段で上層
    の有機絶縁膜のサイドエッチを進行させることにより上
    層の有機絶縁膜に下層の無機絶縁膜にあける透孔よりも
    大きい寸法の透孔なあけることを特徴とする半導体装置
    の製造法。 2、配線層にアルミニウムを、無機絶縁膜にシリコン系
    絶縁物をそ1〜て有機絶縁膜にポリイミド系樹脂を使用
    する特許請求の範囲第1項に記載の半導体装置の製造法
JP12322483A 1983-07-08 1983-07-08 半導体装置の製造法 Pending JPS6015948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12322483A JPS6015948A (ja) 1983-07-08 1983-07-08 半導体装置の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12322483A JPS6015948A (ja) 1983-07-08 1983-07-08 半導体装置の製造法

Publications (1)

Publication Number Publication Date
JPS6015948A true JPS6015948A (ja) 1985-01-26

Family

ID=14855271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12322483A Pending JPS6015948A (ja) 1983-07-08 1983-07-08 半導体装置の製造法

Country Status (1)

Country Link
JP (1) JPS6015948A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131569A (ja) * 1986-11-20 1988-06-03 Fuji Xerox Co Ltd 半導体装置
JPH01228132A (ja) * 1988-03-08 1989-09-12 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131569A (ja) * 1986-11-20 1988-06-03 Fuji Xerox Co Ltd 半導体装置
JPH01228132A (ja) * 1988-03-08 1989-09-12 Hitachi Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH05304213A (ja) 半導体装置の製造方法
JP2001160547A (ja) エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
JP3193335B2 (ja) 半導体装置の製造方法
US5281850A (en) Semiconductor device multilayer metal layer structure including conductive migration resistant layers
JPH05235184A (ja) 半導体装置の多層配線構造体の製造方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
JP3123450B2 (ja) 半導体装置およびその製造方法
JP2985326B2 (ja) 半導体装置の製造方法
JPS6015948A (ja) 半導体装置の製造法
JPS58184741A (ja) 半導体装置の製造方法
JPH065674B2 (ja) 半導体装置の製造方法
JPH0330992B2 (ja)
JP3323264B2 (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JP3149169B2 (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JPS6151940A (ja) 半導体装置の配線構造
JPH0786209A (ja) 半導体装置の製造方法
JP3329148B2 (ja) 配線形成方法
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
JPS58110055A (ja) 半導体装置
JPH02151052A (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH05160126A (ja) 多層配線形成法