JPS63131569A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63131569A JPS63131569A JP27774586A JP27774586A JPS63131569A JP S63131569 A JPS63131569 A JP S63131569A JP 27774586 A JP27774586 A JP 27774586A JP 27774586 A JP27774586 A JP 27774586A JP S63131569 A JPS63131569 A JP S63131569A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- film
- interlayer insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 6
- 229920001721 polyimide Polymers 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同一基板上に薄膜トランジスタとそれを駆動す
るマトリックス配線部を有する半導体装置に係り、特に
マトリックス配線部の層間絶縁膜に関する。
るマトリックス配線部を有する半導体装置に係り、特に
マトリックス配線部の層間絶縁膜に関する。
ＬＳＩ等半導体装置の高集積化が進むにつれて同一基板
上にトランジスタ等の能動素子と配線部を多層に重ねる
マトリックス配線がしばしば形成される。従来からこの
マトリックス配線部の層間絶縁膜には酸化シリコン膜や
ポリイミド系樹脂が用いられている。しかしながらいず
れを用いても一層だけではピンホール等が存在し、それ
が上下配線部の不要な導通の環因となり装置の信頼性を
低くするとともに耐圧も低いので膜厚を厚くする必要が
ある。
上にトランジスタ等の能動素子と配線部を多層に重ねる
マトリックス配線がしばしば形成される。従来からこの
マトリックス配線部の層間絶縁膜には酸化シリコン膜や
ポリイミド系樹脂が用いられている。しかしながらいず
れを用いても一層だけではピンホール等が存在し、それ
が上下配線部の不要な導通の環因となり装置の信頼性を
低くするとともに耐圧も低いので膜厚を厚くする必要が
ある。
そのため第３図に示すように層間絶縁膜を二層にする方
法が考えられている。これは基板３１上の下部メタル層
３２上に層間絶縁１！１ｉ３３．３４を形成後開孔域を
形成して接続部を設け、その上に上部メタル層３５を形
成するものであるが、二層の眉間絶縁１５！３３．３４
を形成後一括して開孔３６をあけるもの（第３図（ａ）
参照）と、下部層間絶縁膜３３を被着後開孔３３０を設
けてから上部層間絶縁膜３４を全面に被着し開孔３６′
を設けるもの（第３図（ｂ）参照）とが考えられている
。
法が考えられている。これは基板３１上の下部メタル層
３２上に層間絶縁１！１ｉ３３．３４を形成後開孔域を
形成して接続部を設け、その上に上部メタル層３５を形
成するものであるが、二層の眉間絶縁１５！３３．３４
を形成後一括して開孔３６をあけるもの（第３図（ａ）
参照）と、下部層間絶縁膜３３を被着後開孔３３０を設
けてから上部層間絶縁膜３４を全面に被着し開孔３６′
を設けるもの（第３図（ｂ）参照）とが考えられている
。
マトリックス配線において層間絶縁膜を厚くすると耐圧
は高くなるが、高密度配線を行うために必要な表面平滑
性がそこなわれ上部メタル層を被着する際に不都合を生
じる。即ち、層間絶縁膜に上層下層のメタル層の接続の
ため開孔をあける必要があるが、該絶縁膜の膜厚が厚い
と開孔の側壁。
は高くなるが、高密度配線を行うために必要な表面平滑
性がそこなわれ上部メタル層を被着する際に不都合を生
じる。即ち、層間絶縁膜に上層下層のメタル層の接続の
ため開孔をあける必要があるが、該絶縁膜の膜厚が厚い
と開孔の側壁。
部にメタル層が被着しにくかったり、側壁の肩部分で断
切れ（メタル層の断線）を起し易い等、上部メタル層の
ステップカバレージ（段差部被覆性）に問題が生じる。
切れ（メタル層の断線）を起し易い等、上部メタル層の
ステップカバレージ（段差部被覆性）に問題が生じる。
そのため開孔の側壁にテーパをつけて、側壁部にメタル
層が完全に被着し断切れを起こさないようにしている（
第３図）。
層が完全に被着し断切れを起こさないようにしている（
第３図）。
さらに、上部メタル層のｍ細な細工がし易くかつ前記ス
テップカバレージの問題を少なくするために上部メタル
層を薄（するが、層間絶縁膜の開孔の側壁にテーパをつ
けると開孔の上部の大きさく第３図３６Ａ、３６′Ａ参
照）に比べて開孔域の底部（同３６．３６′）の大きさ
が小さくなり薄い上部メタル層と十分に接続が形成出来
なかったり、開孔域を大きくとると微細なパターンを形
成する場合加工精度に問題を生じる。
テップカバレージの問題を少なくするために上部メタル
層を薄（するが、層間絶縁膜の開孔の側壁にテーパをつ
けると開孔の上部の大きさく第３図３６Ａ、３６′Ａ参
照）に比べて開孔域の底部（同３６．３６′）の大きさ
が小さくなり薄い上部メタル層と十分に接続が形成出来
なかったり、開孔域を大きくとると微細なパターンを形
成する場合加工精度に問題を生じる。
そのため本発明の目的は薄膜トランジスタ等能動素子を
駆動するマトリックス配線の層間絶縁膜を容易なプロセ
スで形成するとともに開孔域で上部下部メタル層の接続
を確実に遂行し信頼性の高い半導体装置を提供するもの
である。
駆動するマトリックス配線の層間絶縁膜を容易なプロセ
スで形成するとともに開孔域で上部下部メタル層の接続
を確実に遂行し信頼性の高い半導体装置を提供するもの
である。
〔問題点を解決するための手段および作用〕本発明はマ
トリックス配線部の層間絶縁膜を２層とし、その下層の
層間絶縁膜を薄膜トランジスタのゲート絶縁膜と同一材
料とし、上層の層間絶縁膜をポリイミド層とするととも
に、上部メタル層及び下部メタル層を接続するため層間
絶縁膜に設ける開孔のポリイミド層の開孔域の大きさを
下層絶縁膜の開孔域の大きさより大きくなるように形成
するものである。
トリックス配線部の層間絶縁膜を２層とし、その下層の
層間絶縁膜を薄膜トランジスタのゲート絶縁膜と同一材
料とし、上層の層間絶縁膜をポリイミド層とするととも
に、上部メタル層及び下部メタル層を接続するため層間
絶縁膜に設ける開孔のポリイミド層の開孔域の大きさを
下層絶縁膜の開孔域の大きさより大きくなるように形成
するものである。
２層に形成した層間絶縁膜の一部を他の素子（この場合
薄膜トランジスタ）の一部絶縁膜と同一材料で形成する
ことによりプロセスの簡略化を計るとともに、各絶縁膜
の開孔域の大きさを変えることにより、下層絶縁膜の開
孔域の大きさを接続を形成するのに十分な大きさを確保
しつつ、開孔の側壁にテーパをつけたのと同様の効果を
得ることができる。
薄膜トランジスタ）の一部絶縁膜と同一材料で形成する
ことによりプロセスの簡略化を計るとともに、各絶縁膜
の開孔域の大きさを変えることにより、下層絶縁膜の開
孔域の大きさを接続を形成するのに十分な大きさを確保
しつつ、開孔の側壁にテーパをつけたのと同様の効果を
得ることができる。
本発明の一実施例を第１図〜第２図によって説明する。
第１図は本発明の一実施例の説明図、第２図はその製造
工程説明図を示す。
工程説明図を示す。
第１図（ａ）は本発明の半導体装置の一実施例の断面図
であって、同一のガラス基板１上にｍｌ！Ｉ！）ランジ
スタ（Ｔｒ）とマトリックス配線部（Ｍｘ）が形成され
ており、薄膜トランジスタはクロム（ｃｒ＞膜から成る
ゲート電極２と窒化シリコン（ｓｉＮｘ）Ｉｉ’から成
るゲート絶縁膜゛３、アモルファスシリコン（ａ−５ｉ
）膜から成る半導体層４、窒化シリコン（３ｉＮｘ）膜
からなる保護層５、アルミニウム（ＡＪ）から成るソー
ス電極７、ドレイン電極８によって構成されている。
であって、同一のガラス基板１上にｍｌ！Ｉ！）ランジ
スタ（Ｔｒ）とマトリックス配線部（Ｍｘ）が形成され
ており、薄膜トランジスタはクロム（ｃｒ＞膜から成る
ゲート電極２と窒化シリコン（ｓｉＮｘ）Ｉｉ’から成
るゲート絶縁膜゛３、アモルファスシリコン（ａ−５ｉ
）膜から成る半導体層４、窒化シリコン（３ｉＮｘ）膜
からなる保護層５、アルミニウム（ＡＪ）から成るソー
ス電極７、ドレイン電極８によって構成されている。
この例ではＣｒ膜から成るゲート電極２は例えば５００
人の厚みであり、ＳｉＮｘ膜から成るゲート絶縁膜３は
例えば３０００人の厚みであり、ａ−３ｉ膜から成る半
導体層４は例えば７５０人の゛厚さであり、ＳｉＮｘ膜
から成る保護層５は例えば１０００人の厚さであり、ｊ
ｌから成るソース電極７、ドレイン電極８は例えば１．
５μｍの厚さである。
人の厚みであり、ＳｉＮｘ膜から成るゲート絶縁膜３は
例えば３０００人の厚みであり、ａ−３ｉ膜から成る半
導体層４は例えば７５０人の゛厚さであり、ＳｉＮｘ膜
から成る保護層５は例えば１０００人の厚さであり、ｊ
ｌから成るソース電極７、ドレイン電極８は例えば１．
５μｍの厚さである。
マトリックス配線部（Ｍ ｘ ）は下部メタル層（Ｃｒ
）２０は薄膜トランジスタのゲート電極と同様の構成で
あり、開孔１０を有する下層層間絶縁膜３０もゲート絶
縁膜（ＳｉＮｘ）と同様の構成で同時に形成される。開
孔１１を有する上層層間絶縁膜６は例えば１μｍのポリ
イミド層で構成され、上部メタル層９はソース電極７、
ドレイン電極８と同様の例えば１．５μｍのアルミニウ
ム（Ａｌ）から成り、開孔１０．１１で構成される開孔
２１によって下部メタル（Ｃｒ）層２０と導通接続して
いる。
）２０は薄膜トランジスタのゲート電極と同様の構成で
あり、開孔１０を有する下層層間絶縁膜３０もゲート絶
縁膜（ＳｉＮｘ）と同様の構成で同時に形成される。開
孔１１を有する上層層間絶縁膜６は例えば１μｍのポリ
イミド層で構成され、上部メタル層９はソース電極７、
ドレイン電極８と同様の例えば１．５μｍのアルミニウ
ム（Ａｌ）から成り、開孔１０．１１で構成される開孔
２１によって下部メタル（Ｃｒ）層２０と導通接続して
いる。
第１図（ｂｌの例では層間絶縁膜３０．６に形成された
開孔２１は第１図（ｂ）の拡大平面図で示すように窒化
シリコン（ＳｉＮｘ）膜から成る下層絶縁膜３０の開孔
１０の大きさは、約５０μｍ×５０μｍ１ポリイミドＮ
６の開孔１１の大きさは約６０μｍ×６０μｍであり、
上部下部メタル層９．２０のパターン幅はそれぞれ約７
０μｍで形成した。従って層間絶縁膜の底部開孔１０は
例えば５０μｍ×５０μｍの広い接続孔が保証されると
ともに開孔の形状は階段状の段差を有し開孔にテーパを
設けたものと同様の効果が得られ上部メタル層９のステ
ップカバレージの問題も十分解決できる（第１図（ａ）
参照）。
開孔２１は第１図（ｂ）の拡大平面図で示すように窒化
シリコン（ＳｉＮｘ）膜から成る下層絶縁膜３０の開孔
１０の大きさは、約５０μｍ×５０μｍ１ポリイミドＮ
６の開孔１１の大きさは約６０μｍ×６０μｍであり、
上部下部メタル層９．２０のパターン幅はそれぞれ約７
０μｍで形成した。従って層間絶縁膜の底部開孔１０は
例えば５０μｍ×５０μｍの広い接続孔が保証されると
ともに開孔の形状は階段状の段差を有し開孔にテーパを
設けたものと同様の効果が得られ上部メタル層９のステ
ップカバレージの問題も十分解決できる（第１図（ａ）
参照）。
次に本実施例の製造工程を第２図によって説明する。
（１）ガラス基板１上にクロム（Ｃｒ）層を全面に例え
ば５００人被着後パターニングして、ゲート電極２と下
部メタル層２０を同時に形成する。
ば５００人被着後パターニングして、ゲート電極２と下
部メタル層２０を同時に形成する。
（２）上記クロム層を含む基板１の全面に例えば３００
０人の窒化シリコン（ＳｉＮｘ）膜３′、例えば７５０
人のアモルファス・シリコン（ａ −３ｉ）層４′、例
えば１０００人の窒化シリコン（ＳｉＮｘ）膜５′の三
層を順次着膜する。
０人の窒化シリコン（ＳｉＮｘ）膜３′、例えば７５０
人のアモルファス・シリコン（ａ −３ｉ）層４′、例
えば１０００人の窒化シリコン（ＳｉＮｘ）膜５′の三
層を順次着膜する。
（３）前記窒化シリコン！＊５’をパターニングして保
護層５を形成する。
護層５を形成する。
（４）アモルファス・シリコン層４′をパターニングし
て半導体層４を得る。
て半導体層４を得る。
（５）次に前記窒化シリコンＮ＊３’をパターニングし
てゲート絶縁膜と例えば５０μｍ×５０μｍの開孔１０
を有する下部層間絶縁膜３０を同時に形成する。
てゲート絶縁膜と例えば５０μｍ×５０μｍの開孔１０
を有する下部層間絶縁膜３０を同時に形成する。
（６）ポリイミド系樹脂を例えば１μｍの厚さに塗布し
フォトリソエツチングでパターニングして例えば６０μ
ｍ×６０μｍの開孔１１を有するポリイミド層６を形成
する。
フォトリソエツチングでパターニングして例えば６０μ
ｍ×６０μｍの開孔１１を有するポリイミド層６を形成
する。
（７）基板全面に例えば１．５μｍの厚さのアルミニウ
ム膜７′を被着する。
ム膜７′を被着する。
（８）例えば７０μｍのパターン幅で各パターンに従っ
てフォトリソエツチングによりパターニングを行いソー
ス電極７、ドレイン電極８、上部メタル層９を形成して
、第１図（ａ）に示すような構成とする。
てフォトリソエツチングによりパターニングを行いソー
ス電極７、ドレイン電極８、上部メタル層９を形成して
、第１図（ａ）に示すような構成とする。
なお、上記実施例では保護層５、絶縁膜３．３０として
窒化シリコンを用いた例について説明したが、本発明は
これに限られるものではなく、例えばシリコン酸化物（
ＳｉＯ２）、シリコン炭化物（ＳｉＣ）、タンタル酸化
物（Ｔａ２０ｓ）等でも同様の効果を得ることができる
。また上記数値例も例示にすぎず、本発明はこれまたこ
れに限定されるものではない。
窒化シリコンを用いた例について説明したが、本発明は
これに限られるものではなく、例えばシリコン酸化物（
ＳｉＯ２）、シリコン炭化物（ＳｉＣ）、タンタル酸化
物（Ｔａ２０ｓ）等でも同様の効果を得ることができる
。また上記数値例も例示にすぎず、本発明はこれまたこ
れに限定されるものではない。
本発明によりマトリックス配線部の層間絶縁膜を２層に
したことにより眉間短絡は全くな（、更に２層の層間絶
縁膜の開孔域の大きさを変えることにより開孔部の側壁
にテーパを設けたと同様の効果が得られ、ステップカバ
レージが良好になり上部メタル層のアルミニウムの開孔
部での断線もなくなり信頼性の高い半導体装置が得られ
る。
したことにより眉間短絡は全くな（、更に２層の層間絶
縁膜の開孔域の大きさを変えることにより開孔部の側壁
にテーパを設けたと同様の効果が得られ、ステップカバ
レージが良好になり上部メタル層のアルミニウムの開孔
部での断線もなくなり信頼性の高い半導体装置が得られ
る。
またマトリックス配線部の下部層間絶縁膜を薄膜トラン
ジスタのゲート絶縁膜と同じ材料で形成するため同一工
程で形成出来、半導体装置製造のプロセスの簡略化を計
ることができた。
ジスタのゲート絶縁膜と同じ材料で形成するため同一工
程で形成出来、半導体装置製造のプロセスの簡略化を計
ることができた。
第１図（ａ）は本発明の一実施例の断面構成図、第１図
（ｂ）はその一部の拡大平面図、第２図（ａ）、（ｂ）
は本発明の一実施例の工程説明図、第３図は従来のマト
リックス配線の開孔説明図である。 １−ガラス基板 ２−・−ゲート電極３−ゲート
絶縁膜 ４・−・半導体層５−保護層
６・−ポリイミド層７−ソース電極 ８− ドレ
イン電極９−・・上部メタル層 ２０−・下部メタ
ル層１０．１１．２１−・開孔 ３０−・下部絶縁膜
（ｂ）はその一部の拡大平面図、第２図（ａ）、（ｂ）
は本発明の一実施例の工程説明図、第３図は従来のマト
リックス配線の開孔説明図である。 １−ガラス基板 ２−・−ゲート電極３−ゲート
絶縁膜 ４・−・半導体層５−保護層
６・−ポリイミド層７−ソース電極 ８− ドレ
イン電極９−・・上部メタル層 ２０−・下部メタ
ル層１０．１１．２１−・開孔 ３０−・下部絶縁膜
Claims (3)
- （１）薄膜トランジスタと薄膜トランジスタを駆動する
マトリックス配線を有する半導体装置において、マトリ
ックス配線部の層間絶縁膜を薄膜トランジスタのゲート
絶縁膜と同じ材料から成る膜とポリイミド膜の２層構造
とすることを特徴とする半導体装置。 - （２）上記の２層の層間絶縁膜に上下のマトリックス配
線パターンを導電接続するために形成する開孔域の大き
さを、上部のポリイミド層の開孔域を下部層間絶縁膜の
開孔域の大きさより大きくなるように形成したことを特
徴とする特許請求の範囲第１項記載の半導体装置。 - （３）上記のゲート絶縁膜と下部層間絶縁膜がシリコン
窒化物、シリコン酸化物、シリコン炭化物、タンタル酸
化物の少なくとも１つから成ることを特徴とする特許請
求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27774586A JPS63131569A (ja) | 1986-11-20 | 1986-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27774586A JPS63131569A (ja) | 1986-11-20 | 1986-11-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63131569A true JPS63131569A (ja) | 1988-06-03 |
Family
ID=17587737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27774586A Pending JPS63131569A (ja) | 1986-11-20 | 1986-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63131569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270567A (en) * | 1989-09-06 | 1993-12-14 | Casio Computer Co., Ltd. | Thin film transistors without capacitances between electrodes thereof |
| US7816693B2 (en) | 2005-09-27 | 2010-10-19 | Mitsubishi Electric Corporation | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015948A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置の製造法 |
| JPS60111422A (ja) * | 1983-11-21 | 1985-06-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61145867A (ja) * | 1984-12-20 | 1986-07-03 | Canon Inc | マトリクス型薄膜トランジスタ基板 |
-
1986
- 1986-11-20 JP JP27774586A patent/JPS63131569A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015948A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置の製造法 |
| JPS60111422A (ja) * | 1983-11-21 | 1985-06-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61145867A (ja) * | 1984-12-20 | 1986-07-03 | Canon Inc | マトリクス型薄膜トランジスタ基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270567A (en) * | 1989-09-06 | 1993-12-14 | Casio Computer Co., Ltd. | Thin film transistors without capacitances between electrodes thereof |
| US7816693B2 (en) | 2005-09-27 | 2010-10-19 | Mitsubishi Electric Corporation | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material |
| US8039852B2 (en) | 2005-09-27 | 2011-10-18 | Mitsubishi Electric Corporation | Thin film transistor for a liquid crystal device in which a sealing pattern is electrically connected to a common electrode wiring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5320973A (en) | Method of fabricating a thin-film transistor and wiring matrix device | |
| JP3359780B2 (ja) | 配線装置 | |
| JPH07211873A (ja) | アンチフュ−ズ素子 | |
| JPS63131569A (ja) | 半導体装置 | |
| JPH0240935A (ja) | 多層配線構造 | |
| US6501178B1 (en) | Semiconductor device | |
| JPH0352228B2 (ja) | ||
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH02232628A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JP3302989B2 (ja) | 半導体装置 | |
| JP2546297B2 (ja) | 半導体記憶装置 | |
| JPH01128448A (ja) | 半導体装置の配線接続部 | |
| JPH0955476A (ja) | 半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0196947A (ja) | 半導体装置及びその製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPH0648879Y2 (ja) | メモリ装置 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPH0267730A (ja) | 半導体装置 | |
| JPH0467656A (ja) | 半導体装置 | |
| JPH02113566A (ja) | 半導体集積回路 |