JPH02232628A - 薄膜トランジスタアレイ基板 - Google Patents
薄膜トランジスタアレイ基板Info
- Publication number
- JPH02232628A JPH02232628A JP1054292A JP5429289A JPH02232628A JP H02232628 A JPH02232628 A JP H02232628A JP 1054292 A JP1054292 A JP 1054292A JP 5429289 A JP5429289 A JP 5429289A JP H02232628 A JPH02232628 A JP H02232628A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- wiring
- thin film
- film transistor
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 14
- 239000010409 thin film Substances 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 9
- 239000000428 dust Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタアレイ基板の形成方法に関し
、特にその基板切断部分の配線の構成に関する． 〔従来の技術〕 従来、液晶ディスプレイ用薄膜トランジスタアレイ基板
は、第５，６図に示すように、端子部の配線は内部素子
の静電気保護対策の為、上層配線ｌ，下層配線４ともに
素子領域外のシャントパターン２まで延長し、これらは
スルーホール３で接続され、基板切断個所上にも金属膜
が形成されていた． 〔発明が解決しようとする課題〕 上述した従来の薄膜トランジスタアレイ基板においては
、端子部をそのまま外側パターンに延長している為、素
子部分を切断した場合、上層配線ｌを切断することにな
るため導電性粉塵を発生させていた．この粉塵は素子部
分に混入し短絡欠陥を発生させ薄膜トランジスタプレイ
の歩留りを低下させる要因となっている． 〔課題を解決するための手段〕 本発明によれば，端子部分において切断個所上の上層配
線を除去し、さらに上下層配線をスルーホール配線を行
ない、内部素子引き出し配線と外側シャントパターンを
電気的に接続させた薄膜トランジスタアレイ基板を得る
． 本発明の薄膜トランジスタアレイ基板によれば、端子部
，切断個所上の上層配線を除去する事により導電性粉塵
の発生をおさえ、又、上，下層配線のスルーホール配線
を行なう事により、外側シャントパターンと内部素子の
引き出し配線とを電気的に接続する事により、内部素子
の静電気対策が施こせるという利点を有している． 〔実施例〕 次に、本発明について図面を参照して説明する．第１図
は本発明の一実施例の平面図、又、第２図は第１図のＡ
−Ａ’断面図である．ガラス基板６上に下層配線４をＣ
ｒ１４００人で形成し層間絶縁膜ＳｉＯｘｌ０００人，
ＳｉＮｘ４０００人を形成し、さらに下層配線上の絶縁
膜にスルーホール３をエッチングで形成した後上層配線
をＣｒ２０００人で形成する事により下層配線と接続し
て切断線上に上層配線をもうけなくとも内部素子引き出
し配線とシャントパターンを接続する事ができる． この様にして形成された端子部は切断線上のＯｒが存在
しないので切断による導電性粉塵の発生が少ない為、メ
タル粉塵による内部素子の短絡欠陥を減少させる事がで
きる。
、特にその基板切断部分の配線の構成に関する． 〔従来の技術〕 従来、液晶ディスプレイ用薄膜トランジスタアレイ基板
は、第５，６図に示すように、端子部の配線は内部素子
の静電気保護対策の為、上層配線ｌ，下層配線４ともに
素子領域外のシャントパターン２まで延長し、これらは
スルーホール３で接続され、基板切断個所上にも金属膜
が形成されていた． 〔発明が解決しようとする課題〕 上述した従来の薄膜トランジスタアレイ基板においては
、端子部をそのまま外側パターンに延長している為、素
子部分を切断した場合、上層配線ｌを切断することにな
るため導電性粉塵を発生させていた．この粉塵は素子部
分に混入し短絡欠陥を発生させ薄膜トランジスタプレイ
の歩留りを低下させる要因となっている． 〔課題を解決するための手段〕 本発明によれば，端子部分において切断個所上の上層配
線を除去し、さらに上下層配線をスルーホール配線を行
ない、内部素子引き出し配線と外側シャントパターンを
電気的に接続させた薄膜トランジスタアレイ基板を得る
． 本発明の薄膜トランジスタアレイ基板によれば、端子部
，切断個所上の上層配線を除去する事により導電性粉塵
の発生をおさえ、又、上，下層配線のスルーホール配線
を行なう事により、外側シャントパターンと内部素子の
引き出し配線とを電気的に接続する事により、内部素子
の静電気対策が施こせるという利点を有している． 〔実施例〕 次に、本発明について図面を参照して説明する．第１図
は本発明の一実施例の平面図、又、第２図は第１図のＡ
−Ａ’断面図である．ガラス基板６上に下層配線４をＣ
ｒ１４００人で形成し層間絶縁膜ＳｉＯｘｌ０００人，
ＳｉＮｘ４０００人を形成し、さらに下層配線上の絶縁
膜にスルーホール３をエッチングで形成した後上層配線
をＣｒ２０００人で形成する事により下層配線と接続し
て切断線上に上層配線をもうけなくとも内部素子引き出
し配線とシャントパターンを接続する事ができる． この様にして形成された端子部は切断線上のＯｒが存在
しないので切断による導電性粉塵の発生が少ない為、メ
タル粉塵による内部素子の短絡欠陥を減少させる事がで
きる。
第３図は本発明の他の実施例の平面図、第４図は第３図
のＡ−Ａ’断面図である． ガラス基板上に下層配線４をＣｒで形成し、絶縁膜Ｓ
ｆｏｘｓ ｉＮｘにスルーホール３を形成した後、上層
配線をＣｒで形成する。その後、第２絶縁膜をＳ ｆｏ
ｘもしくはＳ ｉＮｘで切断部分上のみに形成する。
のＡ−Ａ’断面図である． ガラス基板上に下層配線４をＣｒで形成し、絶縁膜Ｓ
ｆｏｘｓ ｉＮｘにスルーホール３を形成した後、上層
配線をＣｒで形成する。その後、第２絶縁膜をＳ ｆｏ
ｘもしくはＳ ｉＮｘで切断部分上のみに形成する。
この実施例では上層配線の上にさらに絶縁膜を形成する
ので工程が一つ増えることや端子部に突起を作る事にな
り後工程での端子への接続が悪化する問題もあるが上層
配線を途中で切断する事がないので確実にシャントパタ
ーンへの接続が出きるという利点がある。
ので工程が一つ増えることや端子部に突起を作る事にな
り後工程での端子への接続が悪化する問題もあるが上層
配線を途中で切断する事がないので確実にシャントパタ
ーンへの接続が出きるという利点がある。
以上説明したように、本発明は切断個所上の上層配線を
除去する事により、導電性粉塵を大幅に減少させ、内部
素子の短絡欠陥を減少できる効果がある．又、上下層配
線をスルーホール配線とし、外側シャントパターンと内
部素子引き出し線を接続する事により内部素子の静電気
対策を行なえる効果がある。
除去する事により、導電性粉塵を大幅に減少させ、内部
素子の短絡欠陥を減少できる効果がある．又、上下層配
線をスルーホール配線とし、外側シャントパターンと内
部素子引き出し線を接続する事により内部素子の静電気
対策を行なえる効果がある。
第１図は本発明の一実施例を示す平面図、第２図は第１
図のＡ−Ａ’断面図、第３図は本発明の他の実施例を示
す平面図、第４図は第３図のＡ−Ａ′断面図である。第
５図は従来の端子部の例を示す平面図、第６図は第５図
のＡ−Ａ’断面図である。 １・・・・・・引き出し上層配線、２・・・・・・シャ
ントパターン、３・・・・・・スルーホール、４・・・
・・・下層配線、５・・・・・・層間絶縁膜、６・・・
・・・ガラス基板、７・・・・・・第２絶縁膜． 第Ｚ図 １２フＨフ「イＬ乙１−］ 代理人 弁理士 内 原 晋 第３ 図 第４図 第５図 尤６囚 ｌ 弓ｌき出し二看Ｏ乙廖Ｋ
図のＡ−Ａ’断面図、第３図は本発明の他の実施例を示
す平面図、第４図は第３図のＡ−Ａ′断面図である。第
５図は従来の端子部の例を示す平面図、第６図は第５図
のＡ−Ａ’断面図である。 １・・・・・・引き出し上層配線、２・・・・・・シャ
ントパターン、３・・・・・・スルーホール、４・・・
・・・下層配線、５・・・・・・層間絶縁膜、６・・・
・・・ガラス基板、７・・・・・・第２絶縁膜． 第Ｚ図 １２フＨフ「イＬ乙１−］ 代理人 弁理士 内 原 晋 第３ 図 第４図 第５図 尤６囚 ｌ 弓ｌき出し二看Ｏ乙廖Ｋ
Claims (1)
- 端子部シャントパターンを有する薄膜トランジスタアレ
イ基板において、端子部分の層間絶縁膜をはさんで形成
される上下層配線の切断個所上の上層配線を除去し、さ
らに上下層配線をスルーホールにより結合する事により
、内部素子引き出し配線と外側シャントパターンを電気
的に接続することを特徴とする薄膜トランジスタアレイ
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5429289A JPH0772780B2 (ja) | 1989-03-06 | 1989-03-06 | 薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5429289A JPH0772780B2 (ja) | 1989-03-06 | 1989-03-06 | 薄膜トランジスタアレイ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02232628A true JPH02232628A (ja) | 1990-09-14 |
| JPH0772780B2 JPH0772780B2 (ja) | 1995-08-02 |
Family
ID=12966493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5429289A Expired - Lifetime JPH0772780B2 (ja) | 1989-03-06 | 1989-03-06 | 薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772780B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09146107A (ja) * | 1995-10-31 | 1997-06-06 | Internatl Business Mach Corp <Ibm> | 液晶表示装置及びその製造方法 |
| US5849604A (en) * | 1995-03-13 | 1998-12-15 | Semiconductor Energy Laboratory Co. | Method of manufacturing a semiconductor device |
| US5880038A (en) * | 1995-03-07 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| KR100262899B1 (ko) * | 1995-05-15 | 2000-08-01 | 가나이 쓰도무 | 기판에 실장된 구동회로를 가진 액정표시소자 |
| JP2001249360A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 静電破壊防止構造 |
-
1989
- 1989-03-06 JP JP5429289A patent/JPH0772780B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880038A (en) * | 1995-03-07 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5849604A (en) * | 1995-03-13 | 1998-12-15 | Semiconductor Energy Laboratory Co. | Method of manufacturing a semiconductor device |
| KR100262899B1 (ko) * | 1995-05-15 | 2000-08-01 | 가나이 쓰도무 | 기판에 실장된 구동회로를 가진 액정표시소자 |
| JPH09146107A (ja) * | 1995-10-31 | 1997-06-06 | Internatl Business Mach Corp <Ibm> | 液晶表示装置及びその製造方法 |
| JP2001249360A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 静電破壊防止構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0772780B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3463006B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US20060028606A1 (en) | Liquid crystal display and method of manufacturing the same | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| JP2001196371A (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| CN104992925B (zh) | 导电过孔结构、阵列基板和显示装置的制作方法 | |
| WO2017118096A1 (zh) | 显示基板及其制作方法、显示装置 | |
| US6646694B2 (en) | Method of repairing LCD data lines | |
| JPH02232628A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2001272698A (ja) | 液晶表示装置の製造方法 | |
| US6583506B1 (en) | Semiconductor device | |
| JP4243477B2 (ja) | 不良配線を補修したアレイ基板および補修方法 | |
| JP2001345452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02259728A (ja) | 液晶表示装置 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| JPS61134786A (ja) | 表示装置 | |
| JPH06130419A (ja) | アクティブマトリクス基板 | |
| JP2932826B2 (ja) | 表示装置 | |
| JP2001077198A (ja) | 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法 | |
| JP2000235195A (ja) | アクティブマトリクス基板、アクティブマトリクス基板を製造する方法、および液晶表示装置を製造する方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JPH06164087A (ja) | 回路基板 | |
| JPH0334353A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |