JPH09146107A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH09146107A JPH09146107A JP28318095A JP28318095A JPH09146107A JP H09146107 A JPH09146107 A JP H09146107A JP 28318095 A JP28318095 A JP 28318095A JP 28318095 A JP28318095 A JP 28318095A JP H09146107 A JPH09146107 A JP H09146107A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- manufacturing
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】本発明は、製造工程での静電気対策を施した液
晶表示装置及びその製造方法に関し、ショートリング形
成前の静電気障害の発生を防止させた液晶表示装置及び
その製造方法を提供することを目的とする。 【解決の手段】ガラス基板２上にゲート線４６が形成さ
れている。ゲート線４６は断線しており、断線端部に
は、放電用隙間５０を挾んで放電用突起部５２、５４が
形成されている。放電用突起部５２、５４はゲート線４
６切断部端部のほぼ中央に位置している。ゲート線４６
上及び放電用隙間５０に、ゲート絶縁膜５６が度形成さ
れている。各ゲート線４６の放電用突起部５２、５４近
傍のゲート絶縁膜５６に２個のスルーホール５８が開口
されている。スルーホール５８を埋め込んでゲート絶縁
膜５６上に金属配線層４８が形成されているように構成
する。
晶表示装置及びその製造方法に関し、ショートリング形
成前の静電気障害の発生を防止させた液晶表示装置及び
その製造方法を提供することを目的とする。 【解決の手段】ガラス基板２上にゲート線４６が形成さ
れている。ゲート線４６は断線しており、断線端部に
は、放電用隙間５０を挾んで放電用突起部５２、５４が
形成されている。放電用突起部５２、５４はゲート線４
６切断部端部のほぼ中央に位置している。ゲート線４６
上及び放電用隙間５０に、ゲート絶縁膜５６が度形成さ
れている。各ゲート線４６の放電用突起部５２、５４近
傍のゲート絶縁膜５６に２個のスルーホール５８が開口
されている。スルーホール５８を埋め込んでゲート絶縁
膜５６上に金属配線層４８が形成されているように構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置及び
その製造方法に関し、特に製造工程での静電気対策を施
した液晶表示装置及びその製造方法に関する。
その製造方法に関し、特に製造工程での静電気対策を施
した液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】ＴＦＴ（薄膜トランジスタ）等をスイッ
チング素子に用いたアクティブ・マトリクス型の液晶表
示装置は、対向配置されたガラス基板間に液晶を封入
し、当該液晶に電圧を印加して駆動させるものである。
対向配置された２枚のガラス基板の一方のガラス基板上
に複数の画素がマトリクス状に配列されて形成されてい
る。各画素にはＩＴＯ（インジウム・ティン・オキサイ
ド）等からなる透明表示電極が形成され、各表示電極に
はＴＦＴ等のスイッチング素子がそれぞれ接続されてい
る。
チング素子に用いたアクティブ・マトリクス型の液晶表
示装置は、対向配置されたガラス基板間に液晶を封入
し、当該液晶に電圧を印加して駆動させるものである。
対向配置された２枚のガラス基板の一方のガラス基板上
に複数の画素がマトリクス状に配列されて形成されてい
る。各画素にはＩＴＯ（インジウム・ティン・オキサイ
ド）等からなる透明表示電極が形成され、各表示電極に
はＴＦＴ等のスイッチング素子がそれぞれ接続されてい
る。
【０００３】各画素のＴＦＴのゲート電極及びドレイン
電極は、画素と画素の間の領域に例えば行方向に形成さ
れた走査線と列方向に形成された信号線に夫々接続され
ている。信号線に階調データが出力されているときに走
査線が選択されるとＴＦＴのゲートがオンし、信号線に
接続されたドレイン領域からソース領域に接続された表
示電極に階調データを書き込むことができるようになっ
ている。
電極は、画素と画素の間の領域に例えば行方向に形成さ
れた走査線と列方向に形成された信号線に夫々接続され
ている。信号線に階調データが出力されているときに走
査線が選択されるとＴＦＴのゲートがオンし、信号線に
接続されたドレイン領域からソース領域に接続された表
示電極に階調データを書き込むことができるようになっ
ている。
【０００４】図８及び図９を用いて液晶表示装置の配線
構造をより詳細に説明する。図８は従来のモジュール作
製工程により製造された液晶表示装置１の平面の一部を
示している。アレイ基板２の周囲より内側にカラーフィ
ルタ基板４が形成され、カラーフィルタ基板４周囲より
さらに内側にシール剤６が形成されている。シール剤６
で囲まれた内側領域は画像表示領域であり、多数のデー
タ線／ゲート線１０が直交してマトリクス状に多数の画
素が形成されている。
構造をより詳細に説明する。図８は従来のモジュール作
製工程により製造された液晶表示装置１の平面の一部を
示している。アレイ基板２の周囲より内側にカラーフィ
ルタ基板４が形成され、カラーフィルタ基板４周囲より
さらに内側にシール剤６が形成されている。シール剤６
で囲まれた内側領域は画像表示領域であり、多数のデー
タ線／ゲート線１０が直交してマトリクス状に多数の画
素が形成されている。
【０００５】アレイ基板２の周囲領域に形成されたＯＬ
Ｂ電極は、ドライバＩＣ３０を搭載した複数のＴＣＰ１
２一端側のリード線にＡＣＦ（異方性導電膜）により圧
着されている。アレイ基板２上に形成された配線１０の
例えば２００本毎に、１つのＴＣＰ１２が対応している
が、本図においては配線１０の本数は簡略乃至省略して
表している。ＴＣＰ１２の他端側には半田付けによりプ
リント基板３２が取付けられている。
Ｂ電極は、ドライバＩＣ３０を搭載した複数のＴＣＰ１
２一端側のリード線にＡＣＦ（異方性導電膜）により圧
着されている。アレイ基板２上に形成された配線１０の
例えば２００本毎に、１つのＴＣＰ１２が対応している
が、本図においては配線１０の本数は簡略乃至省略して
表している。ＴＣＰ１２の他端側には半田付けによりプ
リント基板３２が取付けられている。
【０００６】信号線又は走査線の平面形状を図９に示
す。ＴＣＰ１２一端側のリード線とＡＣＦにより圧着さ
れるＯＬＢ電極部４０は、幅例えば５０〜１５０μｍ、
長さ例えば３ｍｍであり、一端は信号線又は走査線１０
に接続されている。信号線／走査線１０の幅は１０〜５
０μｍ、長さは例えば２０ｃｍである。ＯＬＢ電極部４
０及び、信号線／走査線１０の幅及び長さは表示装置の
大きさ配線密度等により異なるものである。
す。ＴＣＰ１２一端側のリード線とＡＣＦにより圧着さ
れるＯＬＢ電極部４０は、幅例えば５０〜１５０μｍ、
長さ例えば３ｍｍであり、一端は信号線又は走査線１０
に接続されている。信号線／走査線１０の幅は１０〜５
０μｍ、長さは例えば２０ｃｍである。ＯＬＢ電極部４
０及び、信号線／走査線１０の幅及び長さは表示装置の
大きさ配線密度等により異なるものである。
【０００７】図８においては煩雑さを避けるために省略
して図示しているが、図９で示す信号線／走査線が例え
ばＶＧＡ表示モードのカラー表示の場合、列方向に６４
０×３＝１９２０本、行方向に４８０本マトリクス状に
配線されている。
して図示しているが、図９で示す信号線／走査線が例え
ばＶＧＡ表示モードのカラー表示の場合、列方向に６４
０×３＝１９２０本、行方向に４８０本マトリクス状に
配線されている。
【０００８】このように液晶表示パネルは多数の信号線
及び走査線がマトリクス状に配線されて形成されてお
り、さらにＴＦＴ等の素子も形成することから、液晶表
示パネルの製造工程において静電気による不良の発生が
問題となる。
及び走査線がマトリクス状に配線されて形成されてお
り、さらにＴＦＴ等の素子も形成することから、液晶表
示パネルの製造工程において静電気による不良の発生が
問題となる。
【０００９】液晶表示パネルの製造工程上問題となる静
電気障害及び従来の防止策について以下に簡述する。Ｔ
ＦＴアレイのゲート配線とデータ配線は絶縁層によって
電気的に絶縁されている。例えばアレイ基板となるガラ
ス基板を液晶表示装置の製造装置のプレート上に真空引
きして固定するが、プロセス終了時に真空引きを解除し
てプレートからガラス基板を取り外す際にいわゆるはく
離帯電を生じる等、ＴＦＴ／ＬＣＤの表示パネルの製造
工程においては種々の理由により静電気が帯電し易い。
ゲート線或はデータ線が帯電することにより、実際の駆
動電圧を大幅に上回る電圧がＴＦＴや配線の交差部に印
加され、絶縁膜の絶縁破壊等が生じてしまい、結果とし
て、スイッチング素子として機能しなくなったり、線欠
陥等の致命的欠陥を引き起こしてしまうことになる。
電気障害及び従来の防止策について以下に簡述する。Ｔ
ＦＴアレイのゲート配線とデータ配線は絶縁層によって
電気的に絶縁されている。例えばアレイ基板となるガラ
ス基板を液晶表示装置の製造装置のプレート上に真空引
きして固定するが、プロセス終了時に真空引きを解除し
てプレートからガラス基板を取り外す際にいわゆるはく
離帯電を生じる等、ＴＦＴ／ＬＣＤの表示パネルの製造
工程においては種々の理由により静電気が帯電し易い。
ゲート線或はデータ線が帯電することにより、実際の駆
動電圧を大幅に上回る電圧がＴＦＴや配線の交差部に印
加され、絶縁膜の絶縁破壊等が生じてしまい、結果とし
て、スイッチング素子として機能しなくなったり、線欠
陥等の致命的欠陥を引き起こしてしまうことになる。
【００１０】このような静電気障害を予防する静電気障
害対策として、例えば、特開昭６３−２２０２８９号公
報に開示されているような保護回路（ショートリング）
を形成することが行われている。これは、基準電位配線
を設け、各信号配線との間を２端子動作スイッチング素
子で個別に電気的に接続するようにしたものである。
害対策として、例えば、特開昭６３−２２０２８９号公
報に開示されているような保護回路（ショートリング）
を形成することが行われている。これは、基準電位配線
を設け、各信号配線との間を２端子動作スイッチング素
子で個別に電気的に接続するようにしたものである。
【００１１】
【発明が解決しようとする課題】図１０を用いて液晶表
示装置の製造工程におけるショートリングを用いた静電
気障害の対策を説明する。まず、液晶表示装置の製造工
程を工程順に大別して説明する。液晶表示装置の製造工
程は、ガラス基板上に走査線、信号線を形成し、ＴＦＴ
等のスイッチング素子及び表示電極を形成するアレイ工
程、形成されたアレイ基板とカラーフィルタ基板とを貼
り合わせて液晶を注入し、シール剤により封止するセル
工程、そして最後にＴＡＢ取付け、プリント基板半田付
けを行うモジュール作製工程の３つから構成される。
示装置の製造工程におけるショートリングを用いた静電
気障害の対策を説明する。まず、液晶表示装置の製造工
程を工程順に大別して説明する。液晶表示装置の製造工
程は、ガラス基板上に走査線、信号線を形成し、ＴＦＴ
等のスイッチング素子及び表示電極を形成するアレイ工
程、形成されたアレイ基板とカラーフィルタ基板とを貼
り合わせて液晶を注入し、シール剤により封止するセル
工程、そして最後にＴＡＢ取付け、プリント基板半田付
けを行うモジュール作製工程の３つから構成される。
【００１２】そして、ショートリングは、アレイ工程で
ガラス基板上にゲート線（走査線）、ＴＦＴ、表示電極
を形成した後、ＴＦＴのソース／ドレイン電極及び信号
配線を形成する段階になって初めて信号線形成と同時に
形成される。この段階で全ゲート線と全信号線とが、信
号線形成材料を用いて短絡され或は上述のように基準電
位配線とゲート線／信号線との間にスイッチング素子を
介して接続されることにより静電気障害を防止するよう
になっている。
ガラス基板上にゲート線（走査線）、ＴＦＴ、表示電極
を形成した後、ＴＦＴのソース／ドレイン電極及び信号
配線を形成する段階になって初めて信号線形成と同時に
形成される。この段階で全ゲート線と全信号線とが、信
号線形成材料を用いて短絡され或は上述のように基準電
位配線とゲート線／信号線との間にスイッチング素子を
介して接続されることにより静電気障害を防止するよう
になっている。
【００１３】このように、ショートリングは、その後の
ショートリング切り離しまでのセル工程では有効な静電
気障害対策手段であるといえるが、アレイ工程で信号線
を形成する以前の段階ではショートリングを形成するこ
とができないため、アレイ工程の大半で静電気障害を防
止させる有効な対策手段がないのが現状である。
ショートリング切り離しまでのセル工程では有効な静電
気障害対策手段であるといえるが、アレイ工程で信号線
を形成する以前の段階ではショートリングを形成するこ
とができないため、アレイ工程の大半で静電気障害を防
止させる有効な対策手段がないのが現状である。
【００１４】しかしながら、近年の液晶表示装置の大型
化、高精細化に対応してゲート線の本線の長さが長く、
またゲート線の本数が多くなったり、層間絶縁膜の膜厚
等も薄くなったりしてくると、ショートリングがまだ形
成されていない段階で、ガラス基板上に形成されたゲー
ト線に静電気が帯電して画素内の層間絶縁膜を破壊して
しまう場合が発生する。
化、高精細化に対応してゲート線の本線の長さが長く、
またゲート線の本数が多くなったり、層間絶縁膜の膜厚
等も薄くなったりしてくると、ショートリングがまだ形
成されていない段階で、ガラス基板上に形成されたゲー
ト線に静電気が帯電して画素内の層間絶縁膜を破壊して
しまう場合が発生する。
【００１５】従って、液晶表示装置の製造工程における
全ての段階で静電気対策を講じる必要が生じてきてい
る。本発明の目的は、ショートリング形成前の静電気障
害の発生を防止させた液晶表示装置及びその製造方法を
提供することにある。さらに本発明の目的は、液晶表示
装置の製造工程のほぼ全工程において静電気障害の発生
を防止させた液晶表示装置及びその製造方法を提供する
ことにある。
全ての段階で静電気対策を講じる必要が生じてきてい
る。本発明の目的は、ショートリング形成前の静電気障
害の発生を防止させた液晶表示装置及びその製造方法を
提供することにある。さらに本発明の目的は、液晶表示
装置の製造工程のほぼ全工程において静電気障害の発生
を防止させた液晶表示装置及びその製造方法を提供する
ことにある。
【００１６】
【課題を解決するための手段】上記目的は、基板上の画
素領域にスイッチング素子が形成されたアクティブ・マ
トリクス型の液晶表示装置であって、基板上に形成さ
れ、一部領域が断線した一組の第１の金属配線と、第１
の金属配線上に一部領域を埋め込んで形成され、一部領
域の両側の第１の金属配線上に形成されたスルーホール
を有する絶縁層と、絶縁層上にスルーホールを埋め込ん
で形成され第１の金属配線と電気的に接続される第２の
金属配線とを備えたことを特徴とする液晶表示装置によ
って達成される。
素領域にスイッチング素子が形成されたアクティブ・マ
トリクス型の液晶表示装置であって、基板上に形成さ
れ、一部領域が断線した一組の第１の金属配線と、第１
の金属配線上に一部領域を埋め込んで形成され、一部領
域の両側の第１の金属配線上に形成されたスルーホール
を有する絶縁層と、絶縁層上にスルーホールを埋め込ん
で形成され第１の金属配線と電気的に接続される第２の
金属配線とを備えたことを特徴とする液晶表示装置によ
って達成される。
【００１７】また上記目的は、画素領域にスイッチング
素子が形成されたアクティブ・マトリクス型の液晶表示
装置の製造方法であって、スイッチング素子が形成され
るべき基板上に、一部領域を断線させた一組の第１の金
属配線を形成し、第１の金属配線上に一部領域を埋め込
む絶縁層を形成し、一部領域の両側の第１の金属配線上
の絶縁層にそれぞれスルーホールを形成し、絶縁層上に
スルーホールを埋め込んで第１の金属配線と電気的に接
続される第２の金属配線を形成することを特徴とする液
晶表示装置の製造方法によって達成される。
素子が形成されたアクティブ・マトリクス型の液晶表示
装置の製造方法であって、スイッチング素子が形成され
るべき基板上に、一部領域を断線させた一組の第１の金
属配線を形成し、第１の金属配線上に一部領域を埋め込
む絶縁層を形成し、一部領域の両側の第１の金属配線上
の絶縁層にそれぞれスルーホールを形成し、絶縁層上に
スルーホールを埋め込んで第１の金属配線と電気的に接
続される第２の金属配線を形成することを特徴とする液
晶表示装置の製造方法によって達成される。
【００１８】このように本発明によれば、液晶表示装置
の製造工程の初期段階で形成される下層配線、例えばゲ
ート線を所定の領域で断線して形成し、ゲート線に静電
気が帯電したときは、当該領域で放電させるようにして
いるので、ショートリング形成前工程での静電気起因の
画素不良を防止させることができるようになる。
の製造工程の初期段階で形成される下層配線、例えばゲ
ート線を所定の領域で断線して形成し、ゲート線に静電
気が帯電したときは、当該領域で放電させるようにして
いるので、ショートリング形成前工程での静電気起因の
画素不良を防止させることができるようになる。
【００１９】さらに、ショートリング形成工程で、断線
したゲート線を他の金属配線層で接続することにより本
来のゲート線に戻し、同時に静電気対策はショートリン
グへと引き継ぐことができるようになる。
したゲート線を他の金属配線層で接続することにより本
来のゲート線に戻し、同時に静電気対策はショートリン
グへと引き継ぐことができるようになる。
【００２０】また、上記第１の金属配線の一部領域は、
好適には一組のそれぞれの第１の金属配線の面積がほぼ
等しくなる位置に形成することであり、液晶表示装置の
画素領域内に一部領域を形成しない場合には画素領域外
に形成することができる。
好適には一組のそれぞれの第１の金属配線の面積がほぼ
等しくなる位置に形成することであり、液晶表示装置の
画素領域内に一部領域を形成しない場合には画素領域外
に形成することができる。
【００２１】
【発明の実施の形態】本発明の実施の形態を図１乃至図
７を用いて説明する。まず、本発明の実施の形態による
液晶表示装置のゲート線の配線構造を図１乃至図３を用
いて説明する。本実施の形態においては、表示領域の大
きさが１０インチ程度であって、ＶＧＡ表示モードのカ
ラー液晶表示装置を前提にして説明する。
７を用いて説明する。まず、本発明の実施の形態による
液晶表示装置のゲート線の配線構造を図１乃至図３を用
いて説明する。本実施の形態においては、表示領域の大
きさが１０インチ程度であって、ＶＧＡ表示モードのカ
ラー液晶表示装置を前提にして説明する。
【００２２】図１は本発明による液晶表示装置のパネル
周辺部の部分拡大平面図である。液晶表示装置のアレイ
基板２上に形成されたデータ線１０及びゲート線４６が
液晶を封止しているシール剤６を貫いて表示領域からＯ
ＬＢ電極部４０まで伸びて形成されている。各ゲート線
４６とデータ線１０の配線により囲まれたマトリクス状
の領域が画素領域であり、画素領域のアレイ基板２上に
表示電極２４が形成されている。夫々の表示電極２４に
は夫々ゲート線４６とデータ線１０との交点位置にスイ
ッチング素子として例えばＴＦＴ２６が形成されてい
る。アレイ基板２上にはシール剤６を介してカラーフィ
ルタ基板（図示せず）が貼り付けられている。アレイ基
板上のＯＬＢ電極部４０上には例えばＡＣＦによりＴＣ
Ｐ（図示せず）が接着されるようになっている。
周辺部の部分拡大平面図である。液晶表示装置のアレイ
基板２上に形成されたデータ線１０及びゲート線４６が
液晶を封止しているシール剤６を貫いて表示領域からＯ
ＬＢ電極部４０まで伸びて形成されている。各ゲート線
４６とデータ線１０の配線により囲まれたマトリクス状
の領域が画素領域であり、画素領域のアレイ基板２上に
表示電極２４が形成されている。夫々の表示電極２４に
は夫々ゲート線４６とデータ線１０との交点位置にスイ
ッチング素子として例えばＴＦＴ２６が形成されてい
る。アレイ基板２上にはシール剤６を介してカラーフィ
ルタ基板（図示せず）が貼り付けられている。アレイ基
板上のＯＬＢ電極部４０上には例えばＡＣＦによりＴＣ
Ｐ（図示せず）が接着されるようになっている。
【００２３】図１の円４４で囲まれた領域のアレイ基板
側の拡大平面図を図２に、その断面図を図３に示す。図
２及び図３を用いて本発明による液晶表示装置の特徴点
を説明する。ガラス基板２上に例えばＭｏ、Ｔａ、Ｃ
ｒ、Ａｌ等の金属膜からなる例えば厚さ約０．３μｍの
ゲート線４６が形成されている。１０インチの表示領域
の場合ゲート線４６の幅は約２０μｍ、ピッチは約３３
０μｍである。またゲート線４６の長さは約２０ｃｍで
ある。
側の拡大平面図を図２に、その断面図を図３に示す。図
２及び図３を用いて本発明による液晶表示装置の特徴点
を説明する。ガラス基板２上に例えばＭｏ、Ｔａ、Ｃ
ｒ、Ａｌ等の金属膜からなる例えば厚さ約０．３μｍの
ゲート線４６が形成されている。１０インチの表示領域
の場合ゲート線４６の幅は約２０μｍ、ピッチは約３３
０μｍである。またゲート線４６の長さは約２０ｃｍで
ある。
【００２４】ゲート線４６は断線しており、断線端部に
は、例えば間隔が６μｍ程度の放電用隙間５０を挾んで
放電用突起部５２、５４が形成されている。放電用隙間
５０は、ＯＬＢ電極部４０と画素領域のとの間の位置、
例えば画素領域から０．５ｍｍ程度ＯＬＢ電極部よりの
位置に形成されている。放電用突起部５２、５４はゲー
ト線４６切断部端部のほぼ中央に位置している。放電用
突起部５２、５４のゲート線端部からの高さ及び幅は共
に例えば約６μｍである。
は、例えば間隔が６μｍ程度の放電用隙間５０を挾んで
放電用突起部５２、５４が形成されている。放電用隙間
５０は、ＯＬＢ電極部４０と画素領域のとの間の位置、
例えば画素領域から０．５ｍｍ程度ＯＬＢ電極部よりの
位置に形成されている。放電用突起部５２、５４はゲー
ト線４６切断部端部のほぼ中央に位置している。放電用
突起部５２、５４のゲート線端部からの高さ及び幅は共
に例えば約６μｍである。
【００２５】ゲート線４６上及び放電用隙間５０に、例
えばシリコン酸化膜からなるゲート絶縁膜５６が例えば
厚さ約０．４μｍ程度形成されている。各ゲート線４６
の放電用突起部５２、５４近傍のゲート絶縁膜５６に２
個のスルーホール５８が開口されている。
えばシリコン酸化膜からなるゲート絶縁膜５６が例えば
厚さ約０．４μｍ程度形成されている。各ゲート線４６
の放電用突起部５２、５４近傍のゲート絶縁膜５６に２
個のスルーホール５８が開口されている。
【００２６】スルーホール５８を埋め込んでゲート絶縁
膜５６上に例えば厚さ０．３μｍ程度の例えばＡｌ金属
配線層４８が形成されている。このように本発明の実施
の形態による液晶表示装置は、ゲート線が一部において
断線しており、ゲート線上の絶縁膜に形成されたスルー
ホールを介して上層の金属配線層により断線したゲート
線を電気的に接続した構造となっている。
膜５６上に例えば厚さ０．３μｍ程度の例えばＡｌ金属
配線層４８が形成されている。このように本発明の実施
の形態による液晶表示装置は、ゲート線が一部において
断線しており、ゲート線上の絶縁膜に形成されたスルー
ホールを介して上層の金属配線層により断線したゲート
線を電気的に接続した構造となっている。
【００２７】次に、本発明の実施の形態による液晶表示
装置のゲート線の形成方法を図４乃至図７を用いて説明
する。例えばスパッタリングによりＭｏ、Ｔａ、Ｃｒ、
Ａｌ等の金属膜４２をガラス基板２上全面に例えば厚さ
約０．３μｍ程度堆積させる（図４）。次に金属膜４２
をパターニングしてＴＦＴのゲート電極（図示せず）及
びゲート線４６を形成する（図５）。１０インチの表示
領域の場合、ゲート線４６の幅は約２０μｍ、ピッチは
約３３０μｍである。またゲート線４６の長さは約２０
ｃｍである。
装置のゲート線の形成方法を図４乃至図７を用いて説明
する。例えばスパッタリングによりＭｏ、Ｔａ、Ｃｒ、
Ａｌ等の金属膜４２をガラス基板２上全面に例えば厚さ
約０．３μｍ程度堆積させる（図４）。次に金属膜４２
をパターニングしてＴＦＴのゲート電極（図示せず）及
びゲート線４６を形成する（図５）。１０インチの表示
領域の場合、ゲート線４６の幅は約２０μｍ、ピッチは
約３３０μｍである。またゲート線４６の長さは約２０
ｃｍである。
【００２８】このとき各ゲート線４６は一部で断線させ
るようにパターニングされ、図３の平面図に示したよう
に放電用隙間５０及び放電用突起部５２、５４が形成さ
れる。放電用隙間５０の間隔は、６μｍ程度である。放
電用突起部５２、５４はゲート線４６切断部端部のほぼ
中央に位置している。放電用突起部５２、５４の端部か
らの高さ及び幅は共に例えば約６μｍである。放電用突
起部５２、５４の形状は、本実施の形態においては、矩
形であるがこれに限るものではなく、三角形形状でも、
円形等でもよい。
るようにパターニングされ、図３の平面図に示したよう
に放電用隙間５０及び放電用突起部５２、５４が形成さ
れる。放電用隙間５０の間隔は、６μｍ程度である。放
電用突起部５２、５４はゲート線４６切断部端部のほぼ
中央に位置している。放電用突起部５２、５４の端部か
らの高さ及び幅は共に例えば約６μｍである。放電用突
起部５２、５４の形状は、本実施の形態においては、矩
形であるがこれに限るものではなく、三角形形状でも、
円形等でもよい。
【００２９】放電用隙間５０の間隔は、短ければ短いほ
どよいが、製造プロセス上の露光装置の位置決め精度等
を考慮すると４〜１０μｍ程度でも十分放電する。放電
用突起部５２、５４の位置はなるべくゲート線端部の中
央に有るのが好ましい。液晶表示装置が高密度表示にな
ってくるとゲート配線の配線間隔（ピッチ）が狭くなる
ので、放電用突起部を偏って設けてしまうことにより隣
接する別のゲート線の放電用突起部に放電してしまうこ
とを避けるためである。
どよいが、製造プロセス上の露光装置の位置決め精度等
を考慮すると４〜１０μｍ程度でも十分放電する。放電
用突起部５２、５４の位置はなるべくゲート線端部の中
央に有るのが好ましい。液晶表示装置が高密度表示にな
ってくるとゲート配線の配線間隔（ピッチ）が狭くなる
ので、放電用突起部を偏って設けてしまうことにより隣
接する別のゲート線の放電用突起部に放電してしまうこ
とを避けるためである。
【００３０】放電用隙間５０の位置を決定するには放電
のし易さ等の観点から種々考慮すべき点があるが、簡易
的には切断されたゲート線４６の面積がほぼ等しくなる
ような位置に放電用隙間を設ければよい。但し現実に
は、面積が等しくなる位置が画素領域内にある可能性が
高いので、その場合には画素領域とＯＬＢ電極４０との
間の領域（例えば、引出し線の領域）に放電用電極５０
を設けることが望ましい。本実施の形態では放電用隙間
５０は、ＯＬＢ電極部４０と画素領域との間の例えば画
素領域から約０．５ｍｍ離れた位置に形成されている。
のし易さ等の観点から種々考慮すべき点があるが、簡易
的には切断されたゲート線４６の面積がほぼ等しくなる
ような位置に放電用隙間を設ければよい。但し現実に
は、面積が等しくなる位置が画素領域内にある可能性が
高いので、その場合には画素領域とＯＬＢ電極４０との
間の領域（例えば、引出し線の領域）に放電用電極５０
を設けることが望ましい。本実施の形態では放電用隙間
５０は、ＯＬＢ電極部４０と画素領域との間の例えば画
素領域から約０．５ｍｍ離れた位置に形成されている。
【００３１】このように本発明によれば、アレイ工程で
ゲート配線用の配線を形成すると同時に静電気障害の対
策手段としての放電用隙間を形成することができるの
で、以降ショートリングを形成するまでの工程での静電
気による障害を防止することができるようになる。
ゲート配線用の配線を形成すると同時に静電気障害の対
策手段としての放電用隙間を形成することができるの
で、以降ショートリングを形成するまでの工程での静電
気による障害を防止することができるようになる。
【００３２】次に、例えばＣＶＤ法により全面にゲート
絶縁膜５６を例えば厚さ約０．４μｍ程度堆積する。こ
のときゲート絶縁膜５６の形成材料（例えば、シリコン
酸化膜）で放電用隙間５０は埋め込まれる（図６）。
絶縁膜５６を例えば厚さ約０．４μｍ程度堆積する。こ
のときゲート絶縁膜５６の形成材料（例えば、シリコン
酸化膜）で放電用隙間５０は埋め込まれる（図６）。
【００３３】その後、図示は省略するが、シリコン窒化
膜、アモルファス・シリコンの堆積等のＴＦＴを形成す
る工程を経た後、ゲート絶縁膜５６をパターニングし
て、各ゲート線４６の放電用突起部５２、５４近傍のゲ
ート絶縁膜５６に２個のスルーホール５８を開口する。
そして、全面に例えば厚さ０．３μｍ程度の信号線形成
用の金属配線層を形成する。スルーホール５８は堆積し
た金属配線層で埋め込まれる。配線材料としては、Ａｌ
をはじめゲート配線材料と同様の金属材料を用いること
ができる。
膜、アモルファス・シリコンの堆積等のＴＦＴを形成す
る工程を経た後、ゲート絶縁膜５６をパターニングし
て、各ゲート線４６の放電用突起部５２、５４近傍のゲ
ート絶縁膜５６に２個のスルーホール５８を開口する。
そして、全面に例えば厚さ０．３μｍ程度の信号線形成
用の金属配線層を形成する。スルーホール５８は堆積し
た金属配線層で埋め込まれる。配線材料としては、Ａｌ
をはじめゲート配線材料と同様の金属材料を用いること
ができる。
【００３４】次に、信号線形成用の金属配線層をパター
ニングして信号線を形成する。このとき、同時にパター
ニングして、ゲート線４６の放電用隙間５０の両側のス
ルーホール５８を介して切断されていたゲート線４６を
電気的に接続するゲート線接続層４８を形成する（図
７）。なお、ゲート線端部に接続されるＯＬＢ電極４０
も同時に信号線配線金属により形成される。形成された
ＯＬＢ電極４０は幅約５０μｍ長さ約３ｍｍである。
ニングして信号線を形成する。このとき、同時にパター
ニングして、ゲート線４６の放電用隙間５０の両側のス
ルーホール５８を介して切断されていたゲート線４６を
電気的に接続するゲート線接続層４８を形成する（図
７）。なお、ゲート線端部に接続されるＯＬＢ電極４０
も同時に信号線配線金属により形成される。形成された
ＯＬＢ電極４０は幅約５０μｍ長さ約３ｍｍである。
【００３５】この段階で、断線していたゲート線は電気
的に接続されて静電気障害の防止手段としての機能を失
うが、同時に信号線を形成する時点で従来からのショー
トリングを形成することにより、以後はショートリング
により静電気障害の対策を講じることができる。
的に接続されて静電気障害の防止手段としての機能を失
うが、同時に信号線を形成する時点で従来からのショー
トリングを形成することにより、以後はショートリング
により静電気障害の対策を講じることができる。
【００３６】このように本発明によれば、ゲート線を所
定の長さ、幅で断線し、帯電したゲート線の放電をこの
断線部で起こるようにしている。絶縁膜成膜後、ゲート
線に帯電した静電気はこの断線部で放電され断線部にあ
る絶縁膜が破壊されるが、画素に対する影響は生じない
ので画素不良の発生を防止することができるようにな
る。他層の金属配線でゲート線の隙間を接続すれば本来
のゲート線に戻り静電気対策の効果はなくなる。しか
し、この時同時に静電気除去回路(ショートリング)を形
成することができ、このショートリングに静電気対策機
能は移管される。
定の長さ、幅で断線し、帯電したゲート線の放電をこの
断線部で起こるようにしている。絶縁膜成膜後、ゲート
線に帯電した静電気はこの断線部で放電され断線部にあ
る絶縁膜が破壊されるが、画素に対する影響は生じない
ので画素不良の発生を防止することができるようにな
る。他層の金属配線でゲート線の隙間を接続すれば本来
のゲート線に戻り静電気対策の効果はなくなる。しか
し、この時同時に静電気除去回路(ショートリング)を形
成することができ、このショートリングに静電気対策機
能は移管される。
【００３７】従って、液晶表示装置の製造工程のうち、
アレイ工程、セル工程の全域において、静電気障害に対
する防止手段を提供することができるようになる。本発
明の液晶表示装置の製造方法は、製造プロセスを何等増
加させる必要はなく、ただパターニングに用いるマスク
を変更するだけで、従来の製造プロセスにおいて静電気
障害防止の手段を得ることができるようになる。
アレイ工程、セル工程の全域において、静電気障害に対
する防止手段を提供することができるようになる。本発
明の液晶表示装置の製造方法は、製造プロセスを何等増
加させる必要はなく、ただパターニングに用いるマスク
を変更するだけで、従来の製造プロセスにおいて静電気
障害防止の手段を得ることができるようになる。
【００３８】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態において
は、ゲート線接続層４８を信号線形成金属材料で信号線
形成と同時に形成したが、製造工程の増加を問題としな
ければ、他の金属材料を用いることももちろん可能であ
る。
変形が可能である。例えば、上記実施の形態において
は、ゲート線接続層４８を信号線形成金属材料で信号線
形成と同時に形成したが、製造工程の増加を問題としな
ければ、他の金属材料を用いることももちろん可能であ
る。
【００３９】また、本発明は静電気障害を製造工程の初
期の段階から防止させるため、下層の金属層（つまり、
工程初期の段階に形成される金属層）を静電気障害の防
止手段に供するようにすることを特徴としているので、
上記実施の形態に示したような、ゲート線が信号線の形
成より先に形成される、つまり、ゲート線が信号線の下
層に位置するいわゆるボトム・ゲート型（或は逆スタガ
型）のＴＦＴ構造の液晶表示装置のみならず、いわゆる
トップ・ゲート型（或はスタガ型）のＴＦＴ構造の液晶
表示装置に本発明を適用することももちろん可能であ
る。
期の段階から防止させるため、下層の金属層（つまり、
工程初期の段階に形成される金属層）を静電気障害の防
止手段に供するようにすることを特徴としているので、
上記実施の形態に示したような、ゲート線が信号線の形
成より先に形成される、つまり、ゲート線が信号線の下
層に位置するいわゆるボトム・ゲート型（或は逆スタガ
型）のＴＦＴ構造の液晶表示装置のみならず、いわゆる
トップ・ゲート型（或はスタガ型）のＴＦＴ構造の液晶
表示装置に本発明を適用することももちろん可能であ
る。
【図１】本発明の実施の形態による液晶表示装置の配線
構造を示す図である。
構造を示す図である。
【図２】本発明の実施の形態による液晶表示装置の配線
構造の平面図である。
構造の平面図である。
【図３】本発明の実施の形態による液晶表示装置の配線
構造の断面図である。
構造の断面図である。
【図４】本発明の実施の形態による液晶表示装置の製造
方法を示す図である。
方法を示す図である。
【図５】本発明の実施の形態による液晶表示装置の製造
方法を示す図である。
方法を示す図である。
【図６】本発明の実施の形態による液晶表示装置の製造
方法を示す図である。
方法を示す図である。
【図７】本発明の実施の形態による液晶表示装置の製造
方法を示す図である。
方法を示す図である。
【図８】液晶表示装置の配線構造を示す図である。
【図９】液晶表示装置の配線構造を示す図である。
【図１０】液晶表示装置の製造工程におけるショートリ
ングを用いた静電気障害の対策を説明する図である。
ングを用いた静電気障害の対策を説明する図である。
２ アレイ基板 ４ カラーフィルタ基板 ６ シール剤 １０ データ線／ゲート線 １２ ＴＣＰ ２４ 表示電極 ２６ ＴＦＴ ３０ ドライバＩＣ ３２ プリント基板 ４０ ＯＬＢ電極部 ４２ 金属膜 ４６ ゲート線 ４８ Ａｌ金属配線層 ５０ 放電用隙間 ５２、５４ 放電用突起部 ５６ ゲート絶縁幕 ５８ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古立 学 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 池▲崎▼ 充 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内
Claims (9)
- 【請求項１】基板上の画素領域にスイッチング素子が形
成されたアクティブ・マトリクス型の液晶表示装置であ
って、 前記基板上に形成され、一部領域が断線した一組の第１
の金属配線と、 前記第１の金属配線上に前記一部領域を埋め込んで形成
され、前記一部領域の両側の前記第１の金属配線上に形
成されたスルーホールを有する絶縁層と、 前記絶縁層上に前記スルーホールを埋め込んで形成され
前記第１の金属配線と電気的に接続される第２の金属配
線とを備えたことを特徴とする液晶表示装置。 - 【請求項２】画素領域にスイッチング素子が形成された
アクティブ・マトリクス型の液晶表示装置の製造方法で
あって、 前記スイッチング素子が形成されるべき基板上に、一部
領域を断線させた一組の第１の金属配線を形成し、 前記第１の金属配線上に前記一部領域を埋め込む絶縁層
を形成し、 前記一部領域の両側の前記第１の金属配線上の前記絶縁
層にそれぞれスルーホールを形成し、 前記絶縁層上に前記スルーホールを埋め込んで前記第１
の金属配線と電気的に接続される第２の金属配線を形成
することを特徴とする液晶表示装置の製造方法。 - 【請求項３】請求項２記載の液晶表示装置の製造方法に
おいて、 前記第１の金属配線の前記一部領域は、前記一組のそれ
ぞれの前記第１の金属配線の面積がほぼ等しくなる位置
に形成することを特徴とする液晶表示装置の製造方法。 - 【請求項４】請求項２記載の液晶表示装置の製造方法に
おいて、 前記第１の金属配線の前記一部領域は、前記画素領域外
に形成することを特徴とする液晶表示装置の製造方法。 - 【請求項５】請求項２乃至４のいずれかに記載の液晶表
示装置の製造方法において、 前記一部領域で対向する前記一組の第１の金属配線の端
部は、静電気の帯電による放電を容易にさせるよう突起
状に形成することを特徴とする液晶表示装置の製造方
法。 - 【請求項６】請求項２乃至５のいずれかに記載の液晶表
示装置の製造方法において、 前記第１の金属配線層は、前記スイッチング素子のゲー
ト電極に接続されることを特徴とする液晶表示装置の製
造方法。 - 【請求項７】請求項６記載の液晶表示装置の製造方法に
おいて、 前記第２の金属配線層は、前記スイッチング素子の信号
入力側電極形成材料を用い、前記信号入力側電極形成時
に同時に形成されることを特徴とする液晶表示装置の製
造方法。 - 【請求項８】請求項２乃至５のいずれかに記載の液晶表
示装置の製造方法において、 前記第１の金属配線層は、前記スイッチング素子の信号
入力側電極に接続されることを特徴とする液晶表示装置
の製造方法。 - 【請求項９】請求項８記載の液晶表示装置の製造方法に
おいて、 前記第２の金属配線層は、前記スイッチング素子のゲー
ト電極形成材料を用い前記ゲート電極形成時に同時に形
成されることを特徴とする液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28318095A JP3072707B2 (ja) | 1995-10-31 | 1995-10-31 | 液晶表示装置及びその製造方法 |
| DE69635647T DE69635647T2 (de) | 1995-10-31 | 1996-10-17 | Flüssigkristallanzeigevorrichtung |
| EP96307538A EP0772073B1 (en) | 1995-10-31 | 1996-10-17 | Liquid crystal display |
| US08/735,906 US5781253A (en) | 1995-10-31 | 1996-10-25 | Liquid crystal display having electrostatic discharge protection and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28318095A JP3072707B2 (ja) | 1995-10-31 | 1995-10-31 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09146107A true JPH09146107A (ja) | 1997-06-06 |
| JP3072707B2 JP3072707B2 (ja) | 2000-08-07 |
Family
ID=17662184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28318095A Expired - Lifetime JP3072707B2 (ja) | 1995-10-31 | 1995-10-31 | 液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5781253A (ja) |
| EP (1) | EP0772073B1 (ja) |
| JP (1) | JP3072707B2 (ja) |
| DE (1) | DE69635647T2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066952A (ko) * | 1999-04-22 | 2000-11-15 | 김영환 | 액정표시소자의 정전기 방지법 |
| JP2002176139A (ja) * | 2000-12-06 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2004163493A (ja) * | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004327551A (ja) * | 2003-04-22 | 2004-11-18 | Denso Corp | 半導体集積回路装置 |
| KR100508031B1 (ko) * | 1997-12-31 | 2005-10-27 | 삼성전자주식회사 | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 |
| KR100577779B1 (ko) * | 1999-04-22 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 소자의 티에프티 어레이 기판 |
| KR101008309B1 (ko) * | 2008-07-21 | 2011-01-13 | 조인셋 주식회사 | 저 정전용량을 갖는 이에스디 보호소자 |
| JP2013236066A (ja) * | 2012-04-13 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4179483B2 (ja) | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP3747336B2 (ja) * | 1996-05-08 | 2006-02-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置の製造方法および液晶パネル |
| CN1148600C (zh) | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| KR100244182B1 (ko) * | 1996-11-29 | 2000-02-01 | 구본준 | 액정표시장치 |
| JPH10268794A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
| KR100271038B1 (ko) * | 1997-09-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) |
| US6353464B1 (en) * | 1998-11-20 | 2002-03-05 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
| US7202924B1 (en) * | 1999-03-17 | 2007-04-10 | Lg.Philips Lcd Co., Ltd | Liquid crystal display and a fabricating method thereof |
| TW457690B (en) * | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| US6317174B1 (en) * | 1999-11-09 | 2001-11-13 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof |
| US6370003B1 (en) | 1999-11-30 | 2002-04-09 | Welch Allyn Data Collections, Inc. | Electrostatic charge resistant instrument system |
| WO2001040855A1 (fr) * | 1999-12-03 | 2001-06-07 | Sekisui Chemical Co., Ltd. | Afficheur a cristaux liquides et son procede de fabrication |
| JP4794030B2 (ja) * | 2000-07-10 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7253866B2 (en) * | 2001-10-27 | 2007-08-07 | Lg.Philips Lcd Co., Ltd. | Method of fabricating liquid crystal display device |
| KR100831280B1 (ko) * | 2001-12-26 | 2008-05-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP4067090B2 (ja) * | 2002-10-03 | 2008-03-26 | シャープ株式会社 | Ｔｆｔ基板およびその製造方法 |
| JP2004294787A (ja) * | 2003-03-27 | 2004-10-21 | Sharp Corp | 表示装置およびその配線修復方法 |
| JP4319517B2 (ja) * | 2003-10-28 | 2009-08-26 | 東芝モバイルディスプレイ株式会社 | アレイ基板および平面表示装置 |
| US20050184392A1 (en) * | 2004-02-23 | 2005-08-25 | Kun-Hong Chen | Method for fabricating interconnect and interconnect fabricated thereby |
| KR101116816B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| TW200638143A (en) * | 2004-10-29 | 2006-11-01 | Toshiba Matsushita Display Tec | Display device |
| KR101100883B1 (ko) * | 2004-11-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101159318B1 (ko) * | 2005-05-31 | 2012-06-22 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| TWI283381B (en) * | 2006-05-26 | 2007-07-01 | Au Optronics Corp | Active device array substrate |
| TWI400785B (zh) * | 2007-07-12 | 2013-07-01 | Chunghwa Picture Tubes Ltd | 主動元件陣列基板 |
| TWI361484B (en) * | 2007-10-30 | 2012-04-01 | Hannstar Display Corp | Display device |
| TWI424238B (zh) * | 2010-10-29 | 2014-01-21 | Au Optronics Corp | 畫素結構以及顯示面板 |
| CN202049314U (zh) * | 2011-03-22 | 2011-11-23 | 京东方科技集团股份有限公司 | 一种信号线连接结构及使用其的阵列基板与液晶显示器 |
| CN103022052B (zh) * | 2012-12-14 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| JP6360718B2 (ja) * | 2014-05-16 | 2018-07-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102252974B1 (ko) | 2014-12-01 | 2021-05-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101704562B1 (ko) * | 2015-07-07 | 2017-02-22 | 주식회사 지투모터테크 | 부력조끼 |
| CN207517281U (zh) * | 2017-11-16 | 2018-06-19 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232628A (ja) * | 1989-03-06 | 1990-09-14 | Nec Corp | 薄膜トランジスタアレイ基板 |
| JPH02242232A (ja) * | 1989-03-15 | 1990-09-26 | Hitachi Ltd | 液晶表示装置 |
| JPH0519282A (ja) * | 1991-07-16 | 1993-01-29 | Nec Corp | 液晶表示装置及び液晶表示パネル |
| JPH063698A (ja) * | 1992-06-19 | 1994-01-14 | Nec Corp | 薄膜トランジスタ装置 |
| JPH086059A (ja) * | 1994-06-23 | 1996-01-12 | Nec Corp | アクティブマトリクス基板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1204213A (en) * | 1982-09-09 | 1986-05-06 | Masahiro Takeda | Memory card having static electricity protection |
| JPS63263743A (ja) * | 1987-04-22 | 1988-10-31 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製法 |
| US5019002A (en) * | 1989-07-12 | 1991-05-28 | Honeywell, Inc. | Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby |
| DE69202893T2 (de) * | 1991-03-20 | 1995-11-02 | Toshiba Kawasaki Kk | Flüssigkristall-Anzeigevorrichtung. |
| US5220443A (en) * | 1991-04-29 | 1993-06-15 | Nec Corporation | Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection |
| GB9225906D0 (en) * | 1992-12-11 | 1993-02-03 | Philips Electronics Uk Ltd | Electronic device manufacture using ion implantation |
| JPH07181509A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 液晶表示装置およびその製造方法 |
-
1995
- 1995-10-31 JP JP28318095A patent/JP3072707B2/ja not_active Expired - Lifetime
-
1996
- 1996-10-17 DE DE69635647T patent/DE69635647T2/de not_active Expired - Fee Related
- 1996-10-17 EP EP96307538A patent/EP0772073B1/en not_active Expired - Lifetime
- 1996-10-25 US US08/735,906 patent/US5781253A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232628A (ja) * | 1989-03-06 | 1990-09-14 | Nec Corp | 薄膜トランジスタアレイ基板 |
| JPH02242232A (ja) * | 1989-03-15 | 1990-09-26 | Hitachi Ltd | 液晶表示装置 |
| JPH0519282A (ja) * | 1991-07-16 | 1993-01-29 | Nec Corp | 液晶表示装置及び液晶表示パネル |
| JPH063698A (ja) * | 1992-06-19 | 1994-01-14 | Nec Corp | 薄膜トランジスタ装置 |
| JPH086059A (ja) * | 1994-06-23 | 1996-01-12 | Nec Corp | アクティブマトリクス基板 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508031B1 (ko) * | 1997-12-31 | 2005-10-27 | 삼성전자주식회사 | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 |
| KR20000066952A (ko) * | 1999-04-22 | 2000-11-15 | 김영환 | 액정표시소자의 정전기 방지법 |
| KR100577779B1 (ko) * | 1999-04-22 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 소자의 티에프티 어레이 기판 |
| US8536581B2 (en) | 2000-12-06 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2002176139A (ja) * | 2000-12-06 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US8963161B2 (en) | 2000-12-06 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4718677B2 (ja) * | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US8143627B2 (en) | 2000-12-06 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2004163493A (ja) * | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004327551A (ja) * | 2003-04-22 | 2004-11-18 | Denso Corp | 半導体集積回路装置 |
| KR101008309B1 (ko) * | 2008-07-21 | 2011-01-13 | 조인셋 주식회사 | 저 정전용량을 갖는 이에스디 보호소자 |
| JP2013236066A (ja) * | 2012-04-13 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US10153307B2 (en) | 2012-04-13 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with reduced electrostatic discharge (ESD) in a manufacturing process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3072707B2 (ja) | 2000-08-07 |
| US5781253A (en) | 1998-07-14 |
| EP0772073A1 (en) | 1997-05-07 |
| DE69635647D1 (de) | 2006-02-02 |
| EP0772073B1 (en) | 2005-12-28 |
| DE69635647T2 (de) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072707B2 (ja) | 液晶表示装置及びその製造方法 | |
| CA2054935C (en) | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby | |
| US7541223B2 (en) | Array substrate and liquid crystal display apparatus having the same | |
| JP2613015B2 (ja) | 液晶表示装置 | |
| US7027043B2 (en) | Wiring substrate connected structure, and display device | |
| GB2339953A (en) | Active matrix LCD substrate | |
| JP3302625B2 (ja) | 液晶表示装置 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JPH10161142A (ja) | 液晶表示装置 | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| US7009676B1 (en) | Structure of a pad in a liquid crystal display device and a method for manufacturing thereof | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH0345934A (ja) | 液晶表示装置 | |
| US6618100B2 (en) | Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus | |
| JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP2867455B2 (ja) | アクティブマトリクス型液晶表示パネル | |
| JP3119912B2 (ja) | 液晶表示装置 | |
| KR100618580B1 (ko) | 액정표시장치 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JP2001142097A (ja) | 液晶表示装置とその製造方法 | |
| JP3279929B2 (ja) | 液晶表示装置 | |
| JPH1172801A (ja) | 液晶表示装置 | |
| JPH11142874A (ja) | 液晶表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |