KR100577779B1 - 액정 표시 소자의 티에프티 어레이 기판 - Google Patents

액정 표시 소자의 티에프티 어레이 기판 Download PDF

Info

Publication number
KR100577779B1
KR100577779B1 KR1019990014395A KR19990014395A KR100577779B1 KR 100577779 B1 KR100577779 B1 KR 100577779B1 KR 1019990014395 A KR1019990014395 A KR 1019990014395A KR 19990014395 A KR19990014395 A KR 19990014395A KR 100577779 B1 KR100577779 B1 KR 100577779B1
Authority
KR
South Korea
Prior art keywords
line
ito
data line
gate line
data
Prior art date
Application number
KR1019990014395A
Other languages
English (en)
Other versions
KR20000066955A (ko
Inventor
이근수
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990014395A priority Critical patent/KR100577779B1/ko
Publication of KR20000066955A publication Critical patent/KR20000066955A/ko
Application granted granted Critical
Publication of KR100577779B1 publication Critical patent/KR100577779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는, ITO 공정시에 정전기에 의해 층간 쇼트가 발생되는 것을 방지할 수 있는 액정표시소자의 티에프티 어레이 기판에 관한 것이다. 본 발명의 액정표시소자의 티에프티 어레이 기판은, 게이트 라인과 데이터 라인이 수직·교차되게 배열되어 있고, 상기 게이트 라인과 데이터 라인의 교차부에는 티에프티가 구비되어 있으며, 상기 게이트 라인과 데이터 라인에 의해 한정된 영역에는 ITO 금속막으로된 화소전극이 구비되어 있고, 상기 데이터 라인의 하부에는 ITO 라인이 구비되어 있으며, 주변 영역에는 상기 데이터 라인의 끝단 부분을 포함하는 정전기 방지회로가 구비되어 있는 액정표시소자의 티에프티 어레이 기판에 있어서, 상기 주변 영역과 근접된 끝단 게이트 라인과 정전기 방지회로 사이에 더미 게이트 라인이 구비되고, 상기 ITO 라인은 그 끝단 부분이 상기 데이터 라인과 이격되게 절곡되어 상기 더미 게이트 라인과 콘택되며, 절곡된 ITO 라인 부분은 미세 간격으로 이격·배치시키되, 마주보는 양측 부분이 쐐기 형상을 갖는 것을 특징으로 한다.

Description

액정 표시 소자의 티에프티 어레이 기판{TFT Array substrate of LCD}
도 1은 종래 기술에 따른 액정표시소자의 디에프티 어레이 기판을 도시한 평면도.
도 2는 본 발명의 실시예에 따른 액정표시소자의 티에프티 어레이 기판을 도시한 평면도.
도 3은 본 발명의 실시예에 따른 ITO 라인의 피뢰침 패턴을 도시한 도면.
(도면의 주요 부분에 대한 부호의 설명)
2a,2b : 게이트 라인 4 : 데이터 라인
6 : 커먼 라인 7 : ITO 라인
8 : 화소전극 9a : 소오스 전극
9b : 드레인 전극 10 : TFT
20 : 정전기 방지회로 30 : 더미 게이트 라인
A : 절곡부 H : 콘택홀
본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는, ITO 공정시에 정 전기에 의해 층간 쇼트가 발생되는 것을 방지할 수 있는 액정표시소자의 티에프티 (TFT : Thin Film Transistor) 어레이(Array) 기판에 관한 것이다.
액정표시소자(Liquid Crystal Dispay : 이하, LCD)는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소전극이 구비된 TFT 어레이 기판과, 컬러 필터 및 상대 전극이 구비된 컬러필터 기판, 및, 상기 TFT 어레이 기판과 컬러필터 기판 사이에 개재된 액정으로 구성된다. 이러한 LCD는 통상 개별적인 공정을 통해 TFT 어레이 기판과 컬러필터 기판이 제작되고, 상기 TFT 어레이 기판과 컬러필터 기판을 합착시킴과 동시에, 그들 사이에 액정을 충진시키는 것에 의해 제작된다.
한편, TFT 어레이 기판의 제작시에는 필연적으로 정전기가 발생하게 되며, 이러한 정전기에 의해 라인들간, 예컨데, 데이터 라인과 게이트 라인, 또는, 데이터 라인과 커먼 라인의 교차점에서 그들간의 쇼트(Short)가 발생하게 된다.
따라서, LCD의 제조수율을 높이기 위해서는 정전기에 대한 대책을 마련하는 것이 필수적이며, 이를 위해, 종래에는 게이트 패드 및 데이터 패드가 형성되는 TFT 어레이 기판의 주변 영역에 정전기 방지회로를 구비시키고 있다. 정전기 방지회로는 트랜지스터의 형태로 구비되며, 통상, 셀 어레이 영역에 형성되는 TFT와 동시에, 그리고, 동일한 공정순으로 형성된다.
도 1은 정전기 방지회로가 구비된 종래 기술에 따른 LCD의 TFT 어레이 기판을 도시한 평면도이다.
도시된 바와 같이, 수 개의 게이트 라인(2) 및 데이터 라인(2)은 수직·교차되어 배열되어 있고, 게이트 라인들(2) 사이에는 커먼 라인(6)이 배치되어 있으며, 한 쌍의 게이트 라인들(2)과 한 쌍의 데이터 라인들(4)에 의해 한정된 화소 영역에는 ITO(Indium Tin Oxide) 금속막으로 이루어진 화소전극(8)이 배치되어 있다.
또한, 게이트 라인(2)과 데이터 라인(4)의 교차부에는 스위칭 소자인 TFT(10)가 구비되어 있고, 자세하게 도시하지는 않았으나, 주변 영역에는 데이터 라인(4)을 포함하는 정전기 방지회로(20)가 구비되어 있다. 여기서, TFT(10)는 게이트 라인(2)의 일부인 게이트 전극과, 상기 게이트 전극을 피복하는 게이트 절연막(도시안됨), 상기 게이트 절연막 상에 형성된 반도체층(도시안됨), 및 상기 반도체층 상에 이격·배치되게 형성된 소오스/드레인 전극(9a, 9b)을 포함하며, 상기 소오스 전극(9a)은 화소전극(8)과 콘택되어 있다.
한편, 어느 하나의 데이터 라인(4)에 단선이 발생할 경우에는, 단선이 발생된 데이터 라인(4)으로 데이터 신호의 입력이 이루어지지 않게 되고, 이에 따라, 영상 표시가 제대로 이루어지지 않게 된다.
따라서, 이러한 결함을 방지하기 위하여, 도시된 바와 같이, 종래에는 화소전극(8)의 형성시에 데이터 라인이 형성될 부분에 ITO 라인(7)을 추가로 더 형성하고 있으며, 이에 따라, 데이터 라인(4)에 단선이 발생되더라도 ITO 라인(7)을 통해 데이터 신호를 입력할 수 있다.
그러나, 상기와 같은 종래의 정전기 방지회로는 데이터 라인을 포함하여 그 구성이 이루어지는 것이므로, 공지된 하부기판의 제조 공정에서 데이터 라인의 형성 이전에는 동작되지 않는 바, 예컨데, ITO 금속막을 이용한 화소전극 및 ITO 라 인의 형성시에 정전기가 발생하게 되면, ITO 라인과 게이트 라인, 또는, ITO 라인과 커먼 라인의 교차점에서 층간 쇼트(Short)가 발생하게 되고, 이 결과로, 제조수율의 저하를 초래하게 되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, ITO 공정시에 발생되는 정전기에 의한 층간 쇼트를 방지할 수 있는 LCD의 TFT 어레이 기판을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 LCD의 TFT 어레이 기판은 다수 개의 게이트 라인과 다수 개의 데이터 라인이 수직으로 교차되게 배열되고, 상기 다수 개의 게이트 라인과 다수 개의 데이터 라인의 교차부에는 티에프티가 매트릭스 형상으로 구비되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 영역에는 ITO 금속막으로된 화소전극이 구비되고, 상기 데이터 라인 상부에 패시베이션층을 개재시켜 중첩되도록 상기 화소전극과 함께 형성된 ITO 라인이 구비되며, 주변 영역에는 상기 데이터 라인의 끝단 부분을 포함하는 정전기 방지회로가 구비되어 있는 액정표시소자의 티에프티 어레이 기판에 있어서, 상기 주변 영역과 근접된 끝단 게이트 라인과 정전기 방지회로 사이에 더미 게이트 라인이 구비되고, 상기 ITO 라인은 그 끝단 부분이 상기 데이터 라인과 이격되게 절곡되어 상기 더미 게이트 라인과 콘택되며, 절곡된 ITO 라인 부분은 미세 간격으로 이격되게 배치되며 마주보는 양측 부분이 쐐기 형상을 갖는다.
본 발명에 따르면, ITO 라인의 끝단 부분이 피뢰침 형상을 갖도록 하여, 상기 ITO 라인의 형성시에 발생되는 정전기가 피뢰침 형상을 갖는 부분으로 빠져나가도록 함으로써, ITO 라인과 게이트 라인, 또는, ITO 라인과 커먼 라인의 교차점에서 층간 쇼트가 발생되는 것을 방지할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 LCD의 TFT 어레이 기판을 도시한 평면도이다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 표시한다.
도시된 바와 같이, 게이트 라인들(2) 및 데이터 라인들(4)은 수직·교차되어 배열되어 있고, 게이트 라인들(2a, 2b) 사이에는 커먼 라인(6)이 배치되어 있다. 한 쌍의 게이트 라인들(2a, 2b)과 한 쌍의 데이터 라인들(4)에 의해 한정된 화소 영역에는 ITO 금속막으로 이루어진 화소전극(8)이 배치되어 있고, 게이트 라인(2a, 2b)과 데이터 라인(4)의 교차부에는 TFT(10)가 구비되어 있다. 여기서, TFT(10)는 게이트 라인의 일부인 게이트 전극과, 상기 게이트 전극을 피복하는 게이트 절연막(도시안됨), 상기 게이트 절연막 상에 형성된 반도체층(도시안됨), 및 상기 반도체층 상에 이격·배치되게 형성된 소오스/드레인 전극(9a, 9b)을 포함하며, 상기 소오스 전극(9a)은 화소전극(8)과 콘택되어 있다.
또한, 자세하게 도시하지는 않았으나, 주변 영역에는 데이터 라인(4)을 포함 하는 정전기 방지회로(20)가 구비되어 있으며, 이러한 정전기 방지회로(20)는 모든 라인들을 등전위로 만들어줌으로써, 데이터 라인(4)의 형성시에 발생되는 정전기에 의해 라인들간의 층간 쇼트가 발생되는 것을 억제시키는 기능을 수행한다.
게다가, 데이터 라인(4)의 단선이 발생될 경우, 이러한 데이터 라인을 통해 데이터 신호의 입력이 이루어지지 않는 것을 보완하기 위한 ITO 라인(7)이 패시베이션층(도시되지 않음)을 개재시켜 데이터 라인(4)의 상부에 중첩되게 형성되어 있으며, 이러한 ITO 라인(7)은 화소전극(8)의 형성시에 함께 형성된다.
한편, 화소전극 및 ITO 라인을 형성하기 위한 ITO 공정에서 정전기가 발생되면, 정전기에 의한 대부분의 층간 쇼트는 끝단 게이트 라인과 ITO 라인의 교차점에서 일어나게 된다. 따라서, ITO 공정시에 발생되는 정전기에 의한 층간 쇼트를 방지하기 위하여, 도시된 바와 같이, 본 발명의 실시예에서는 끝단 게이트 라인(4b)과 정전기 방지회로(20) 사이에 더미(Dummy) 게이트 라인(30)을 구비시키고, ITO 공정시에는, 도시되지는 않았으나, 게이트 절연막에 대한 식각 공정을 통해 더미 게이트 라인(30)의 일부분을 오픈시킨 후, 후속의 ITO 공정에서 ITO 라인(7)의 끝단이 오픈된 더미 게이트 라인(30) 부분과 콘택되도록 한다.
또한, ITO 라인(7)은 더미 게이트 라인(30)의 인접부에서 데이터 라인(4)과 콘택되지 않게, 예컨데, ‘ㄴ’자 형태로 절곡되어 상기 더미 게이트 라인(30)과 콘택되도록 하며, 특히, ITO 라인(7)은 절곡부(A)에서 미세 간격으로 이격·배치되도록 구비시키며, 도 3에 도시된 바와 같이, 미세 간격으로 이격되어 마주보는 ITO 라인(7)의 양측 부분이 쐐기 형상, 즉, 피뢰침 패턴을 갖도록 구비시킨다.
상기한 바와 같이, 끝단 게이트 라인(2b)과 정전기 방지회로(20) 사이에 더미 게이트 라인(30)을 구비시키고, 아울러, ITO 라인(7)과 더미 게이트 라인(30)을 콘택시킴과 동시에, 상기 ITO 라인(7)에 피뢰침 패턴을 구비시키게 되면, ITO 공정시에 정전기가 발생되더라도, 정전기는 상대적으로 저항이 낮은 ITO 라인의 피뢰침 패턴 부분으로 집중되고, 이에 따라, 피뢰침 패턴 부분에서 정전기에 의한 쇼트, 즉, 정전기가 빠져나가 버리게 됨으로써, 셀 어레이 영역에서 ITO 라인(7)과 게이트 라인(2a, 2b), 또는, ITO 라인(7)과 커먼 라인(6) 사이에서 층간 쇼트가 발생되는 것을 방지할 수 있게 된다.
또한, ITO 라인(7)의 본래 기능, 즉, 데이터 라인(4)의 단선시에 상기 ITO 라인(7)을 통해 데이터 신호가 입력되도록 하기 때문에, 표시 품질의 저하도 방지할 수 있다.
이상에서와 같이, 본 발명은 끝단 게이트 라인과 정전기 방지회로 사이에 ITO 라인과 콘택되는 더미 게이트 라인을 구비시키고, 아울러, ITO 라인에는 피뢰침 패턴을 구비시킴으로써, ITO 공정시에 발생된 정전기에 의해 셀 어레이 영역에서 층간 쇼트가 발생되는 것을 방지할 수 있다.
따라서, LCD의 제조수율을 향상시킬 수 있으며, 또한, ITO 라인을 구비시켜, 데이터 라인의 단선시에, 상기 ITO 라인을 통해 데이터 신호가 입력되도록 하는 것에 기인하여, 표시 품질을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한, 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.




Claims (1)

  1. 다수 개의 게이트 라인과 다수 개의 데이터 라인이 수직으로 교차되게 배열되고, 상기 다수 개의 게이트 라인과 다수 개의 데이터 라인의 교차부에는 티에프티가 매트릭스 형상으로 구비되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 영역에는 ITO 금속막으로된 화소전극이 구비되고, 상기 데이터 라인 상부에 패시베이션층을 개재시켜 중첩되도록 상기 화소전극과 함께 형성된 ITO 라인이 구비되며, 주변 영역에는 상기 데이터 라인의 끝단 부분을 포함하는 정전기 방지회로가 구비되어 있는 액정표시소자의 티에프티 어레이 기판에 있어서,
    상기 주변 영역과 근접된 끝단 게이트 라인과 정전기 방지회로 사이에 더미 게이트 라인이 구비되고, 상기 ITO 라인은 그 끝단 부분이 상기 데이터 라인과 이격되게 절곡되어 상기 더미 게이트 라인과 콘택되며, 절곡된 ITO 라인 부분은 미세 간격으로 이격되게 배치되며 마주보는 양측 부분이 쐐기 형상을 갖는 것을 특징으로 하는 액정표시소자의 티에프티 어레이 기판.
    게이트 라인과 데이터 라인이 수직·교차되게 배열되어 있고, 상기 게이트 라인과 데이터 라인의 교차부에는 티에프티가 구비되어 있으며, 상기 게이트 라인과 데이터 라인에 의해 한정된 영역에는 ITO 금속막으로된 화소전극이 구비되어 있고, 상기 데이터 라인의 하부에는 ITO 라인이 구비되어 있으며, 주변 영역에는 상기 데이터 라인의 끝단 부분을 포함하는 정전기 방지회로가 구비되어 있는 액정표시소자의 티에프티 어레이 기판에 있어서,
    상기 주변 영역과 근접된 끝단 게이트 라인과 정전기 방지회로 사이에 더미 게이트 라인이 구비되고, 상기 ITO 라인은 그 끝단 부분이 상기 데이터 라인과 이격되게 절곡되어 상기 더미 게이트 라인과 콘택되며, 절곡된 ITO 라인 부분은 미세 간격으로 이격·배치시키되, 마주보는 양측 부분이 쐐기 형상을 갖는 것을 특징으로 하는 액정표시소자의 티에프티 어레이 기판.
KR1019990014395A 1999-04-22 1999-04-22 액정 표시 소자의 티에프티 어레이 기판 KR100577779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014395A KR100577779B1 (ko) 1999-04-22 1999-04-22 액정 표시 소자의 티에프티 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014395A KR100577779B1 (ko) 1999-04-22 1999-04-22 액정 표시 소자의 티에프티 어레이 기판

Publications (2)

Publication Number Publication Date
KR20000066955A KR20000066955A (ko) 2000-11-15
KR100577779B1 true KR100577779B1 (ko) 2006-05-11

Family

ID=19581593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014395A KR100577779B1 (ko) 1999-04-22 1999-04-22 액정 표시 소자의 티에프티 어레이 기판

Country Status (1)

Country Link
KR (1) KR100577779B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263434B2 (en) 2011-02-23 2016-02-16 Samsung Display Co., Ltd. Array substrate, display apparatus having the same and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055785A (ko) 2000-12-29 2002-07-10 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862615A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示装置
JPH08234227A (ja) * 1994-12-21 1996-09-13 Toshiba Corp 表示装置およびその製造方法
JPH09146107A (ja) * 1995-10-31 1997-06-06 Internatl Business Mach Corp <Ibm> 液晶表示装置及びその製造方法
JPH1195253A (ja) * 1997-09-22 1999-04-09 Nec Kagoshima Ltd マトリクスアレイ配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862615A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示装置
JPH08234227A (ja) * 1994-12-21 1996-09-13 Toshiba Corp 表示装置およびその製造方法
JPH09146107A (ja) * 1995-10-31 1997-06-06 Internatl Business Mach Corp <Ibm> 液晶表示装置及びその製造方法
JPH1195253A (ja) * 1997-09-22 1999-04-09 Nec Kagoshima Ltd マトリクスアレイ配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263434B2 (en) 2011-02-23 2016-02-16 Samsung Display Co., Ltd. Array substrate, display apparatus having the same and method of manufacturing the same

Also Published As

Publication number Publication date
KR20000066955A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR100271037B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JP4477552B2 (ja) 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法
US8358259B2 (en) Liquid crystal display device
KR101476276B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101211087B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
JP2003161957A (ja) 液晶表示装置及びその製造方法
KR100271077B1 (ko) 표시장치,전자기기및표시장치의제조방법
KR100577779B1 (ko) 액정 표시 소자의 티에프티 어레이 기판
US6943853B2 (en) Liquid crystal display
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR100707009B1 (ko) 박막 트랜지스터 액정표시소자
KR100707006B1 (ko) 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
JP2009069725A (ja) 液晶パネル
JP4468626B2 (ja) 表示装置用基板及びそれを備えた表示装置
KR20070088044A (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20000003167A (ko) 액정표시소자
KR100569261B1 (ko) 박막 트랜지스터 액정 표시 소자
KR100514764B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판
KR100577778B1 (ko) 박막 트랜지스터 액정표시소자
KR20000066952A (ko) 액정표시소자의 정전기 방지법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 13

EXPY Expiration of term