KR100616443B1 - 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판 - Google Patents

박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR100616443B1
KR100616443B1 KR1019990023736A KR19990023736A KR100616443B1 KR 100616443 B1 KR100616443 B1 KR 100616443B1 KR 1019990023736 A KR1019990023736 A KR 1019990023736A KR 19990023736 A KR19990023736 A KR 19990023736A KR 100616443 B1 KR100616443 B1 KR 100616443B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
data line
gate
Prior art date
Application number
KR1019990023736A
Other languages
English (en)
Other versions
KR20010003439A (ko
Inventor
임영대
최성진
윤억근
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990023736A priority Critical patent/KR100616443B1/ko
Publication of KR20010003439A publication Critical patent/KR20010003439A/ko
Application granted granted Critical
Publication of KR100616443B1 publication Critical patent/KR100616443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 하나의 화소에 두 개의 박막 트랜지스터를 구비시킨 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판에 관한 것으로, 본 발명의 박막 트랜지스터 어레이 기판은, 절연 기판; 상기 절연 기판 상에 수직·교차하게 배열된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소 영역 내에 구비된 화소 전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 구비된 박막 트랜지스터를 포함하여 구성되는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판으로서, 상기 박막 트랜지스터는 게이트 라인은 상기 데이터 라인과의 교차점에 인접되어, 상기 게이트 라인 측에 형성된 제1박막 트랜지스터와, 상기 데이터 라인 측에 형성된 제2박막 트랜지스터로 이루어지며, 상기 제1 및 제2박막 트랜지스터는 해당하는 화소전극을 동시에 구동시키는 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판{TFT array substrate of TFT-LCD}
도 1은 종래 기술에 따른 박막 트랜지스터 어레이 기판의 단위 화소를 도시한 평면도.
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 단위 화소를 도시한 평면도.
(도면의 주요 부분에 대한 부호의 설명)
12 : 게이트 라인 12a : 더미 게이트 전극
14 : 데이터 라인 15a : 제1반도체층
15b : 제2반도체층 16 : 화소 전극
17a : 제1소오스 전극 17b : 제1드레인 전극
17c : 제2소오스 전극 17d : 제2드레인 전극
20A : 제1TFT 20B : 제2TFT
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 하나의 화소에 두 개의 박막 트랜지스터를 구비시킨 박막 트랜지스터 어레이 기판에 관한 것이다.
액정표시소자(Liquid Crystal Display : 이하, LCD)는 주로 시계 또는 계산기의 표시 장치로 이용되어 왔으며, 최근에는, 텔레비젼 및 모니터 등에 이용되고 있다. 특히, 각 화소의 구동을 독립적으로 제어하기 위하여, 각 화소 마다 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT-LCD는 응답 특성이 우수하고, 그리고, 높은 화소수에 적합하기 때문에 CRT(Cathode Ray Tube)에 필적할만한 표시 장치의 고화질화 및 대형화 등을 실현하는데, 기여하고 있다.
상기한 TFT-LCD는 TFT 및 화소 전극이 구비된 TFT 어레이(Array) 기판과, 컬러필터 및 카운터 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조이다.
도 1은 종래 기술에 따른 TFT 어레이 기판의 단위 화소를 도시한 평면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 유리기판(도시안됨) 상에 게이트 라인(2) 및 데이터 라인(4)이 수직·교차하게 배열되며, ITO(Indium Tin Oxide)와 같은 투명 금속막으로된 화소 전극(6)이 상기 게이트 라인(2) 및 데이터 라인(4)에 의해 한정된 화소 내에 구비되고, 스위칭 소자인 TFT(10)가 게이트 라인(2)과 데이터 라인(4)의 교차부에 구비된다.
여기서, TFT(10)는 게이트 라인(2)의 일부분인 게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연막(도시안됨), 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층(5), 및 상기 반도체층(5)의 일측 및 타측 상부와 소정 부분 오버랩되게 배치된 소오스, 드레인 전극(7a, 7b)으로 이루어지며, 상기 TFT(10)의 소오스 전극(7a)은 화소 전극(6)과 콘택된다.
그러나, 상기와 같은 종래의 TFT LCD는 하나의 화소에 하나의 TFT가 구비되기 때문에 TFT의 결함이 발생될 경우에는 특정 화소의 구동이 이루어지지 않게 되고, 궁극적으로는, 제조수율이 저하되는 문제점이 있다.
또한, 결함이 발생된 TFT를 리페어하기 위해서는 별도의 공정을 수행해야 하므로, 이러한 추가 공정에 의해 TFT-LCD의 생산성 저하가 초래되는 문제점이 있다.
게다가, TFT 어레이 기판에 구비되는 게이트 라인 및 소오스/드레인 전극을 포함한 데이터 라인 등과 같은 패턴들은, 주지된 바와 같이, 분할 노광 공정을 통해 구비시키게 되는데, 이 경우, 노광 마스크의 오정렬에 기인하여, 예를들어, 게이트 전극과 소오스 전극간의 오버랩 정도 및 게이트 전극과 드레인 전극간의 오버랩 정도가 분할 노광된 영역들 마다 상이하게 됨으로써, 소위, 샷-뮤라(Shot Mura)로 불리우는 표시 특성의 저하를 초래하게 되는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 화소영역 내에서 박막트랜지스터의 결함으로 인한 제조 수율의 저하를 방지하면서 샷-뮤라와 같은 화소 결함을 방지할 수 있는 TFT-LCD의 TFT 어레이 기판을 제공하는 데 있다.
상기와 같은 목적들을 달성하기 위한 본 발명의 TFT 어레이 기판은 절연 기판; 상기 절연 기판 상에 수직·교차하게 배열된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소 영역 내에 구비된 화소 전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 구비된 박막 트랜지스터를 포함하여 구성되는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판에 있어서, 상기 한 쌍의 박막 트랜지스터는 상기 게이트 라인 측에 형성된 제 1 박막 트랜지스터와 상기 데이터 라인 측에 형성된 제 2 박막 트랜지스터로 이루어지며, 상기 제 1 박막 트랜지스터와 제 2 박막 트랜지스터 동일한 하나의 게이트 라인 및 동일한 하나의 데이터 라인에 동시에 접속되며, 상기 제 1 및 제 2 박막 트랜지스터는 대응하는 화소 영역의 동일한 하나의 화소 전극에 접속되어, 상기 한 쌍의 박막 트랜지스터가 동시에 하나의 화소전극을 구동시키고, 상기 한 쌍의 박막 트랜지스터 중 어느 하나가 손상되어도 상기 화소 전극을 구동시키는 것을 특징으로 한다.
본 발명에 따르면, 하나의 화소에 두 개의 TFT를 구비시키기 때문에, 어느 하나의 TFT에서 결함이 발생되더라도 다른 하나의 TFT를 이용하여 화소를 구동시킬 수 있으며, 이에 따라, 제조수율 및 생산성의 저하를 방지할 수 있다. 또한, 두 개의 TFT를 구비시키는 것에 의해 단위 화소에서 게이트 전극과 소오스 전극간의 오버랩 정도 및 게이트 전극과 드레인 전극간의 오버랩 정도를 균일하게 유지시킬 수 있기 때문에, 샷-뮤라와 같은 결함을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 TFT 어레이 기판의 단위 화소를 도시한 평면도로서, 도시된 바와 같이, 게이트 라인(12)과 데이터 라인(14)이 절연기판(도시 안됨), 예를들어, 유리기판 상에 수직·교차되게 배치되며, ITO 금속으로된 화소 전극(16)이 상기 게이트 라인(12)과 데이터 라인(14)에 의해 한정된 화소 영역 내에 배치된다.
여기서, 게이트 라인(12)은 더미 게이트 전극(12a)을 포함하며, 상기 더미 게이트 전극(12a)은 데이터 라인(14)과의 교차점에 인접된 부분에 상기 데이터 라인(14)과 평행하게 해당 화소 영역으로 소정 길이만큼 돌출된 형태로 구비된다.
또한, 데이터 라인(14)은 제1 및 제2소오스 전극(17a, 17c)과 제1 및 제2드레인 전극(17b, 17d)을 포함하며, 상기 제1소오스 전극 및 제1드레인 전극(17a, 17b)은 종래와 마찬가지로 게이트 라인의 일부분인 게이트 전극의 일측 및 타측 상부면과 오버랩되도록 구비되고, 제2소오스 전극 및 드레인 전극(17c, 17d)은 더미 게이트 전극(12a)의 일측 및 타측 상부면과 오버랩되도록 구비된다. 특히, 제2소오스 전극 및 제2드레인 전극(17c, 17d)는 데이터 라인(14) 보다는 더 큰 폭으로 구비되며, 상기 제2드레인 전극(17d)은 데이트 라인(14)의 일부분으로 구비된다.
스위칭 소자인 TFT(20A, 20B)는 하나의 화소에 대해서 게이트 라인(12)과 데이터 라인(14)의 교차부에 이격되어 두 개가 구비된다.
도시된 바와 같이, 제1TFT(20A)는 종래와 마찬가지로 데이터 라인(14)과의 교차점에 인접된 게이트 라인(12) 부분 상에 구비되며, 이러한 제1TFT(20A)는 게이트 라인(12)의 일부분인 게이트 전극과, 상기 게이트 전극 상에 패턴의 형태로 구비된 제1반도체층(15a), 및 데이터 라인(14)으로부터 인출되어 제1반도체층(15a)의 일측 상부면과 오버랩되게 배치된 제1드레인 전극(17b)과 이에 대향하여 제1반도체 층(15a)의 타측 상부면과 오버랩되게 배치됨과 동시에 화소 전극(16)과 콘택되게 배치된 제1소오스 전극(17a)을 포함하여 구성된다.
제2TFT(20B)는 더미 게이트 전극(12a) 상에 배치되며, 이러한 제2TFT(20B)는 더미 게이트 전극(12a)과, 상기 더미 게이트 전극(12a) 상에 구비된 제2반도체층(15b), 및 상기 제2반도체층(15b)의 일측 및 타측 상부면과 각각 오버랩되도록 배치된 제2소오스 전극과 제2드레인 전극(17c, 17d)을 포함하여 구성된다. 여기서, 제2드레인 전극(17d)은, 전술한 바와 같이, 데이트 라인(14)의 일부분이기는 하지만, 제2반도체층(25b)의 일측 상부면과 오버랩될 수 있도록 상기 데이터 라인(14) 보다는 더 큰 폭으로 구비되며, 제2소오스 전극(17c)은 상기 제2드레인 전극(17d)과 대향해서 제2반도체층(15b)의 타측 상부면과 오버랩됨과 동시에 화소 전극(16)과 콘택되게 구비된다.
한편, 화소 전극(16)은 더미 게이트 전극(12a)과 오버랩되지 않는 형태로 화소 영역 내에 구비된다.
상기와 같이 하나의 화소에 두 개의 TFT를 구비시킬 경우에는, 어느 하나의 TFT에 결함이 발생된 경우, 레이저 리페어 장비를 이용해서 결함이 발생된 TFT는 절단하여, 결함이 발생되지 않은 나머지 하나의 TFT를 통해 화소 전극이 동작되도록 하기 때문에, 리페어 공정을 매우 간단하게 수행할 수 있다.
또한, 두 개의 TFT를 구비시키기 때문에, 어느 하나의 TFT에서 게이트 전극과 소오스 전극간의 오버랩 정도 및 게이트 전극과 드레인 전극간의 오버랩 정도의 차이가 발생될 지라도, 다른 TFT에서 오버랩 정도에 따른 전압차를 보상할 수 있기 때문에, 샷-뮤라와 같은 표시 특성의 저하를 보상할 수 있게 된다.
이상에서와 같이, 본 발명은 하나의 화소에 두 개의 TFT를 구비시켜, 어느 하나의 TFT에서 결함이 발생되더라도 나머지 TFT에 의해 화소가 구동되도록 하기 때문에 TFT LCD의 신뢰성 및 생산성을 향상시킬 수 있다. 또한, 간단하게 리페어 공정을 수행할 수 있기 때문에, TFT LCD의 제조 시간 및 비용을 절감시킬 수 있다.
게다가, 오정렬에 기인된 샷-뮤라를 방지할 수 있기 때문에, 표시 화면의 특성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 절연 기판; 상기 절연 기판 상에 수직·교차하게 배열된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소 영역 내에 구비된 화소 전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 구비된 박막 트랜지스터를 포함하여 구성되는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판에 있어서,
    상기 한 쌍의 박막 트랜지스터는 상기 게이트 라인 측에 형성된 제 1 박막 트랜지스터와 상기 데이터 라인 측에 형성된 제 2 박막 트랜지스터로 이루어지며, 상기 제 1 박막 트랜지스터와 제 2 박막 트랜지스터 동일한 하나의 게이트 라인 및 동일한 하나의 데이터 라인에 동시에 접속되며, 상기 제 1 및 제 2 박막 트랜지스터는 대응하는 화소 영역의 동일한 하나의 화소 전극에 접속되어, 상기 한 쌍의 박막 트랜지스터가 동시에 하나의 화소전극을 구동시키고, 상기 한 쌍의 박막 트랜지스터 중 어느 하나가 손상되어도 상기 화소 전극을 구동시키는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판.
  2. 제 1 항에 있어서, 상기 게이트 라인은 상기 데이터 라인과의 교차점에 인접된 부분에 상기 데이터 라인과 평행하게 해당 화소 영역으로 소정 길이만큼 돌출된 더미 게이트 전극을 포함하며, 상기 데이터 라인은 제1 및 제2소오스 전극과 제1 및 제2드레인 전극을 포함하고,
    상기 제1박막 트랜지스터는 상기 게이트 라인과, 상기 게이트 라인 상에 형성된 제1반도체층, 및 상기 데이터 라인으로부터 인출되어 상기 제1반도체층의 일측 상부면과 오버랩된 제1드레인 전극과 상기 제1드레인 전극과 대향하여 상기 제1 반도체층의 타측 상부면과 오버랩됨과 동시에 화소 전극과 콘택된 제1소오스 전극으로 이루어지며,
    상기 제2박막 트랜지스터는 상기 더미 게이트 전극과, 상기 더미 게이트 전극 상에 형성된 제2반도체층, 및 상기 데이터 라인으로부터 인출되어 상기 제2반도체층의 일측 상부면과 오버랩하는 제2드레인 전극과 이에 대향하여 상기 제2반도체층의 타측 상부면과 오버랩됨과 동시에 상기 화소 전극과 콘택된 제2소오스 전극으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판.
  3. 제 1 항에 있어서, 상기 제2드레인 전극은 상기 데이터 라인의 일부분이며, 상기 데이터 라인 보다 더 큰 폭을 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판.
KR1019990023736A 1999-06-23 1999-06-23 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판 KR100616443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023736A KR100616443B1 (ko) 1999-06-23 1999-06-23 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023736A KR100616443B1 (ko) 1999-06-23 1999-06-23 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20010003439A KR20010003439A (ko) 2001-01-15
KR100616443B1 true KR100616443B1 (ko) 2006-08-29

Family

ID=19594581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023736A KR100616443B1 (ko) 1999-06-23 1999-06-23 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판

Country Status (1)

Country Link
KR (1) KR100616443B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811641B1 (ko) * 2001-12-21 2008-03-11 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
US7791679B2 (en) * 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
KR101304902B1 (ko) 2006-11-24 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치
KR101302621B1 (ko) * 2007-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 그 리페어 방법
KR101472129B1 (ko) * 2007-12-27 2014-12-12 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243232A (ja) * 1991-01-18 1992-08-31 Fujitsu Ltd 薄膜トランジスタマトリクスおよびその製造方法
JPH05297411A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH05297406A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH07199862A (ja) * 1993-12-10 1995-08-04 Lg Electron Inc アクティブマトリックス型液晶表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243232A (ja) * 1991-01-18 1992-08-31 Fujitsu Ltd 薄膜トランジスタマトリクスおよびその製造方法
JPH05297411A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH05297406A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH07199862A (ja) * 1993-12-10 1995-08-04 Lg Electron Inc アクティブマトリックス型液晶表示パネル

Also Published As

Publication number Publication date
KR20010003439A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100504228B1 (ko) 액정표시장치
KR100336884B1 (ko) 박막트랜지스터액정표시소자
WO2004017128A1 (en) Liquid crystal display
US6717648B2 (en) Defect correcting method for liquid crystal panel
US8264630B2 (en) Active matrix substrate and liquid crystal display device
KR100333179B1 (ko) 박막트랜지스터액정표시소자및그의제조방법
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR100698042B1 (ko) 액정표시소자 및 그 제조방법
US6927752B2 (en) Plane display element
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
KR100707006B1 (ko) 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
KR100494680B1 (ko) 박막 트랜지스터 액정 표시 소자
US11333946B2 (en) Display panel and display module
US20090219471A1 (en) Electro-optical device and method of manufacturing electro-optical device
KR100707009B1 (ko) 박막 트랜지스터 액정표시소자
JPH11125840A (ja) 液晶表示装置の製造方法及び液晶表示装置
KR100336885B1 (ko) 박막트랜지스터액정표시소자
KR101027887B1 (ko) 액정표시장치
KR100487433B1 (ko) 액정 표시 장치의 어레이 기판
KR20080056830A (ko) 액정표시장치 및 이의 리페어 방법
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR100499569B1 (ko) 액정표시소자 및 그 제조방법
KR100333178B1 (ko) 박막트랜지스터액정표시소자
KR20020016311A (ko) 박막 트랜지스터의 액정표시소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 13

EXPY Expiration of term