JPH05297411A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH05297411A JPH05297411A JP12432592A JP12432592A JPH05297411A JP H05297411 A JPH05297411 A JP H05297411A JP 12432592 A JP12432592 A JP 12432592A JP 12432592 A JP12432592 A JP 12432592A JP H05297411 A JPH05297411 A JP H05297411A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gate
- pixels
- display device
- tfts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 変形トランスファーゲイト型素子を有するア
クティブマトリクス液晶表示装置のような静電表示装置
において、画素電極の最適な配置を提供する。 【構成】 画素の配置の仕方として、第１のゲイト線と
第１のデータ線に接続した第１の画素と第１のゲイト線
の次の行の第２のゲイト線と第１のデータ線に接続した
第２の画素とは、第１のデータ線をはさんで互いに逆の
位置に設けられ、第１の画素の画素電極は、絶縁物を介
して第２のゲイト線を覆って、補助容量を形成すること
を特徴とする。
クティブマトリクス液晶表示装置のような静電表示装置
において、画素電極の最適な配置を提供する。 【構成】 画素の配置の仕方として、第１のゲイト線と
第１のデータ線に接続した第１の画素と第１のゲイト線
の次の行の第２のゲイト線と第１のデータ線に接続した
第２の画素とは、第１のデータ線をはさんで互いに逆の
位置に設けられ、第１の画素の画素電極は、絶縁物を介
して第２のゲイト線を覆って、補助容量を形成すること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等の、静
電表示装置、特にアクティブマトリクスを有する表示装
置に関する。
電表示装置、特にアクティブマトリクスを有する表示装
置に関する。
【０００２】
【従来の技術】近年、液晶ディスプレー駆動のためのア
クティブマトリクスがさかんに研究され、また、実用化
されている。従来、アクティブマトリクス素子として
は、画素に１つの導電型の薄膜トランジスタ（ＴＦＴ）
だけを配置したものが主流であったが、最近では、例え
ば、特願平３−７６７８５には、いわゆる変形トランス
ファーゲイト型の素子を画素のアクティブ素子としたマ
トリクスが記述されている。このような特殊な回路を用
いる理由は液晶の駆動極性が対称となるため（例えば特
開平３−２０８６４８）である。すなわち、一方の導電
型のＴＦＴだけでは、対称的な動作は困難であった。
クティブマトリクスがさかんに研究され、また、実用化
されている。従来、アクティブマトリクス素子として
は、画素に１つの導電型の薄膜トランジスタ（ＴＦＴ）
だけを配置したものが主流であったが、最近では、例え
ば、特願平３−７６７８５には、いわゆる変形トランス
ファーゲイト型の素子を画素のアクティブ素子としたマ
トリクスが記述されている。このような特殊な回路を用
いる理由は液晶の駆動極性が対称となるため（例えば特
開平３−２０８６４８）である。すなわち、一方の導電
型のＴＦＴだけでは、対称的な動作は困難であった。
【０００３】いずれにしろ、これらのアクティブマトリ
クス回路は、画素電極と対向電極の間に液晶をはさんだ
コンデンサーを形成し、ＴＦＴによって、このコンデン
サーに出入りする電荷を制御するものであった。画像を
安定に表示する為には、このコンデンサーの両極の電圧
が一定に保たれることが要求されていたが、いくつかの
理由によって困難があった。
クス回路は、画素電極と対向電極の間に液晶をはさんだ
コンデンサーを形成し、ＴＦＴによって、このコンデン
サーに出入りする電荷を制御するものであった。画像を
安定に表示する為には、このコンデンサーの両極の電圧
が一定に保たれることが要求されていたが、いくつかの
理由によって困難があった。
【０００４】最大の理由は、ＴＦＴがオフ状態でもコン
デンサーから電荷がリークすることであった。その他に
も、コンデンサー内部のリークもあったが、一般には前
者のＴＦＴからのリークの方が１桁程度大きかった。そ
して、このリークがはなはだしい場合には、フレーム周
波数と同じ周期で画像の明暗が変化するフリッカーとよ
ばれる現象が生じた。また、ＴＦＴのゲイト電極と画素
電極との寄生容量によってゲイト信号が画素電位と容量
結合し、電圧が変動する現象（ΔＶ）もその原因の１つ
であった。
デンサーから電荷がリークすることであった。その他に
も、コンデンサー内部のリークもあったが、一般には前
者のＴＦＴからのリークの方が１桁程度大きかった。そ
して、このリークがはなはだしい場合には、フレーム周
波数と同じ周期で画像の明暗が変化するフリッカーとよ
ばれる現象が生じた。また、ＴＦＴのゲイト電極と画素
電極との寄生容量によってゲイト信号が画素電位と容量
結合し、電圧が変動する現象（ΔＶ）もその原因の１つ
であった。
【０００５】これらの問題を解決するには、画素容量に
平行に補助の容量（付加容量とも言う）を付けることが
なされてきた。これは、回路図で表せば図１（Ａ）のよ
うになる。すなわち、このような補助容量によって、画
素容量の電荷の放電の時定数が増加する。また、ΔＶ
は、ゲイトパルス（信号電圧）をＶG 、画素容量を
ＣLC、補助容量をＣ、ゲイト電極と画素電極の寄生容量
をＣ’としたときには、 ΔＶ＝Ｃ’ＶG ／（ＣLC＋Ｃ’＋Ｃ） で表され、ＣがＣ’やＣLCに比べて大きければΔＶを低
下させることが出来た。
平行に補助の容量（付加容量とも言う）を付けることが
なされてきた。これは、回路図で表せば図１（Ａ）のよ
うになる。すなわち、このような補助容量によって、画
素容量の電荷の放電の時定数が増加する。また、ΔＶ
は、ゲイトパルス（信号電圧）をＶG 、画素容量を
ＣLC、補助容量をＣ、ゲイト電極と画素電極の寄生容量
をＣ’としたときには、 ΔＶ＝Ｃ’ＶG ／（ＣLC＋Ｃ’＋Ｃ） で表され、ＣがＣ’やＣLCに比べて大きければΔＶを低
下させることが出来た。
【０００６】
【発明が解決しようとする課題】従来は、このような補
助容量は図１（Ｂ）に示されるような回路配置をしてい
た。図１（Ｂ）の方法では、ゲイト線Ｘn （あるいはＹ
m ）と並行に接地線、例えば図示するようなＸn ’を形
成し、この上に画素電極をオーバーラップさせて容量Ｃ
を形成するというものがあった。典型的な構造は図２に
示される。補助容量Ｃは斜線部に示される。例えば特願
平３−１６３８７３にはこの方法が記述されている。し
かしこの方法では、新たに配線を形成しなければならな
いので、開口率が低下し、画面が暗くなるという欠点を
有していた。
助容量は図１（Ｂ）に示されるような回路配置をしてい
た。図１（Ｂ）の方法では、ゲイト線Ｘn （あるいはＹ
m ）と並行に接地線、例えば図示するようなＸn ’を形
成し、この上に画素電極をオーバーラップさせて容量Ｃ
を形成するというものがあった。典型的な構造は図２に
示される。補助容量Ｃは斜線部に示される。例えば特願
平３−１６３８７３にはこの方法が記述されている。し
かしこの方法では、新たに配線を形成しなければならな
いので、開口率が低下し、画面が暗くなるという欠点を
有していた。
【０００７】これに対し、図１（Ｃ）に示すようにゲイ
ト線Ｘn に接続した画素の一部を次のゲイト線Ｘn+1 に
オーバーラップさせて、これを補助容量Ｃとするものが
提案される。この場合には新たに配線を形成することが
ないので、開口率は低下しない。しかし、従来は、画素
の配置に関しては全く検討されていなかった。すなわ
ち、いかにして、必要な補助容量を確保し、歩留りがよ
い回路構成あるいは視覚的に効果がある画素配置が得ら
れるかということに関しては何ら議論されることがなか
った。本発明はこのような点を鑑みてなされたものであ
り、効率的な画素の配置を提案するものである。
ト線Ｘn に接続した画素の一部を次のゲイト線Ｘn+1 に
オーバーラップさせて、これを補助容量Ｃとするものが
提案される。この場合には新たに配線を形成することが
ないので、開口率は低下しない。しかし、従来は、画素
の配置に関しては全く検討されていなかった。すなわ
ち、いかにして、必要な補助容量を確保し、歩留りがよ
い回路構成あるいは視覚的に効果がある画素配置が得ら
れるかということに関しては何ら議論されることがなか
った。本発明はこのような点を鑑みてなされたものであ
り、効率的な画素の配置を提案するものである。
【０００８】
【問題を解決するための手段】この問題の解決するため
に、本発明では、隣合う画素Ｚn,m と画素Ｚn+1,m の配
置をデータ線を挟んで互いに逆に配置することを特徴と
する。典型的には図３に示される。すなわち、本発明で
はゲイト線Ｘn とデータ線Ｙm に接続する画素Ｚ
n,m は、その下の行のゲイト線Ｘn+1 と同じデータ線Ｙ
m に接続する画素Ｚn+1,m とをたがいちがいに配置す
る。そして、画素Ｚn,m の画素電極はゲイト線Ｘn+1 を
横断して、ここに補助容量Ｃ（斜線部）を形成するもの
である。
に、本発明では、隣合う画素Ｚn,m と画素Ｚn+1,m の配
置をデータ線を挟んで互いに逆に配置することを特徴と
する。典型的には図３に示される。すなわち、本発明で
はゲイト線Ｘn とデータ線Ｙm に接続する画素Ｚ
n,m は、その下の行のゲイト線Ｘn+1 と同じデータ線Ｙ
m に接続する画素Ｚn+1,m とをたがいちがいに配置す
る。そして、画素Ｚn,m の画素電極はゲイト線Ｘn+1 を
横断して、ここに補助容量Ｃ（斜線部）を形成するもの
である。
【０００９】このようにして形成される補助容量の特徴
は、従来のような難しいパターンの中で形成される場合
と異なり、作製が容易であるということである。図から
も明らかなように、本発明では補助容量の設けられる部
分はＴＦＴが近くにないのでＴＦＴを破壊する危険はな
い。また、このようにたがいちがいに配置された場合に
は、画素をそのままカラー配置する上でも都合がよかっ
た。
は、従来のような難しいパターンの中で形成される場合
と異なり、作製が容易であるということである。図から
も明らかなように、本発明では補助容量の設けられる部
分はＴＦＴが近くにないのでＴＦＴを破壊する危険はな
い。また、このようにたがいちがいに配置された場合に
は、画素をそのままカラー配置する上でも都合がよかっ
た。
【００１０】すなわち、従来は色の混合性をよくするた
めに、画素の配置を蜂の巣状あるいは六角形状にするこ
とがなされていたが、その際には、配線をそれに応じて
曲げていた。このことは配線抵抗の増大につながり、ま
た、作製の困難さから不良が増加する原因となった。し
かしながら、本発明ではわざわざ配線を曲げなくとも理
想的な六角形状の構造が得られる。
めに、画素の配置を蜂の巣状あるいは六角形状にするこ
とがなされていたが、その際には、配線をそれに応じて
曲げていた。このことは配線抵抗の増大につながり、ま
た、作製の困難さから不良が増加する原因となった。し
かしながら、本発明ではわざわざ配線を曲げなくとも理
想的な六角形状の構造が得られる。
【００１１】本発明を実施しようとしても、特に高等な
技術が必要とされるわけでもなく、従来のＴＦＴ作製技
術を援用すればよいので、極めて平易に実行される。以
下に本発明の構造を有する回路の作製方法を実施例とし
て記述する。
技術が必要とされるわけでもなく、従来のＴＦＴ作製技
術を援用すればよいので、極めて平易に実行される。以
下に本発明の構造を有する回路の作製方法を実施例とし
て記述する。
【００１２】
【実施例】図３に本実施例で作製した補助容量を有する
回路の上面から見た概略図を示す。図において、Ｘn は
ゲイト配線である。また、Ｘn+1 は次行のゲイト線で、
画素Ｚn,m の補助容量をも形成する。Ｙm はデータ線で
ある。ＣLCは画素容量（画素電極）を示し、ＣはＸn と
ＣLCの重なりでできる補助容量である。
回路の上面から見た概略図を示す。図において、Ｘn は
ゲイト配線である。また、Ｘn+1 は次行のゲイト線で、
画素Ｚn,m の補助容量をも形成する。Ｙm はデータ線で
ある。ＣLCは画素容量（画素電極）を示し、ＣはＸn と
ＣLCの重なりでできる補助容量である。
【００１３】図４に本実施例の作製工程を示した。図４
（Ａ）〜（Ｄ）は断面図であり、図４（Ｅ）〜（Ｈ）は
上面図である。なお各プロセスの詳細については、特願
平４−３０２２０や同４−３８６３７、同３−２７３３
７７に記述されているので、ここでは特に述べない。
（Ａ）〜（Ｄ）は断面図であり、図４（Ｅ）〜（Ｈ）は
上面図である。なお各プロセスの詳細については、特願
平４−３０２２０や同４−３８６３７、同３−２７３３
７７に記述されているので、ここでは特に述べない。
【００１４】まず、基板１上に下地の酸化珪素膜２を形
成する。これは酸化珪素と窒化珪素の多層膜でも構わな
い。そして、島状の半導体領域３（ＮチャネルＴＦＴ
用）と３’（ＰチャネルＴＦＴ用）を形成する。さら
に、ゲイト絶縁膜（酸化珪素）４を形成し、アルミニウ
ムでゲイト線Ｘn （５）と次行のゲイト線Ｘn+1 （７）
とを形成した。ゲイト線５からはゲイト電極６が半導体
領域３、３’の方向に延びている。（図４（Ａ）、
（Ｅ））図には示されていないが、ゲイト線６の左方や
右方にはやはり島状半導体領域３と同じような半導体領
域が形成される。
成する。これは酸化珪素と窒化珪素の多層膜でも構わな
い。そして、島状の半導体領域３（ＮチャネルＴＦＴ
用）と３’（ＰチャネルＴＦＴ用）を形成する。さら
に、ゲイト絶縁膜（酸化珪素）４を形成し、アルミニウ
ムでゲイト線Ｘn （５）と次行のゲイト線Ｘn+1 （７）
とを形成した。ゲイト線５からはゲイト電極６が半導体
領域３、３’の方向に延びている。（図４（Ａ）、
（Ｅ））図には示されていないが、ゲイト線６の左方や
右方にはやはり島状半導体領域３と同じような半導体領
域が形成される。
【００１５】その後、陽極酸化をおこなって、ゲイト配
線５〜７の周囲に酸化アルミニウム被膜８〜１０を形成
した。そして、不純物注入をおこなって、不純物領域
（ソース／ドレイン）１１（Ｎ型不純物領域）、１１’
（Ｐ型不純物領域）を形成した。（図４（Ｂ）、
（Ｆ））
線５〜７の周囲に酸化アルミニウム被膜８〜１０を形成
した。そして、不純物注入をおこなって、不純物領域
（ソース／ドレイン）１１（Ｎ型不純物領域）、１１’
（Ｐ型不純物領域）を形成した。（図４（Ｂ）、
（Ｆ））
【００１６】ついで、酸化珪素の層間絶縁物を厚さ５０
０ｎｍだけ形成した。ここでは、データ線の下の部分だ
けに酸化珪素１２を残して、後は全て除去した。（図４
（Ｃ）および（Ｇ））
０ｎｍだけ形成した。ここでは、データ線の下の部分だ
けに酸化珪素１２を残して、後は全て除去した。（図４
（Ｃ）および（Ｇ））
【００１７】データ線とゲイト線５、７が交差する部分
では容量が生じ、この容量はゲイト信号やデータの遅延
をもたらす。容量を少なくするためには、このように層
間絶縁物を厚く形成することがよいのであるが、その他
の部分に関しては、このような層間絶縁物は特に必要と
されないからである。特に本実施例のように、酸化珪素
層をゲイト絶縁膜として形成されたものまで除去してし
まった場合には、従来のようなコンタクトホールという
ものは不要であり、したがって、コンタクトの不良は著
しく低減できた。
では容量が生じ、この容量はゲイト信号やデータの遅延
をもたらす。容量を少なくするためには、このように層
間絶縁物を厚く形成することがよいのであるが、その他
の部分に関しては、このような層間絶縁物は特に必要と
されないからである。特に本実施例のように、酸化珪素
層をゲイト絶縁膜として形成されたものまで除去してし
まった場合には、従来のようなコンタクトホールという
ものは不要であり、したがって、コンタクトの不良は著
しく低減できた。
【００１８】このような工程においては、、酸化珪素領
域１２の部分にはマスクが必要であるが、その他の部分
にはマスクは特に必要とはされない。なぜならば、陽極
酸化膜として形成される酸化アルミニウムは極めて耐蝕
性が強く、例えばバッファーフッ酸によるエッチングで
は酸化珪素のエッチングレイトに比べて十分にエッチン
グレイトが遅いからである。
域１２の部分にはマスクが必要であるが、その他の部分
にはマスクは特に必要とはされない。なぜならば、陽極
酸化膜として形成される酸化アルミニウムは極めて耐蝕
性が強く、例えばバッファーフッ酸によるエッチングで
は酸化珪素のエッチングレイトに比べて十分にエッチン
グレイトが遅いからである。
【００１９】したがって、ゲイト電極の部分に関しては
自己整合的に酸化珪素膜をエッチングできる。従来は、
ＴＦＴのコンタクトホールの形成のために微細なマスク
あわせが必要であったが、本実施例では不要である。当
然のことながら、ゲイト酸化膜も除去され、不純物領域
が露出する。
自己整合的に酸化珪素膜をエッチングできる。従来は、
ＴＦＴのコンタクトホールの形成のために微細なマスク
あわせが必要であったが、本実施例では不要である。当
然のことながら、ゲイト酸化膜も除去され、不純物領域
が露出する。
【００２０】最後に、アルミニウムもしくはクロムでデ
ータ線１３を形成し、また、ＩＴＯで画素電極１４を形
成した。このとき、画素電極とゲイト線７とを重なるよ
うに配置することによって補助容量１５を形成できた。
（図４（Ｄ）および（Ｈ））もちろん、ＴＦＴの画素電
極側にもアルミニウム（あるいはクロム）の電極・配線
を形成し、その上に画素電極をＩＴＯで形成してもよ
い。
ータ線１３を形成し、また、ＩＴＯで画素電極１４を形
成した。このとき、画素電極とゲイト線７とを重なるよ
うに配置することによって補助容量１５を形成できた。
（図４（Ｄ）および（Ｈ））もちろん、ＴＦＴの画素電
極側にもアルミニウム（あるいはクロム）の電極・配線
を形成し、その上に画素電極をＩＴＯで形成してもよ
い。
【００２１】本実施例では、補助容量の断面の構造にお
いては、金属配線（アルミニウム）／陽極酸化物（酸化
アルミニウム）／画素電極（ＩＴＯ）という構造となっ
ている。この場合には酸化アルミニウムは比誘電率が、
酸化珪素の３倍もあるので、補助容量を大きくすること
に寄与する。さらに大きな補助容量が必要とされる場合
には、ゲイト線をタンタルやチタンとして、陽極酸化を
おこない、それらの酸化物を補助容量の誘電体とすれば
よい。
いては、金属配線（アルミニウム）／陽極酸化物（酸化
アルミニウム）／画素電極（ＩＴＯ）という構造となっ
ている。この場合には酸化アルミニウムは比誘電率が、
酸化珪素の３倍もあるので、補助容量を大きくすること
に寄与する。さらに大きな補助容量が必要とされる場合
には、ゲイト線をタンタルやチタンとして、陽極酸化を
おこない、それらの酸化物を補助容量の誘電体とすれば
よい。
【００２２】あるいは、このような作製方法・構造を取
らずに、従来よく用いられたような金属配線／酸化物
（酸化珪素、窒化珪素等ＣＶＤ法やスパッタ法で形成で
きる）／画素電極という方法を使用してもよい。
らずに、従来よく用いられたような金属配線／酸化物
（酸化珪素、窒化珪素等ＣＶＤ法やスパッタ法で形成で
きる）／画素電極という方法を使用してもよい。
【００２３】
【発明の効果】以上のように、本発明によって、画素の
配置を効率的におこなうことができた。このような画素
の配置では、不良を減らすことができたばかりでなく、
カラーの表示をおこなう上でも効果的であった。以上の
記述は、ポリシリコンＴＦでよく使用されるプレーナー
型のＴＦＴに関するものであったが、アモルファスシリ
コンＴＦＴで良く使用される逆スタガー型のＴＦＴであ
っても同じ効果が得られることは明らかである。
配置を効率的におこなうことができた。このような画素
の配置では、不良を減らすことができたばかりでなく、
カラーの表示をおこなう上でも効果的であった。以上の
記述は、ポリシリコンＴＦでよく使用されるプレーナー
型のＴＦＴに関するものであったが、アモルファスシリ
コンＴＦＴで良く使用される逆スタガー型のＴＦＴであ
っても同じ効果が得られることは明らかである。
【００２４】さらに、本発明では、アクティブマトリク
スの具体的な動作方法については記述しなかったが、従
来のアナログ階調方式以外に、本発明人らの発明である
デジタル階調方式（例えば、特願平３−１６３８７３に
記述される）によって階調表示をおこなうことも何ら差
し障りがあるわけではない。
スの具体的な動作方法については記述しなかったが、従
来のアナログ階調方式以外に、本発明人らの発明である
デジタル階調方式（例えば、特願平３−１６３８７３に
記述される）によって階調表示をおこなうことも何ら差
し障りがあるわけではない。
【図１】 アクティブマトリクスの回路図を示す。
【図２】 従来法によるアクティブマトリクスの回路配
置を示す。
置を示す。
【図３】 本発明によるアクティブマトリクスの回路配
置を示す。
置を示す。
【図４】 本発明による回路の作製工程例を示す。
１ 基板 ２ 下地酸化珪素層 ３、３’ 島状半導体領域 ４ ゲイト絶縁膜 ５〜７ ゲイト電極・配線 ８〜１０ 陽極酸化膜 １１、１１’ 不純物領域 １２ 層間絶縁物 １３ データ線 １４ 画素電極 １５ 補助容量
Claims (2)
- 【請求項１】 １つの画素に少なくも１対のＮチャネル
ＴＦＴとＰチャネルＴＦＴを有し、これらのＴＦＴのゲ
イト電極は全てゲイト線に接続され、また、これらのＴ
ＦＴのソースもしくはドレインのいずれかは全てデータ
線に接続された画素素子を有するアクティブマトリクス
静電表示装置において、第１のゲイト線と第１のデータ
線に接続した第１の画素と第１のゲイト線の次の行の第
２のゲイト線と第１のデータ線に接続した第２の画素と
は、第１のデータ線をはさんで互いに逆の位置に設けら
れ、第１の画素の画素電極は、絶縁物を介して第２のゲ
イト線を覆うことを特徴とするアクティブマトリクス表
示装置。 - 【請求項２】 請求項１において、前記第１および第２
のゲイト線の表面は陽極酸化物によって覆われているこ
とを特徴とする表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12432592A JP3092747B2 (ja) | 1992-04-17 | 1992-04-17 | アクティブマトリクス表示装置 |
| US08/040,275 US5576857A (en) | 1992-04-02 | 1993-03-30 | Electro-optical device with transistors and capacitors method of driving the same |
| CN93105476A CN1061146C (zh) | 1992-04-02 | 1993-04-02 | 电光器件及其制造方法和驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12432592A JP3092747B2 (ja) | 1992-04-17 | 1992-04-17 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05297411A true JPH05297411A (ja) | 1993-11-12 |
| JP3092747B2 JP3092747B2 (ja) | 2000-09-25 |
Family
ID=14882548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12432592A Expired - Lifetime JP3092747B2 (ja) | 1992-04-02 | 1992-04-17 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092747B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041955A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 박막 트랜지스터 액정표시소자 |
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| KR100616443B1 (ko) * | 1999-06-23 | 2006-08-29 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101597263B1 (ko) * | 2014-04-04 | 2016-02-24 | 주식회사 포스코 | 용융금속 정련장치 및 그 정련방법 |
-
1992
- 1992-04-17 JP JP12432592A patent/JP3092747B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US6566684B1 (en) | 1994-06-13 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor |
| US7161178B2 (en) | 1994-06-13 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch |
| US7479657B2 (en) | 1994-06-13 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| KR20000041955A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 박막 트랜지스터 액정표시소자 |
| KR100616443B1 (ko) * | 1999-06-23 | 2006-08-29 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092747B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814161B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP3133140B2 (ja) | 表示装置 | |
| US5576857A (en) | Electro-optical device with transistors and capacitors method of driving the same | |
| US6023308A (en) | Active matrix device with two TFT's per pixel driven by a third TFT with a crystalline silicon channel | |
| US6759680B1 (en) | Display device having thin film transistors | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| KR100264391B1 (ko) | 액정디스플레이장치 및 그 제조방법 | |
| JP3402909B2 (ja) | 薄膜トランジスタ装置及び液晶表示装置 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JP3215158B2 (ja) | アクティブマトリクス表示装置 | |
| US6693681B1 (en) | Electro-optical device and method of driving the same | |
| US7548283B2 (en) | Active matrix structure for display screen and screen comprising one such matrix | |
| JP3092747B2 (ja) | アクティブマトリクス表示装置 | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JP3102467B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| KR20020053460A (ko) | 액정 디스플레이 패널 | |
| JP3373483B2 (ja) | 表示装置 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JP3095880B2 (ja) | アクティブマトリクス表示装置 | |
| JP3088834B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JPH08240817A (ja) | アクティブマトリクス表示装置の作製方法 | |
| JP3365616B2 (ja) | アクティブマトリクス表示装置 | |
| JP3447686B2 (ja) | アクティブマトリクス装置 | |
| US20230082232A1 (en) | Active matrix substrate and liquid crystal display device | |
| KR100392602B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |