JPH07128685A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH07128685A
JPH07128685A JP27573293A JP27573293A JPH07128685A JP H07128685 A JPH07128685 A JP H07128685A JP 27573293 A JP27573293 A JP 27573293A JP 27573293 A JP27573293 A JP 27573293A JP H07128685 A JPH07128685 A JP H07128685A
Authority
JP
Japan
Prior art keywords
black matrix
liquid crystal
insulating film
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27573293A
Other languages
English (en)
Other versions
JP3267011B2 (ja
Inventor
Mutsumi Matsuo
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27573293A priority Critical patent/JP3267011B2/ja
Publication of JPH07128685A publication Critical patent/JPH07128685A/ja
Application granted granted Critical
Publication of JP3267011B2 publication Critical patent/JP3267011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】ブラックマトリクスをアクティブマトリクス基
板側に配置し、ソース線電位によるクロストークを低減
し、画素保持容量の大きな高開口率のパネルを実現す
る。 【構成】遮光性ブラックマトリクスをアクティブマトリ
クス基板上で、画素電極層とソース線層の間に層間絶縁
膜を介して配置し、特定電位を印可することで、ソース
線をシールドし、かつ、画素電極とで蓄積容量を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置のアクテ
ィブマトリクス基板の構造に関する。
【0002】
【従来の技術】代表的な液晶表示装置においては、画像
信号を供給するデータ線および走査信号を伝達するゲー
ト線が格子状に配置されて、各画素領域が区画形成され
た一方側の透明基板と、共通電極が形成された他方側の
透明基板との間に液晶が封入されており、共通電極と各
画素領域の画素電極との間に印加される電位を制御し
て、画素領域毎の液晶の配向状態を変えるようになって
いる。このような液晶表示装置においては、その画素毎
の表示の精彩度を高めるために、共通電極が形成された
他方側の透明基板に画素領域間の境界領域に対応して遮
光性のブラックマトリクスが形成されており、この画素
領域間の境界領域にブラックマトリクスが位置するよう
に2枚の透明基板を対向させている。ここで、各画素領
域間の境界領域とブラックマトリクスとの間に位置ずれ
が発生していると、表示の品質が低下してしまうため、
ブラックマトリクスの幅にマージンをもたせて、上述の
位置ずれが発生することを防止している。ブラックマト
リクスの幅をマージンをもつように広げておくことは、
画素領域における開口率(表示可能な領域の面積比)の
低下を招来し、表示品質の向上を妨げるという問題点が
ある。そこで、マトリクスアレイが形成された透明基板
の側にブラックマトリクスを形成しておくことによっ
て、画素領域間の境界領域とブラックマトリクスの位置
ずれを防止し、ブラックマトリクスの幅を必要最小限の
幅に設定可能とすることが提案されている。
【0003】図4は、ブラックマトリクスを有したマト
リクスアレイの一画素領域を示す平面図であり、図5
は、そのB−b断面図である。透明基板9の表面側には
ソース線2、ゲート線1が格子状に配置されて透明画素
電極3にそって窓開パターンのブラックマトリクス遮光
層8が配置されている。ここで薄膜トランジスタ7は、
多結晶シリコン膜10を能動領域とし、ゲート絶縁膜1
1で隔てられたゲート電極5はゲート線1に導電接続さ
れ、ソース電極4は、ソース線2と、ドレイン電極6は
画素電極3とそれぞれ第1の層間絶縁膜12のスルーホ
ールを介して導電接続される。遮光層8は、第2の層間
絶縁膜13によりフローティング状態にある。
【0004】
【発明が解決しようとする課題】このようなアクティブ
マトリクス基板では、ブラックマトリクス8がフローテ
ィング状態にあるため、画素電極電位又は、ソース線電
位又は、ゲート線電位から、容量結合により電位がふら
れるため、縦横方向に70ストークを発生しやすいばか
りか、画素電極の一部が、遮光層8により遮へい状態に
あるため有効な液晶駆動領域が狭い。またパネル組立に
よるアライメント精度において、アクティブマトリクス
基板側にブラックマトリクスを設けたことは、マージン
を増加させているが、更に開口率の向上を考える場合、
ブラックマトリクスの幅を狭める必要がある。図5によ
れば、ソース線2と画素電極3が同一平面上にあるた
め、両者の間隔にも限界がある。図6、図7は、ソース
線2と画素電極3の間に層間絶縁膜をはさんで、両者の
間隔を減らし、開口率の向上を試みた平面図及びそのC
−c断面図である。図7によれば、ソース線2上には、
第2の層間絶縁膜13があり、ソース線2と画素電極3
は、絶縁分離されている。したがって画素電極3はソー
ス線2の上方まで配置できるため、第3の層間絶縁膜1
4の上の遮光性ブラックマトリクス8の幅は図5より狭
くでき開口率の向上が実現できる。
【0005】しかし、この構造においては、ソース線2
と画素電極3が接近するために、容量結合により、ソー
ス線電位の変化が画素電位に影響を与え、パネルの上下
方向での電圧−透過率特性のむらや、クロストークの発
生が図4、図5の場合よりさらに顕在化する。
【0006】一方、画素ピッチの高精細化により一画素
の保持容量は液晶がつくる容量では不足になり、一画素
毎に負荷容量が必要となる。この場合、前段のゲート線
とで画素付加容量を構成する方式や新たな容量線を画素
領域の一部に設ける蓄積容量方式があるが著しい開口率
の低下を招き、十分な保持容量を確保することは、困難
である。
【0007】以上の問題点を鑑みて、本発明の課題は、
クロストークがなく、高開口率でしかも、表示品質や信
頼性を犠牲とすることなく高精細の液晶表示装置を実現
することにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
に講じた手段は、複数本のソース線と複数本のゲート線
により格子状に区画形成され、前記データ線およびゲー
ト線に導電接続するソース及びゲートを備える薄膜トラ
ンジスタと、前記薄膜トランジスタのドレインに導電接
続する画素電極とを有するアクティブマトリクス基板と
前記基板に平行配置する対向基板に液晶を狭持してなる
液晶表示装置において、少なくとも前記ソース線の大部
分を層間絶縁膜Aを介して被覆する配線層を形成し、特
定電位を印加すると共に、前記配線層を層間絶縁膜Bで
被覆し、その上に画素電極の一部を重ねて形成し、前記
配線層とで保持容量を形成することである。
【0009】
【作用】本発明の液晶表示装置は、ブラックマトリクス
をアクティブマトリクス基板上に配置するが、画素電極
による表示に悪影響を与えないように、ブラックマトリ
クスを特定電位にするとともに、画素電極層よりも絶縁
膜層Bを介して下側に配置する。また、画素電極とソー
ス線の容量結合による上下方向の電圧−透過率むらおよ
びクロストークをなくす目的で、ブラックマトリクスに
より、絶縁膜層Aを介してソース線をシールドする。一
方、ブラックマトリクス上の絶縁膜Bにより画素電極毎
に蓄積容量を形成するものである。
【0010】
【実施例】本発明の第1の実施例を、図1、図2を参照
にして説明する。
【0011】図1は、液晶表示装置のマトリクスアレイ
の一部を示す平面図。図2は、そのA−a線における断
面図である。ここで図6、図7に示した液晶表示装置の
各部分と対応する機能を有する部分については同符号を
付してある。
【0012】製造工程順に説明すると以下の如くであ
る。統計絶縁基板9上に多結晶シリコン薄膜10を堆積
し、パターニング後、ゲート絶縁膜11、多結晶シリコ
ン薄膜を連続で堆積する。次に高濃度の不純物リンをド
ープしてN型の低抵抗配線にしたのち、パターニングし
てゲート電極5を形成する。ゲート電極をマスクしてイ
オン打ち込みによって、ソース・ドレイン領域4、6を
形成する。次に第1の層間絶縁膜12を堆積し、アニー
ルしたのち、ソース領域4上にスルーホールを形成す
る。Al合金薄膜を堆積し、ソース線2をパターン形成
する。続いて第2の層間絶縁膜13(層間絶縁膜A)
と、遮光膜を連続で堆積し遮光膜をパターニングしてブ
ラックマトリクス8を形成する。ブラックマトリクス
は、少なくともソース線上をおおうようにする。(ソー
ス線幅よりも2μm以上太くする)と、ソース線からの
電界漏れが軽減し、ソース線と画素電極の容量結合成分
が軽減するため、クロストークや上下方向の電圧−透過
率特性むらが緩和される。次に第3の層間絶縁膜(層間
絶縁膜B)を形成してからゲート絶縁膜、第1〜3層間
絶縁膜にスルーホールを形成し、透明導電膜(ITO)
を堆積し、画像電極3をパターン形成するとアクティブ
マトリクス基板ができあがる。画素電極3とブラックマ
トリクス8は部分的にオーバーラップする領域と確保す
ることのよって、この領域で層間絶縁膜Bにより蓄積容
量を形成する。十分狭いオーバーラップ領域を用いて、
十分な蓄積容量を確保するには、層間絶縁膜Bとして、
誘電率の高い材料、または、薄くしても絶縁性の高い材
料を選定すれば、有利である。前者を優先すれば、Ta
25 、Al23 が考えられ、後者では、SiO2 、S
34が当たる。層間絶縁膜Bとしてピンホール欠陥の
少ない膜として、ブラックマトリクス8の陽極酸化膜を
用いると点欠陥対策となる。具体的には、ブラックマト
リクス8としてβーTa金属を3000Å堆積し、フレ
オンでドライエチングしたあと、希クエン酸水溶液中に
て、DCバイアス(20V印可の陽極酸化により、)2
000ÅのTa25 を形成する。ブラックマトリクス
は、連続パターンであり、その一部を基板周辺に取り出
し、陽極とする、Ta25 は、誘電率が約25であ
り、図1に示すような画素電極3とブラックマトリクス
のオーバーラップ領域で十分な保持容量を確保でき、絶
縁性も十分であった。また陽極酸化膜は、遮光膜パター
ンの上のみに選択的に形成されるため、画素電極側のス
ルーホールを形成する時に楽である。遮光膜としては、
Al系の合金でも陽極酸化できるため同様の効果を得る
ことができる。ブラックマトリクス8は、フローティン
グとしないために、パネル周辺で特定電位に接続する必
要があるが前述した、陽極酸化用端子を用いて直接外部
へ接続してもよし、パネル周辺の上下導通端子(対向電
極電位を与えるために対向基板とアクティブマトリクス
基板を上下導通材を介して連結する領域)と連結しても
よい。液晶に直流バイアスが印可されると劣化が起こ
り、表示品質が低下するため、ブラックマトリクスの印
可電位は、対向電極電位が望ましい。
【0013】本構造では、ソース線2、又はゲート線1
とブラックマトリクスが第1、第2の層間絶縁膜のピン
ホールでショートすると線欠陥となる可能性がある。ゲ
ート線上は、第1、第2の層間絶縁膜があるため発生確
率は低くなるがソース線上は第2の層間絶縁膜のみであ
るため、発生確率が高くなる。そこで遮光膜8を形成す
る前に、ソース線上の第2の層間絶縁膜のピンホールを
埋める意味で、スチーム酸化を行って欠陥の防止を行っ
た。また、遮光膜8を堆積する前にSiO2、Ta25
の絶縁膜を堆積するのも効果かがあった。
【0014】図1、図2に対応する対向基板において
は、ブラックマトリクス層を除去できるが、あっても何
等かまわない。
【0015】また、表示領域周辺に駆動回路を内臓する
パネルにおいても上述の構造が可能であり、遮光膜の一
部は、画素の薄膜トランジスタばかりか周辺駆動回路を
遮光し、光による誤動作を防止することもできる。さら
に表示領域の周辺に、遮光用の見切り枠を設けたい場
合、前述の遮光膜の一部を用いればよい、この見切り枠
については、特定電位に接続してもよいし、分離した孤
立パターンの連続配置でもよい。
【0016】図3は、第2の実施例を示す平面図であ
り、断面図は、図2とほぼ同じなので省略する。本図
は、ブラックマトリクス8がゲート線に沿って分割され
た構造になっている。この特徴は、ソース線2と画素電
極3の容量結合の寄与の大きな部分のみを遮光膜8でお
おい、できるだけソース線と遮光膜の容量を減らし、欠
陥を軽減する意味もある。本図とは異なりブラックマト
リクスをソース線に沿って分割する場合も同様である。
本図の場合、ゲート線に沿って形成される遮光膜は、周
辺でショートすれば、図1、図2と効果はまったく同じ
であるが、ゲート線にそった偶数段の集合と奇数段の集
合をそれそれ別電位に連結し、駆動すると、奇数ライン
ごとのフリッカーや電圧−透過率特性のむらを改善する
ことが可能となる。
【0017】もちろん、遮光膜の分離された領域からの
漏れ光防止のために対向基板側に、遮光膜パターンをも
うける必要がある。
【0018】また、単なるソース線・画素間の容量結合
によるクロストークを防止するのであれば、遮光膜8と
する配線層として透明導電膜を用いても同じである。し
かし、この場合も対向基板側に遮光膜パターンを配置す
ることが肝要である。
【0019】本発明図1〜図3の薄膜トランジスタ7
は、コプラナー構造の場合を示しているが、アモルファ
スシリコンによる逆スタガー構造の場合も同様に適用で
きる。又本発明の図は、モザイク配列の場合を示してい
るがデルタ配列の場合も同様に適用できる。
【0020】
【発明の効果】以上のとおり、本発明の液晶表示装置
は、遮光性ブラッックマトリクスをアクティブマトリク
ス基板上で、画素電極層とソース線層の間に層間絶縁膜
を介して配置し、特定電位を印可することで、ソース線
をシールドし、かつ、画素電極とで蓄積容量を形成して
いるので以下の効果を奏する。
【0021】(1)透明基板の表面側に、マトリクスア
レイと共にブラックマトリクスも形成されているので、
画素領域間の境界領域とブラックマトリクスとが高い精
度で位置合わせ、ブラックマトリクスの幅にマージンを
設ける必要がないので開口率を向上させることができ
る。
【0022】(2)ブラックマトリクスは、特定電位に
あり、縦横のクロストークがなく、表示品質が往生す
る。特定電位を対向電極電位とする場合は信頼性が向上
する。
【0023】(3)ソース線をブラックマトリクスがシ
ールドしているため上下方向の電圧−透過率特性むら
や、クロストークが発生しにくい。
【0024】(4)画素電極とブラックマトリクスの重
なり部分で蓄積容量を形成するため画素電極パターンの
アライメントが左右、上下方向にずれても、均等な蓄積
容量を形成でき、フリッカー等の発生を防止できる。特
にブラックマトリクスとしてTa膜を使用し、層間絶縁
膜Bとして、TaO5 Ta膜の陽極酸化等で形成する場
合、ピンホールによる欠陥が無いばかりか狭い面積で大
きな蓄積容量を形成でき、開口率の向上がはかれる。
【0025】(5)ブラックマトリククスを行列方向に
分離した構造にし、偶数ライン毎に、特定電位を印可し
て駆動することで、ラインむらを軽減できる。
【0026】(6)表示エリア周辺に、遮光用の見切り
枠を、ブラックマトリクスと同一材料で同時に形成でき
る。
【図面の簡単な説明】
【図1】本発明の実施例1に係わる液晶表示装置のマト
リクスアレイの一部を示す平面図。
【図2】図1のA−a線における断面図。
【図3】本発明の実施例2に係わる液晶表示装置のマト
リクスアレイの一部を示す平面図。
【図4】従来の液晶表示装置のマトリクスアレイの一部
を示す平図。
【図5】図4のB−b線における断面図。
【図6】もうひとつの従来の液晶表示装置のマトリクス
アレイの一部を示す平面図。
【図7】図6のC−c線における断面図。
【符号の説明】
1・・・ゲート線 2・・・ソース線 3・・・画素電極 4・・・ソース電極(領域) 5・・・ゲート電極 6・・・ドレイン電極(領域) 7・・・薄膜トランジスタ 8・・・遮光膜(ブラックマトリクス) 9・・・透明絶縁膜基板 10・・多結晶シリコン膜 11・・ゲート絶縁膜 12・・第1の層間絶縁膜 13・・第2の層間絶縁膜(層間絶縁膜A) 14・・第3の層間絶縁膜(層間絶縁膜B)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】複数本のソース線と複数本のゲート線によ
    り、格子状に区画形成され、前記データ線およびゲート
    線に導電接続するソース及びゲートを備える薄膜トラン
    ジスタと、前記薄膜トランジスタのドレインに導電接続
    する画素電極とを有するアクティブマトリクス基板と前
    記基板に平行配置する対向基板に液晶を狭持してなる液
    晶表示装置において、少なくとも前記ソース線の大部分
    を層間絶縁膜Aを介して被覆する配線層を形成し、特定
    電位を印可すると共に、前記配線層を層間絶縁膜Bで被
    覆し、その上に画素電極の一部を重ねて形成し、前記配
    線層とで保持容量を形成することを特徴とする液晶表示
    装置。
  2. 【請求項2】請求項1において、前記配線層は、遮光性
    を有し、画素電極に沿った窓明けパターンで連結された
    ブラックマトリクスで構成されていることを特徴とする
    液晶表示装置。
  3. 【請求項3】請求項1において、層間絶縁膜Bは、前記
    配線層の酸化膜からなることを特徴とする液晶表示装
    置。
  4. 【請求項4】請求項1において、配線層の特定電位を対
    向電極電位と同一とすることを特徴とする液晶表示装
    置。
JP27573293A 1993-11-04 1993-11-04 液晶表示装置 Expired - Fee Related JP3267011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27573293A JP3267011B2 (ja) 1993-11-04 1993-11-04 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27573293A JP3267011B2 (ja) 1993-11-04 1993-11-04 液晶表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP06046599A Division JP3216053B2 (ja) 1999-03-08 1999-03-08 液晶表示装置
JP06046699A Division JP3269480B2 (ja) 1999-03-08 1999-03-08 透過型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH07128685A true JPH07128685A (ja) 1995-05-19
JP3267011B2 JP3267011B2 (ja) 2002-03-18

Family

ID=17559621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27573293A Expired - Fee Related JP3267011B2 (ja) 1993-11-04 1993-11-04 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3267011B2 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943639A (ja) * 1995-07-31 1997-02-14 Sony Corp 透過型表示装置
JPH10197888A (ja) * 1997-01-08 1998-07-31 Furontetsuku:Kk 液晶表示装置および電子機器
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH1124104A (ja) * 1997-07-07 1999-01-29 Hitachi Ltd 液晶表示装置
JPH11231345A (ja) * 1998-02-19 1999-08-27 Seiko Epson Corp アクティブマトリックス基板及び液晶装置
US5956103A (en) * 1996-06-19 1999-09-21 Sharp Kabushiki Kaisha Active matrix substrate with the double layered structure
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型el表示装置
KR100500739B1 (ko) * 1996-07-15 2005-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정디스플레이장치
JP2006003920A (ja) * 1997-10-31 2006-01-05 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP2006053555A (ja) * 2004-08-13 2006-02-23 Samsung Electronics Co Ltd アレイ基板、これを有する母基板、及び液晶表示装置
KR100535254B1 (ko) * 1997-03-28 2006-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치
US7057691B2 (en) 1995-10-16 2006-06-06 Sharp Kabushiki Kaisha Semiconductor device
JP2006157046A (ja) * 1999-02-12 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007103910A (ja) * 2005-09-30 2007-04-19 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置
JP2008122959A (ja) * 2007-11-06 2008-05-29 Seiko Epson Corp アクティブマトリックス基板とその製造方法及び液晶装置
CN100444407C (zh) * 1996-01-19 2008-12-17 株式会社半导体能源研究所 半导体器件及其制作方法
US7483009B2 (en) 2002-12-27 2009-01-27 Sharp Kabushiki Kaisha Display device substrate and liquid crystal display device having the same
US7545449B2 (en) 2003-03-07 2009-06-09 Casio Computer Co., Ltd. Liquid crystal display device having auxiliary capacitive electrode
US7557873B2 (en) 1995-10-12 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device having resin layer
EP2299435A3 (en) * 1999-08-31 2011-08-31 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display with pixel capacitor
CN102169256A (zh) * 2011-05-09 2011-08-31 深圳市华星光电技术有限公司 液晶显示器、彩色滤光片基板、薄膜晶体管基板及其制法
JP2013235279A (ja) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
US8698967B2 (en) 2011-04-01 2014-04-15 Seiko Epson Corporation Electro-optic device, electronic device, and method of manufacturing electro-optic device
JP2014078033A (ja) * 2013-12-23 2014-05-01 Semiconductor Energy Lab Co Ltd 表示装置
US8848142B2 (en) 2005-09-20 2014-09-30 Lg Display Co., Ltd. Liquid crystal display device including black matrix and method of fabricating the same
JP2014240962A (ja) * 1999-02-23 2014-12-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2015007806A (ja) * 2014-09-12 2015-01-15 株式会社半導体エネルギー研究所 液晶表示装置
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943639A (ja) * 1995-07-31 1997-02-14 Sony Corp 透過型表示装置
US7557873B2 (en) 1995-10-12 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device having resin layer
US7852421B2 (en) 1995-10-12 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8446537B2 (en) 1995-10-12 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having resin layer contacts a transparent conductive film
US8094254B2 (en) 1995-10-12 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device comprising a light shielding layer surrounding a transparent conductive film and a portion of said light shielding layer extends over and said transparent conductive film
US7190418B2 (en) 1995-10-16 2007-03-13 Sharp Kabushiki Kaisha Semiconductor device
US7057691B2 (en) 1995-10-16 2006-06-06 Sharp Kabushiki Kaisha Semiconductor device
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型el表示装置
CN100444407C (zh) * 1996-01-19 2008-12-17 株式会社半导体能源研究所 半导体器件及其制作方法
US5956103A (en) * 1996-06-19 1999-09-21 Sharp Kabushiki Kaisha Active matrix substrate with the double layered structure
KR100500739B1 (ko) * 1996-07-15 2005-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정디스플레이장치
JPH10197888A (ja) * 1997-01-08 1998-07-31 Furontetsuku:Kk 液晶表示装置および電子機器
KR100535254B1 (ko) * 1997-03-28 2006-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치
US7948571B2 (en) 1997-03-28 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with particular drain electrode structure
US7483089B2 (en) 1997-03-28 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with particular drain electrode
US8248551B2 (en) 1997-03-28 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including capacitor line parallel to source line
US8531619B2 (en) 1997-03-28 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display device with overlapping conductive film and pixel electrode
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH1124104A (ja) * 1997-07-07 1999-01-29 Hitachi Ltd 液晶表示装置
JP2006003920A (ja) * 1997-10-31 2006-01-05 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JPH11231345A (ja) * 1998-02-19 1999-08-27 Seiko Epson Corp アクティブマトリックス基板及び液晶装置
JP2006157046A (ja) * 1999-02-12 2006-06-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014240962A (ja) * 1999-02-23 2014-12-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2015038612A (ja) * 1999-02-23 2015-02-26 株式会社半導体エネルギー研究所 液晶表示装置
US9431431B2 (en) 1999-02-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US9910334B2 (en) 1999-02-23 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
EP2299435A3 (en) * 1999-08-31 2011-08-31 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display with pixel capacitor
US8253140B2 (en) 1999-08-31 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Display device having capacitor wiring
US9466622B2 (en) 1999-08-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a thin film transistor and a storage capacitor
US8552431B2 (en) 1999-08-31 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising pixel portion
US9250490B2 (en) 1999-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including light shielding film
US7483009B2 (en) 2002-12-27 2009-01-27 Sharp Kabushiki Kaisha Display device substrate and liquid crystal display device having the same
US7602358B2 (en) 2002-12-27 2009-10-13 Sharp Kabushiki Kaisha Display device substrate and liquid crystal display device having the same
US7576721B2 (en) 2002-12-27 2009-08-18 Sharp Kabushiki Kaisha Display device substrate and liquid crystal display device having the same
US8605016B2 (en) 2002-12-27 2013-12-10 Sharp Kabushiki Kaisha Display device substrate and liquid crystal display device having the same
US7545449B2 (en) 2003-03-07 2009-06-09 Casio Computer Co., Ltd. Liquid crystal display device having auxiliary capacitive electrode
JP2006053555A (ja) * 2004-08-13 2006-02-23 Samsung Electronics Co Ltd アレイ基板、これを有する母基板、及び液晶表示装置
US8848142B2 (en) 2005-09-20 2014-09-30 Lg Display Co., Ltd. Liquid crystal display device including black matrix and method of fabricating the same
JP2007103910A (ja) * 2005-09-30 2007-04-19 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置
US8183567B2 (en) 2005-09-30 2012-05-22 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US9773818B2 (en) 2005-10-14 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
JP2013235279A (ja) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
US8885114B2 (en) 2005-10-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2008122959A (ja) * 2007-11-06 2008-05-29 Seiko Epson Corp アクティブマトリックス基板とその製造方法及び液晶装置
US8698967B2 (en) 2011-04-01 2014-04-15 Seiko Epson Corporation Electro-optic device, electronic device, and method of manufacturing electro-optic device
WO2012151792A1 (zh) * 2011-05-09 2012-11-15 深圳市华星光电技术有限公司 液晶显示器、彩色滤光片基板、薄膜晶体管基板及其制法
CN102169256A (zh) * 2011-05-09 2011-08-31 深圳市华星光电技术有限公司 液晶显示器、彩色滤光片基板、薄膜晶体管基板及其制法
JP2014078033A (ja) * 2013-12-23 2014-05-01 Semiconductor Energy Lab Co Ltd 表示装置
JP2015007806A (ja) * 2014-09-12 2015-01-15 株式会社半導体エネルギー研究所 液晶表示装置
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
JP3267011B2 (ja) 2002-03-18

Similar Documents

Publication Publication Date Title
JP3267011B2 (ja) 液晶表示装置
JP3708637B2 (ja) 液晶表示装置
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
US6259200B1 (en) Active-matrix display apparatus
JP2616160B2 (ja) 薄膜電界効果型トランジスタ素子アレイ
US6040882A (en) Liquid crystal display device having "H" character common electrode and method of fabricating thereof
JPH0814669B2 (ja) マトリクス型表示装置
JPH1010548A (ja) アクティブマトリクス基板およびその製造方法
JPH08262494A (ja) アクティブマトリクス型表示装置
US6819385B2 (en) Transflective pixel structure
JPH10319431A (ja) 薄膜トランジスタアレイ基板
JPH10228035A (ja) 液晶表示装置及びその製造方法
JPH09218424A (ja) 薄膜トランジスタの液晶表示素子及びその製造方法
US6121632A (en) Thin-film transistor array and method for manufacturing same
US5657101A (en) LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode
US20040135939A1 (en) Liquid crystal display device with light shielding structure and method for forming the same
JP2006317867A (ja) 薄膜トランジスタ基板及び液晶表示パネル
JP3127619B2 (ja) アクティブマトリクス基板
US20030117535A1 (en) Liquid crystal display device and fabricating method thereof
US5663575A (en) Liquid crystal display device providing a high aperture ratio
US7548283B2 (en) Active matrix structure for display screen and screen comprising one such matrix
JP3216053B2 (ja) 液晶表示装置
JP3326832B2 (ja) 液晶表示装置
JP3286843B2 (ja) 液晶パネル
JPH03196020A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees