JP3216053B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置のア
クティブマトリクス基板を有する液晶表示装置の構造に
関する。

【０００２】

【従来の技術】代表的な液晶表示装置においては、画像
信号を供給するデータ線および走査信号を伝達するゲー
ト線が格子状に配置されて、各画素領域が区画形成され
た一方側の透明基板と、共通電極が形成された他方側の
透明基板との間に液晶が封入されており、共通電極と各
画素領域の画素電極との間に印加される電位を制御し
て、画素領域毎の液晶の配向状態を変えるようになって
いる。このような液晶表示装置においては、その画素毎
の表示の精彩度を高めるために、共通電極が形成された
他方側の透明基板に画素領域間の境界領域に対応して遮
光性のブラックマトリクスが形成されており、この画素
領域間の境界領域にブラックマトリクスが位置するよう
に２枚の透明基板を対向させている。ここで、各画素領
域間の境界領域とブラックマトリクスとの間に位置ずれ
が発生していると、表示の品質が低下してしまうため、
ブラックマトリクスの幅にマージンをもたせて、上述の
位置ずれが発生することを防止している。ブラックマト
リクスの幅をマージンをもつように広げておくことは、
画素領域における開口率（表示可能な領域の面積比）の
低下を招来し、表示品質の向上を妨げるという問題点が
ある。そこで、マトリクスアレイが形成された透明基板
の側にブラックマトリクスを形成しておくことによっ
て、画素領域間の境界領域とブラックマトリクスの位置
ずれを防止し、ブラックマトリクスの幅を必要最小限の
幅に設定可能とすることが提案されている。

【０００３】図４は、ブラックマトリクスを有したマト
リクスアレイの一画素領域を示す平面図であり、図５
は、そのＢ−ｂ断面図である。透明基板９の表面側には
ソース線２、ゲート線１が格子状に配置されて透明画素
電極３にそって窓開パターンのブラックマトリクス遮光
層８が配置されている。ここで薄膜トランジスタ７は、
多結晶シリコン膜１０を能動領域とし、ゲート絶縁膜１
１で隔てられたゲート電極５はゲート線１に導電接続さ
れ、ソース電極４は、ソース線２と、ドレイン電極６は
画素電極３とそれぞれ第１の層間絶縁膜１２のスルーホ
ールを介して導電接続される。遮光層８は、第２の層間
絶縁膜１３によりフローティング状態にある。

【０００４】

【発明が解決しようとする課題】このようなアクティブ
マトリクス基板では、ブラックマトリクス８がフローテ
ィング状態にあるため、画素電極電位又は、ソース線電
位又は、ゲート線電位から、容量結合により電位がふら
れるため、縦横方向に７０ストークを発生しやすいばか
りか、画素電極の一部が、遮光層８により遮へい状態に
あるため有効な液晶駆動領域が狭い。またパネル組立に
よるアライメント精度において、アクティブマトリクス
基板側にブラックマトリクスを設けたことは、マージン
を増加させているが、更に開口率の向上を考える場合、
ブラックマトリクスの幅を狭める必要がある。図５によ
れば、ソース線２と画素電極３が同一平面上にあるた
め、両者の間隔にも限界がある。図６、図７は、ソース
線２と画素電極３の間に層間絶縁膜をはさんで、両者の
間隔を減らし、開口率の向上を試みた平面図及びそのＣ
−ｃ断面図である。図７によれば、ソース線２上には、
第２の層間絶縁膜１３があり、ソース線２と画素電極３
は、絶縁分離されている。したがって画素電極３はソー
ス線２の上方まで配置できるため、第３の層間絶縁膜１
４の上の遮光性ブラックマトリクス８の幅は図５より狭
くでき開口率の向上が実現できる。

【０００５】しかし、この構造においては、ソース線２
と画素電極３が接近するために、容量結合により、ソー
ス線電位の変化が画素電位に影響を与え、パネルの上下
方向での電圧−透過率特性のむらや、クロストークの発
生が図４、図５の場合よりさらに顕在化する。

【０００６】一方、画素ピッチの高精細化により一画素
の保持容量は液晶がつくる容量では不足になり、一画素
毎に負荷容量が必要となる。この場合、前段のゲート線
とで画素付加容量を構成する方式や新たな容量線を画素
領域の一部に設ける蓄積容量方式があるが著しい開口率
の低下を招き、十分な保持容量を確保することは、困難
である。

【０００７】以上の問題点を鑑みて、本発明の課題は、
クロストークがなく、高開口率でしかも、表示品質や信
頼性を犠牲とすることなく高精細の液晶表示装置を実現
することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置は、複数のソース線と前記ソ
ース線に交差する複数のゲート線と、前記各ソース線と
前記各ゲート線に接続された薄膜トランジスタと、前記
薄膜トランジスタに接続された画素電極とを具備し、前
記ゲート線に沿って遮光膜が延在し、前記ゲート線に沿
った偶数段の遮光膜と奇数段の遮光膜とは異なる電位に
連結されていることを特徴とする。

【０００９】

【００１０】

【実施例】本発明の第１の実施例を、図１、図２を参照
にして説明する。

【００１１】図１は、液晶表示装置のマトリクスアレイ
の一部を示す平面図。図２は、そのＡ−ａ線における断
面図である。ここで図６、図７に示した液晶表示装置の
各部分と対応する機能を有する部分については同符号を
付してある。

【００１２】製造工程順に説明すると以下の如くであ
る。透明絶縁基板９上に多結晶シリコン薄膜１０を堆積
し、パターニング後、ゲート絶縁膜１１、多結晶シリコ
ン薄膜を連続で堆積する。次に高濃度の不純物リンをド
ープしてＮ型の低抵抗配線にしたのち、パターニングし
てゲート電極５を形成する。ゲート電極をマスクしてイ
オン打ち込みによって、ソース・ドレイン領域４、６を
形成する。次に第１の層間絶縁膜１２を堆積し、アニー
ルしたのち、ソース領域４上にスルーホールを形成す
る。Ａｌ合金薄膜を堆積し、ソース線２をパターン形成
する。続いて第２の層間絶縁膜１３（層間絶縁膜Ａ）
と、遮光膜を連続で堆積し遮光膜をパターニングしてブ
ラックマトリクス８を形成する。ブラックマトリクス
は、少なくともソース線上をおおうようにする。（ソー
ス線幅よりも２μｍ以上太くする）と、ソース線からの
電界漏れが軽減し、ソース線と画素電極の容量結合成分
が軽減するため、クロストークや上下方向の電圧−透過
率特性むらが緩和される。次に第３の層間絶縁膜（層間
絶縁膜Ｂ）を形成してからゲート絶縁膜、第１〜３層間
絶縁膜にスルーホールを形成し、透明導電膜（ＩＴＯ）
を堆積し、画素電極３をパターン形成するとアクティブ
マトリクス基板ができあがる。画素電極３とブラックマ
トリクス８は部分的にオーバーラップする領域を確保す
ることによって、この領域で層間絶縁膜Ｂにより蓄積容
量を形成する。十分狭いオーバーラップ領域を用いて、
十分な蓄積容量を確保するには、層間絶縁膜Ｂとして、
誘電率の高い材料、または、薄くしても絶縁性の高い材
料を選定すれば、有利である。前者を優先すれば、Ｔａ
₂Ｏ₅、Ａｌ₂Ｏ₃が考えられ、後者では、ＳｉＯ₂、Ｓｉ₃
Ｎ₄が当たる。層間絶縁膜Ｂとしてピンホール欠陥の少
ない膜として、ブラックマトリクス８の陽極酸化膜を用
いると点欠陥対策となる。具体的には、ブラックマトリ
クス８としてβーＴａ金属を３０００オングストローム
堆積し、フレオンでドライエチングしたあと、希クエン
酸水溶液中にて、ＤＣバイアス（２０Ｖ印可の陽極酸化
により、）２０００オングストロームのＴａ₂Ｏ₅を形成
する。ブラックマトリクスは、連続パターンであり、そ
の一部を基板周辺に取り出し、陽極とする、Ｔａ₂Ｏ₅
は、誘電率が約２５であり、図１に示すような画素電極
３とブラックマトリクスのオーバーラップ領域で十分な
保持容量を確保でき、絶縁性も十分であった。また陽極
酸化膜は、遮光膜パターンの上のみに選択的に形成され
るため、画素電極側のスルーホールを形成する時に楽で
ある。遮光膜としては、Ａｌ系の合金でも陽極酸化でき
るため同様の効果を得ることができる。ブラックマトリ
クス８は、フローティングとしないために、パネル周辺
で特定電位に接続する必要があるが前述した、陽極酸化
用端子を用いて直接外部へ接続してもよいし、パネル周
辺の上下導通端子（対向電極電位を与えるために対向基
板とアクティブマトリクス基板を上下導通材を介して連
結する領域）と連結してもよい。液晶に直流バイアスが
印加されると劣化が起こり、表示品質が低下するため、
ブラックマトリクスの印加電位は、対向電極電位が望ま
しい。

【００１３】本構造では、ソース線２、又はゲート線１
とブラックマトリクスが第１、第２の層間絶縁膜のピン
ホールでショートすると線欠陥となる可能性がある。ゲ
ート線上は、第１、第２の層間絶縁膜があるため発生確
率は低くなるがソース線上は第２の層間絶縁膜のみであ
るため、発生確率が高くなる。そこで遮光膜８を形成す
る前に、ソース線上の第２の層間絶縁膜のピンホールを
埋める意味で、スチーム酸化を行って欠陥の防止を行っ
た。また、遮光膜８を堆積する前にＳｉＯ₂、Ｔａ₂Ｏ₅
の絶縁膜を堆積するのも効果があった。

【００１４】図１、図２に対応する対向基板において
は、ブラックマトリクス層を除去できるが、あっても何
等かまわない。

【００１５】また、表示領域周辺に駆動回路を内臓する
パネルにおいても上述の構造が可能であり、遮光膜の一
部は、画素の薄膜トランジスタばかりか周辺駆動回路を
遮光し、光による誤動作を防止することもできる。さら
に表示領域の周辺に、遮光用の見切り枠を設けたい場
合、前述の遮光膜の一部を用いればよい、この見切り枠
については、特定電位に接続してもよいし、分離した孤
立パターンの連続配置でもよい。

【００１６】図３は、第２の実施例を示す平面図であ
り、断面図は、図２とほぼ同じなので省略する。本図
は、ブラックマトリクス８がゲート線に沿って分割され
た構造になっている。この特徴は、ソース線２と画素電
極３の容量結合の寄与の大きな部分のみを遮光膜８でお
おい、できるだけソース線と遮光膜の容量を減らし、欠
陥を軽減する意味もある。本図とは異なりブラックマト
リクスをソース線に沿って分割する場合も同様である。
本図の場合、ゲート線に沿って形成される遮光膜は、周
辺でショートすれば、図１、図２と効果はまったく同じ
であるが、ゲート線にそった偶数段の集合と奇数段の集
合をそれそれ別電位に連結し、駆動すると、奇数ライン
ごとのフリッカーや電圧−透過率特性のむらを改善する
ことが可能となる。

【００１７】もちろん、遮光膜の分離された領域からの
漏れ光防止のために対向基板側に、遮光膜パターンをも
うける必要がある。

【００１８】また、単なるソース線・画素間の容量結合
によるクロストークを防止するのであれば、遮光膜８と
する配線層として透明導電膜を用いても同じである。し
かし、この場合も対向基板側に遮光膜パターンを配置す
ることが肝要である。

【００１９】本発明図１〜図３の薄膜トランジスタ７
は、コプラナー構造の場合を示しているが、アモルファ
スシリコンによる逆スタガー構造の場合も同様に適用で
きる。

【００２０】又本発明の図は、モザイク配列の場合を示
しているがデルタ配列の場合も同様に適用できる。

【００２１】

【発明の効果】本発明は、上記の構成を具備することに
より、ゲート線に沿った偶数段の遮光膜と奇数段の遮光
膜をそれぞれ別電位に連結し駆動することにより、奇数
ラインごとのフリッカーを改善することが可能となる。

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【図面の簡単な説明】

【図１】本発明の実施例１に係わる液晶表示装置のマト
リクスアレイの一部を示す平面図。

【図２】図１のＡ−ａ線における断面図。

【図３】本発明の実施例２に係わる液晶表示装置のマト
リクスアレイの一部を示す平面図。

【図４】従来の液晶表示装置のマトリクスアレイの一部
を示す平図。

【図５】図４のＢ−ｂ線における断面図。

【図６】もうひとつの従来の液晶表示装置のマトリクス
アレイの一部を示す平面図。

【図７】図６のＣ−ｃ線における断面図。

【符号の説明】

１・・・ゲート線 ２・・・ソース線 ３・・・画素電極 ４・・・ソース電極（領域） ５・・・ゲート電極 ６・・・ドレイン電極（領域） ７・・・薄膜トランジスタ ８・・・遮光膜（ブラックマトリクス） ９・・・透明絶縁膜基板 １０・・多結晶シリコン膜 １１・・ゲート絶縁膜 １２・・第１の層間絶縁膜 １３・・第２の層間絶縁膜（層間絶縁膜Ａ） １４・・第３の層間絶縁膜（層間絶縁膜Ｂ）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/136 G02F 1/133 550 G09G 3/36

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数のソース線と前記ソース線に交差する
   複数のゲート線と、前記各ソース線と前記各ゲート線に
   接続された薄膜トランジスタと、前記薄膜トランジスタ
   に接続された画素電極とを具備する液晶表示装置であっ
   て、前記ゲート線に沿って遮光膜が延在し、前記ゲート
   線に沿った偶数段の遮光膜と奇数段の遮光膜とは異なる
   電位に連結されていることを特徴とする液晶表示装置。