JP3657371B2 - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP3657371B2 JP3657371B2 JP31003396A JP31003396A JP3657371B2 JP 3657371 B2 JP3657371 B2 JP 3657371B2 JP 31003396 A JP31003396 A JP 31003396A JP 31003396 A JP31003396 A JP 31003396A JP 3657371 B2 JP3657371 B2 JP 3657371B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- silicon nitride
- semiconductor layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、ボトムゲイト型の薄膜トランジスタを用いたアクティブマトリクス型の表示装置の画素領域の回路構成に関する。特に、補助容量の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００３】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
また、このような構成でなるコンデンサは電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【０００４】
そこで、液晶で構成されるコンデンサと直列に補助容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
従来のアクティブマトリクス型液晶表示装置の回路図を図３に示す。アクティブマトリクス型表示回路は、大きく３つの部分に分けられる。すなわち、ゲイト配線（スキャン配線、走査配線）４４を駆動するためのゲイトドライバー回路４２、データ配線（ソース配線、信号配線）４５を駆動するためのデータドライバー回路４１、画素の設けられたアクティブマトリクス回路４３である。このうち、データドライバー回路４１とゲイトドライバー回路４２は周辺回路と総称される。
【０００５】
アクティブマトリクス回路４３は、多数のゲイト配線４４とデータ配線４５が互いに交差するように設けられ、各々の交点には画素電極４７が設けられる。そして、画素電極に出入りする電荷を制御するためのスイッチング素子（薄膜トランジスタ）４６が設けられる。また、上述のようにリーク電流により画素の電圧の変動を抑制する目的で、補助容量４８が画素のコンデンサーと並列に設けられる。（図３）
【０００６】
補助容量の形成方法には様々なものが提案されているが、もっとも代表的な構成は薄膜トランジスタの半導体層（活性層）とゲイト配線（もしくはゲイト配線と同じ層の配線）の重なりを用いた構造のものである。図６には、その断面の様子を作製工程を説明することによって示す。基板７１上にはゲイト配線７２と容量配線７３を形成する。容量配線７３はゲイト配線を兼ねてもよく、その場合には、わざわざ容量配線を設ける場合に比較して、開口領域が大きくできる。
【０００７】
容量配線７３をゲイト配線とする場合には、ゲイト配線７２とは互いに異なる行の配線を用いる。もし、ゲイト配線７２と配線７３を同じ行の配線とすると、薄膜トランジスタのドレインとゲイト電極との間の寄生容量が著しく大きくなり、スイッチングに支障をきたすからである。
なお、容量配線７３がゲイト配線を兼ねている場合には、該配線の寄生容量が多大となり、動作速度、信号形状を鈍化させるという欠点もある。
【０００８】
次に、これら配線を覆ってゲイト絶縁膜７４、さらに真性の半導体層７５を形成する。さらに、半導体層７５に接続するＮ型もしくはＰ型の不純物がドーピングされた導電性領域（ソース、ドレイン）７６、７７を形成する。さらに、データ配線７８を形成する。（図６（Ａ））
かくして、容量配線７３と導電性領域７７との間に、ゲイト絶縁膜７４を誘電体とする補助容量７９が得られる。
その後、パッシベーション膜として窒化珪素層８０とポリイミド等の平坦化に適した樹脂材料の層８１よりなる第１の層間絶縁物を形成する。（図６（Ｂ））
【０００９】
さて、薄膜トランジスタは光の照射により導電性が変動するので、それを防止するために遮光性を有する被膜（ブラックマトリクス）８２を薄膜トランジスタに重ねる。さらに、画素間の色、明るさが混合することや、画素の境界部分での電界の乱れによる表示不良を防止するために、画素間にも上記の遮光性の被膜を形成する。このため、この遮光性被膜はマトリクス状の形状を呈し、ブラックマトリクス（ＢＭ）と呼ばれる。ＢＭ８２は、アクティブマトリクス回路の設けられた基板に設けると、画素の集積化の上で効果がある。その場合には、通常、第１の層間絶縁物のポリイミド層８１上に形成される。（図６（Ｃ））
【００１０】
その後、第２の層間絶縁物８３を形成し、これと第１の層間絶縁物をエッチングして、導電性領域７７に達するコンタクトホールを形成し、さらに透明導電性被膜によって画素電極８４、８５（別の画素の画素電極）を形成する。一般には、ＢＭと画素電極は、互いに重ならない部分ができないように形成される。ＢＭが絶縁性の材料で形成されていれば第２の層間絶縁物８３は不要である。（図６（Ｄ））
【００１１】
【発明が解決しようとする課題】
上記の構造のアクティブマトリクス回路では、補助容量をより大きくするためには、容量配線７３の占める面積をより大きなものとしなければならない。すなわち、従来の方法では、補助容量は２次元的な広がりを主とした構造であった。容量配線も設けられた部分は光を透過しないので、開口率を低下させる。本発明は、この問題を解決し、補助容量を立体的に構成することにより、開口率を低下させることなく、補助容量を増加させることを目的とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明は、補助容量として、ブラックマトリクスとＮ型もしくばＰ型の導電性領域（半導体層）あるいは、その領域と接続する金属配線との間で容量を形成し、その誘電体として、第１の層間絶縁物のパッシベーション膜として使用される窒化珪素層（図６の窒化珪素層８０に相当）を用いることを特徴とする。
【００１３】
本発明のアクティブマトリクス型表示回路は、
１ ボトムゲイト型の薄膜トランジスタ、
２ ゲイト配線およびデータ配線、
３ ブラックマトリクスとして機能し、一定の電位に保持された導電性被膜、
４ Ｎ型もしくはＰ型の半導体層（もしくは、それと接続し、データ配線と同じ層の金属配線）
５ 導電性被膜とデータ配線の間にあり、窒化珪素層とポリイミド層を有する層間絶縁物（窒化珪素層はポリイミド層の下にある）、
とを有する。
【００１４】
本発明の第１は、上記の構造において、層間絶縁物のポリイミド層がエッチングされた部分に、半導体層（もしくは金属配線）と導電性被膜を両電極とし、少なくとも層間絶縁物の窒化珪素層を誘電体とする補助容量が形成されていることを特徴とする。
本発明の第２は、上記の構造において、前記層間絶縁物において、導電性被膜は、半導体層（もしくは金属配線）と重なる部分において、層間絶縁物の窒化珪素層と接する部分を有することを特徴とする。
【００１５】
上記本発明の第１もしくは第２において、補助容量の電極として機能する半導体層が、薄膜トランジスタのソースもしくはドレインと連続している構造とすれば、回路構造が簡単で、専有面積も減らすことができる。
また、補助容量の誘電体としては、窒化珪素層のみとすることも，他の被膜（例えば、酸化珪素）との多層構造とすることも可能である。前者の場合には、誘電体が薄くなり、かつ、誘電率の大きい窒化珪素を用いることにより、より大きな容量が得られる。本発明の第１もしくは第２においては、窒化珪素層の厚さは１００ｎｍ以下、好ましくは５０ｎｍ以下とするとよい。
【００１６】
本発明においては、上記の構成で補助容量の形成される部分を、図６に示された方法で補助容量の形成される部分と重ねることができる。その場合には、本発明の補助容量は容量配線と重なる。かくすると、補助容量は多層に形成されるので、開口率を低下させずに容量を増大させることができる。
また、本発明を実施するに際しては、必要な工程はポリイミド層のエッチング工程のみであり、その他の成膜、エッチング等は不要であり、本発明を実施することによる作製上の困難は皆無である。
【００１７】
【実施例】
〔実施例１〕
本実施例の作製工程を図１に示す。まず、下地膜として酸化珪素膜を３００ｎｍの厚さにスパッタ法またはプラズマＣＶＤ法で成膜されたガラス基板１上に、ゲイト配線２と容量配線３を厚さ４００ｎｍのタンタル膜により形成する。これらの配線の表面には陽極酸化によって酸化物被膜を形成してもよい。かくすると、絶縁性を高められる。
次にゲイト絶縁膜として酸化珪素膜４をプラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ法により、１００ｎｍの厚さに成膜する。これは窒化珪素膜と酸化珪素膜の多層膜であってもよい。
【００１８】
さらに非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。これは、さらに加熱またはレーザー光の照射によって、結晶性珪素膜としてもよい。このようにして得られた非晶質珪素膜（もしくは結晶性珪素膜）をエッチングすることにより、薄膜トランジスタの半導体層（活性層）５を得る。
次に、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５００ｎｍの厚さに成膜し、これをエッチングすることにより、ソース６、ドレイン７を得る。さらに、厚さ６００ｎｍのアルミニウム膜を用いてデータ配線８を得る。以上において、容量配線３とドレイン７の間には、ゲイト絶縁膜４を誘電体とする第１の補助容量９が形成される。（図１（Ａ））
【００１９】
ここまでの工程で得られた回路を上から見た様子を図４（Ａ）に示す。番号は図１のものに対応する。（図４（Ａ））
次に窒化珪素膜１０をシランとアンモニア、またはシランとＮ2 Ｏ、またはシランとアンモニアとＮ2 Ｏを用いたプラズマＣＶＤ法により形成する。この窒化珪素膜１０は２５ 〜１００ｎｍ、ここでは５０ｎｍの厚さに成膜する。この窒化珪素膜の成膜方法は、ジクロールシランとアンモニアを用いる方法でもよい。また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでもよい。
【００２０】
続いて、スピンコーティング法によって、ポリイミド層１１を少なくとも８００ｎｍ以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層１０とポリイミド層１１よりなる第１の層間絶縁物を形成する。そして、ポリイミド層１１をエッチングして、補助容量用の孔１２を形成する。（図１（Ｂ））
さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。
【００２１】
そして、チタン膜をエッチングし、ブラックマトリクス１３を形成する。ブラックマトリクス１３は先に形成した補助容量用の孔１２を覆うように形成する。かくして、補助容量用の孔１２において、ブラックマトリクス１３とドレイン７との間に、窒化珪素層１０を誘電体とする第２の補助容量１４が形成される。（図１（Ｃ））
ここまでの工程で得られる補助容量用の孔１２とブラックマトリクス１３を上から見た様子を図４（Ｂ）に示す。番号は図１のものに対応する。補助容量用の孔１２とブラックマトリクス１３の重なった部分に第２の補助容量が形成される。（図４（Ｂ））
【００２２】
さらに、第２の層間絶縁物として、厚さ５０００のポリイミド膜１５を成膜し、ポリイミド膜１１および１５と窒化珪素層１０をエッチングして、ドレイン７に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極１６、１７を形成する。（図１（Ｄ））
かくして、アクティブマトリクス回路が完成する。本実施例のように、ポリイミド膜により絶縁層を形成すると平坦化が容易であり、効果が大きい。
【００２３】
〔実施例２〕
本実施例の作製工程を図２に示す。まず、下地膜のコーティングされたガラス基板２１上に、ゲイト配線２２と容量配線２３を厚さ３００ｎｍのアルミニウム膜により形成する。これらの配線の表面には陽極酸化によって酸化物被膜を形成してもよい。かくすると、絶縁性を高められる。次にゲイト絶縁膜として酸化珪素膜２４をプラズマＣＶＤ法により、１００ｎｍの厚さに成膜する。これは窒化珪素膜と酸化珪素膜の多層膜であってもよい。
【００２４】
さらに非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。これは、さらに加熱またはレーザー光の照射によって、結晶性珪素膜としてもよい。このようにして得られた非晶質珪素膜（もしくは結晶性珪素膜）をエッチングすることにより、薄膜トランジスタの半導体層（活性層）２５を得る。
次に、Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で選択的に半導体層２５に注入することにより、ソース２６、ドレイン２７を得る。不純物イオンの注入後、加熱処理もしくはレーザー照射等を行うことにより、不純物イオンの注入が行われた領域の活性化をおこなってもよい。（図２（Ａ））
【００２５】
次に、厚さ６００ｎｍのアルミニウム膜を用いてデータ配線２８、および、ドレインに接続する配線（ドレイン配線）２９を得る。以上において、容量配線２３とドレイン配線２９の間には、ゲイト絶縁膜２４を誘電体とする第１の補助容量３０が形成される。（図２（Ｂ））
次に窒化珪素層３１およびポリイミド層３２を実施例１と同じ条件で形成する。次に、ポリイミド層３２をエッチングして、補助容量用の孔３３を形成する。（図２（Ｃ））
【００２６】
さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。そして、チタン膜をエッチングし、ブラックマトリクス３４を形成する。かくして、補助容量用の孔３３において、ブラックマトリクス３４とドレイン配線２９との間に、窒化珪素層３１を誘電体とする第２の補助容量３５が形成される。（図２（Ｄ））
【００２７】
さらに、第２の層間絶縁物として、厚さ５０００のポリイミド膜３６を成膜し、ポリイミド膜３２および３６と窒化珪素層３１をエッチングして、ドレイン配線２９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極３７、３８を形成する。（図２（Ｅ））
【００２８】
〔実施例３〕
本実施例の作製工程を図５に示す。まず、下地膜のコーティングされたガラス基板５１上に、ゲイト配線５２と容量配線５３を厚さ４００ｎｍのタンタル膜により形成する。これらの配線の表面には陽極酸化によって酸化物被膜を形成してもよい。かくすると、絶縁性を高められる。次にゲイト絶縁膜として酸化珪素膜５４をプラズマＣＶＤ法により、１００ｎｍの厚さに成膜する。これは窒化珪素膜と酸化珪素膜の多層膜であってもよい。
【００２９】
さらに非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法で成膜する。このようにして得られた非晶質珪素膜をエッチングすることにより、薄膜トランジスタの半導体層（活性層）５５を得る。
次に、Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で選択的に半導体層５５に注入することにより、ソース５６、ドレイン５７を得る。不純物イオンの注入後、加熱処理もしくはレーザー照射等を行うことにより、不純物イオンの注入が行われた領域の活性化をおこなってもよい。（図５（Ａ））
【００３０】
次に、厚さ６００ｎｍのアルミニウム膜を用いてデータ配線５８を得る。以上において、半導体層５５は容量配線５３と重なるように形成される。したがって、容量配線５３とドレイン５７の間には、ゲイト絶縁膜５４を誘電体とする第１の補助容量５９が形成される。（図５（Ｂ））
次に窒化珪素層６０およびポリイミド層６１を実施例１と同じ条件で形成する。次に、ポリイミド層６１をエッチングして、補助容量用の孔６２を形成する。（図５（Ｃ））
【００３１】
さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜し、チタン膜をエッチングして、ブラックマトリクス６３を形成する。かくして、補助容量用の孔６２において、ブラックマトリクス６３とドレイン５７との間に、窒化珪素層６０を誘電体とする第２の補助容量６４が形成される。（図５（Ｄ））
【００３２】
さらに、第２の層間絶縁物として、厚さ５０００のポリイミド膜６５を成膜し、ポリイミド膜６１および６５と窒化珪素層６０をエッチングして、ドレイン５７に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極６６、６７を形成する。（図５（Ｅ））
【００３３】
【発明の効果】
Ｎ型またはＰ型の半導体層もしくはそれに接続する配線とブラックマトリクスとして用いられる導電性被膜とを電極とし、パッシベーション膜として形成される窒化珪素層を誘電体として補助容量を形成することにより、従来の問題点が解決されることが明らかになった。このように本発明は産業上、有益である。
【図面の簡単な説明】
【図１】 実施例１のアクティブマトリクス回路の作製工程断面図を示す。
【図２】 実施例２のアクティブマトリクス回路の作製工程断面図を示す。
【図３】 一般的なアクティブマトリクス回路の回路図を示す。
【図４】 実施例１のアクティブマトリクス回路の作製工程上面図を示す。
【図５】 実施例３のアクティブマトリクス回路の作製工程断面図を示す。
【図６】 従来のアクティブマトリクス回路の作製工程断面図を示す。
【符号の説明】
１ ガラス基板
２ ゲイト配線
３ 容量配線
４ ゲイト絶縁膜
５ 半導体層（活性層）
６ ソース
７ ドレイン
８ データ配線
９ 第１の補助容量
１０ 窒化珪素層
１１、１５ ポリイミド層
１２ 補助容量用の孔
１３ ブラックマトリクス
１４ 第２の補助容量
１６、１７ 画素電極
【発明が属する技術分野】
本明細書で開示する発明は、ボトムゲイト型の薄膜トランジスタを用いたアクティブマトリクス型の表示装置の画素領域の回路構成に関する。特に、補助容量の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００３】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
また、このような構成でなるコンデンサは電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【０００４】
そこで、液晶で構成されるコンデンサと直列に補助容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
従来のアクティブマトリクス型液晶表示装置の回路図を図３に示す。アクティブマトリクス型表示回路は、大きく３つの部分に分けられる。すなわち、ゲイト配線（スキャン配線、走査配線）４４を駆動するためのゲイトドライバー回路４２、データ配線（ソース配線、信号配線）４５を駆動するためのデータドライバー回路４１、画素の設けられたアクティブマトリクス回路４３である。このうち、データドライバー回路４１とゲイトドライバー回路４２は周辺回路と総称される。
【０００５】
アクティブマトリクス回路４３は、多数のゲイト配線４４とデータ配線４５が互いに交差するように設けられ、各々の交点には画素電極４７が設けられる。そして、画素電極に出入りする電荷を制御するためのスイッチング素子（薄膜トランジスタ）４６が設けられる。また、上述のようにリーク電流により画素の電圧の変動を抑制する目的で、補助容量４８が画素のコンデンサーと並列に設けられる。（図３）
【０００６】
補助容量の形成方法には様々なものが提案されているが、もっとも代表的な構成は薄膜トランジスタの半導体層（活性層）とゲイト配線（もしくはゲイト配線と同じ層の配線）の重なりを用いた構造のものである。図６には、その断面の様子を作製工程を説明することによって示す。基板７１上にはゲイト配線７２と容量配線７３を形成する。容量配線７３はゲイト配線を兼ねてもよく、その場合には、わざわざ容量配線を設ける場合に比較して、開口領域が大きくできる。
【０００７】
容量配線７３をゲイト配線とする場合には、ゲイト配線７２とは互いに異なる行の配線を用いる。もし、ゲイト配線７２と配線７３を同じ行の配線とすると、薄膜トランジスタのドレインとゲイト電極との間の寄生容量が著しく大きくなり、スイッチングに支障をきたすからである。
なお、容量配線７３がゲイト配線を兼ねている場合には、該配線の寄生容量が多大となり、動作速度、信号形状を鈍化させるという欠点もある。
【０００８】
次に、これら配線を覆ってゲイト絶縁膜７４、さらに真性の半導体層７５を形成する。さらに、半導体層７５に接続するＮ型もしくはＰ型の不純物がドーピングされた導電性領域（ソース、ドレイン）７６、７７を形成する。さらに、データ配線７８を形成する。（図６（Ａ））
かくして、容量配線７３と導電性領域７７との間に、ゲイト絶縁膜７４を誘電体とする補助容量７９が得られる。
その後、パッシベーション膜として窒化珪素層８０とポリイミド等の平坦化に適した樹脂材料の層８１よりなる第１の層間絶縁物を形成する。（図６（Ｂ））
【０００９】
さて、薄膜トランジスタは光の照射により導電性が変動するので、それを防止するために遮光性を有する被膜（ブラックマトリクス）８２を薄膜トランジスタに重ねる。さらに、画素間の色、明るさが混合することや、画素の境界部分での電界の乱れによる表示不良を防止するために、画素間にも上記の遮光性の被膜を形成する。このため、この遮光性被膜はマトリクス状の形状を呈し、ブラックマトリクス（ＢＭ）と呼ばれる。ＢＭ８２は、アクティブマトリクス回路の設けられた基板に設けると、画素の集積化の上で効果がある。その場合には、通常、第１の層間絶縁物のポリイミド層８１上に形成される。（図６（Ｃ））
【００１０】
その後、第２の層間絶縁物８３を形成し、これと第１の層間絶縁物をエッチングして、導電性領域７７に達するコンタクトホールを形成し、さらに透明導電性被膜によって画素電極８４、８５（別の画素の画素電極）を形成する。一般には、ＢＭと画素電極は、互いに重ならない部分ができないように形成される。ＢＭが絶縁性の材料で形成されていれば第２の層間絶縁物８３は不要である。（図６（Ｄ））
【００１１】
【発明が解決しようとする課題】
上記の構造のアクティブマトリクス回路では、補助容量をより大きくするためには、容量配線７３の占める面積をより大きなものとしなければならない。すなわち、従来の方法では、補助容量は２次元的な広がりを主とした構造であった。容量配線も設けられた部分は光を透過しないので、開口率を低下させる。本発明は、この問題を解決し、補助容量を立体的に構成することにより、開口率を低下させることなく、補助容量を増加させることを目的とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明は、補助容量として、ブラックマトリクスとＮ型もしくばＰ型の導電性領域（半導体層）あるいは、その領域と接続する金属配線との間で容量を形成し、その誘電体として、第１の層間絶縁物のパッシベーション膜として使用される窒化珪素層（図６の窒化珪素層８０に相当）を用いることを特徴とする。
【００１３】
本発明のアクティブマトリクス型表示回路は、
１ ボトムゲイト型の薄膜トランジスタ、
２ ゲイト配線およびデータ配線、
３ ブラックマトリクスとして機能し、一定の電位に保持された導電性被膜、
４ Ｎ型もしくはＰ型の半導体層（もしくは、それと接続し、データ配線と同じ層の金属配線）
５ 導電性被膜とデータ配線の間にあり、窒化珪素層とポリイミド層を有する層間絶縁物（窒化珪素層はポリイミド層の下にある）、
とを有する。
【００１４】
本発明の第１は、上記の構造において、層間絶縁物のポリイミド層がエッチングされた部分に、半導体層（もしくは金属配線）と導電性被膜を両電極とし、少なくとも層間絶縁物の窒化珪素層を誘電体とする補助容量が形成されていることを特徴とする。
本発明の第２は、上記の構造において、前記層間絶縁物において、導電性被膜は、半導体層（もしくは金属配線）と重なる部分において、層間絶縁物の窒化珪素層と接する部分を有することを特徴とする。
【００１５】
上記本発明の第１もしくは第２において、補助容量の電極として機能する半導体層が、薄膜トランジスタのソースもしくはドレインと連続している構造とすれば、回路構造が簡単で、専有面積も減らすことができる。
また、補助容量の誘電体としては、窒化珪素層のみとすることも，他の被膜（例えば、酸化珪素）との多層構造とすることも可能である。前者の場合には、誘電体が薄くなり、かつ、誘電率の大きい窒化珪素を用いることにより、より大きな容量が得られる。本発明の第１もしくは第２においては、窒化珪素層の厚さは１００ｎｍ以下、好ましくは５０ｎｍ以下とするとよい。
【００１６】
本発明においては、上記の構成で補助容量の形成される部分を、図６に示された方法で補助容量の形成される部分と重ねることができる。その場合には、本発明の補助容量は容量配線と重なる。かくすると、補助容量は多層に形成されるので、開口率を低下させずに容量を増大させることができる。
また、本発明を実施するに際しては、必要な工程はポリイミド層のエッチング工程のみであり、その他の成膜、エッチング等は不要であり、本発明を実施することによる作製上の困難は皆無である。
【００１７】
【実施例】
〔実施例１〕
本実施例の作製工程を図１に示す。まず、下地膜として酸化珪素膜を３００ｎｍの厚さにスパッタ法またはプラズマＣＶＤ法で成膜されたガラス基板１上に、ゲイト配線２と容量配線３を厚さ４００ｎｍのタンタル膜により形成する。これらの配線の表面には陽極酸化によって酸化物被膜を形成してもよい。かくすると、絶縁性を高められる。
次にゲイト絶縁膜として酸化珪素膜４をプラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ法により、１００ｎｍの厚さに成膜する。これは窒化珪素膜と酸化珪素膜の多層膜であってもよい。
【００１８】
さらに非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。これは、さらに加熱またはレーザー光の照射によって、結晶性珪素膜としてもよい。このようにして得られた非晶質珪素膜（もしくは結晶性珪素膜）をエッチングすることにより、薄膜トランジスタの半導体層（活性層）５を得る。
次に、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５００ｎｍの厚さに成膜し、これをエッチングすることにより、ソース６、ドレイン７を得る。さらに、厚さ６００ｎｍのアルミニウム膜を用いてデータ配線８を得る。以上において、容量配線３とドレイン７の間には、ゲイト絶縁膜４を誘電体とする第１の補助容量９が形成される。（図１（Ａ））
【００１９】
ここまでの工程で得られた回路を上から見た様子を図４（Ａ）に示す。番号は図１のものに対応する。（図４（Ａ））
次に窒化珪素膜１０をシランとアンモニア、またはシランとＮ2 Ｏ、またはシランとアンモニアとＮ2 Ｏを用いたプラズマＣＶＤ法により形成する。この窒化珪素膜１０は２５ 〜１００ｎｍ、ここでは５０ｎｍの厚さに成膜する。この窒化珪素膜の成膜方法は、ジクロールシランとアンモニアを用いる方法でもよい。また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでもよい。
【００２０】
続いて、スピンコーティング法によって、ポリイミド層１１を少なくとも８００ｎｍ以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層１０とポリイミド層１１よりなる第１の層間絶縁物を形成する。そして、ポリイミド層１１をエッチングして、補助容量用の孔１２を形成する。（図１（Ｂ））
さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。
【００２１】
そして、チタン膜をエッチングし、ブラックマトリクス１３を形成する。ブラックマトリクス１３は先に形成した補助容量用の孔１２を覆うように形成する。かくして、補助容量用の孔１２において、ブラックマトリクス１３とドレイン７との間に、窒化珪素層１０を誘電体とする第２の補助容量１４が形成される。（図１（Ｃ））
ここまでの工程で得られる補助容量用の孔１２とブラックマトリクス１３を上から見た様子を図４（Ｂ）に示す。番号は図１のものに対応する。補助容量用の孔１２とブラックマトリクス１３の重なった部分に第２の補助容量が形成される。（図４（Ｂ））
【００２２】
さらに、第２の層間絶縁物として、厚さ５０００のポリイミド膜１５を成膜し、ポリイミド膜１１および１５と窒化珪素層１０をエッチングして、ドレイン７に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極１６、１７を形成する。（図１（Ｄ））
かくして、アクティブマトリクス回路が完成する。本実施例のように、ポリイミド膜により絶縁層を形成すると平坦化が容易であり、効果が大きい。
【００２３】
〔実施例２〕
本実施例の作製工程を図２に示す。まず、下地膜のコーティングされたガラス基板２１上に、ゲイト配線２２と容量配線２３を厚さ３００ｎｍのアルミニウム膜により形成する。これらの配線の表面には陽極酸化によって酸化物被膜を形成してもよい。かくすると、絶縁性を高められる。次にゲイト絶縁膜として酸化珪素膜２４をプラズマＣＶＤ法により、１００ｎｍの厚さに成膜する。これは窒化珪素膜と酸化珪素膜の多層膜であってもよい。
【００２４】
さらに非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。これは、さらに加熱またはレーザー光の照射によって、結晶性珪素膜としてもよい。このようにして得られた非晶質珪素膜（もしくは結晶性珪素膜）をエッチングすることにより、薄膜トランジスタの半導体層（活性層）２５を得る。
次に、Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で選択的に半導体層２５に注入することにより、ソース２６、ドレイン２７を得る。不純物イオンの注入後、加熱処理もしくはレーザー照射等を行うことにより、不純物イオンの注入が行われた領域の活性化をおこなってもよい。（図２（Ａ））
【００２５】
次に、厚さ６００ｎｍのアルミニウム膜を用いてデータ配線２８、および、ドレインに接続する配線（ドレイン配線）２９を得る。以上において、容量配線２３とドレイン配線２９の間には、ゲイト絶縁膜２４を誘電体とする第１の補助容量３０が形成される。（図２（Ｂ））
次に窒化珪素層３１およびポリイミド層３２を実施例１と同じ条件で形成する。次に、ポリイミド層３２をエッチングして、補助容量用の孔３３を形成する。（図２（Ｃ））
【００２６】
さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。そして、チタン膜をエッチングし、ブラックマトリクス３４を形成する。かくして、補助容量用の孔３３において、ブラックマトリクス３４とドレイン配線２９との間に、窒化珪素層３１を誘電体とする第２の補助容量３５が形成される。（図２（Ｄ））
【００２７】
さらに、第２の層間絶縁物として、厚さ５０００のポリイミド膜３６を成膜し、ポリイミド膜３２および３６と窒化珪素層３１をエッチングして、ドレイン配線２９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極３７、３８を形成する。（図２（Ｅ））
【００２８】
〔実施例３〕
本実施例の作製工程を図５に示す。まず、下地膜のコーティングされたガラス基板５１上に、ゲイト配線５２と容量配線５３を厚さ４００ｎｍのタンタル膜により形成する。これらの配線の表面には陽極酸化によって酸化物被膜を形成してもよい。かくすると、絶縁性を高められる。次にゲイト絶縁膜として酸化珪素膜５４をプラズマＣＶＤ法により、１００ｎｍの厚さに成膜する。これは窒化珪素膜と酸化珪素膜の多層膜であってもよい。
【００２９】
さらに非晶質珪素膜を５０ｎｍの厚さにプラズマＣＶＤ法で成膜する。このようにして得られた非晶質珪素膜をエッチングすることにより、薄膜トランジスタの半導体層（活性層）５５を得る。
次に、Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で選択的に半導体層５５に注入することにより、ソース５６、ドレイン５７を得る。不純物イオンの注入後、加熱処理もしくはレーザー照射等を行うことにより、不純物イオンの注入が行われた領域の活性化をおこなってもよい。（図５（Ａ））
【００３０】
次に、厚さ６００ｎｍのアルミニウム膜を用いてデータ配線５８を得る。以上において、半導体層５５は容量配線５３と重なるように形成される。したがって、容量配線５３とドレイン５７の間には、ゲイト絶縁膜５４を誘電体とする第１の補助容量５９が形成される。（図５（Ｂ））
次に窒化珪素層６０およびポリイミド層６１を実施例１と同じ条件で形成する。次に、ポリイミド層６１をエッチングして、補助容量用の孔６２を形成する。（図５（Ｃ））
【００３１】
さらに、厚さ１００ｎｍのチタン膜をスパッタリング法で成膜し、チタン膜をエッチングして、ブラックマトリクス６３を形成する。かくして、補助容量用の孔６２において、ブラックマトリクス６３とドレイン５７との間に、窒化珪素層６０を誘電体とする第２の補助容量６４が形成される。（図５（Ｄ））
【００３２】
さらに、第２の層間絶縁物として、厚さ５０００のポリイミド膜６５を成膜し、ポリイミド膜６１および６５と窒化珪素層６０をエッチングして、ドレイン５７に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１００ｎｍのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極６６、６７を形成する。（図５（Ｅ））
【００３３】
【発明の効果】
Ｎ型またはＰ型の半導体層もしくはそれに接続する配線とブラックマトリクスとして用いられる導電性被膜とを電極とし、パッシベーション膜として形成される窒化珪素層を誘電体として補助容量を形成することにより、従来の問題点が解決されることが明らかになった。このように本発明は産業上、有益である。
【図面の簡単な説明】
【図１】 実施例１のアクティブマトリクス回路の作製工程断面図を示す。
【図２】 実施例２のアクティブマトリクス回路の作製工程断面図を示す。
【図３】 一般的なアクティブマトリクス回路の回路図を示す。
【図４】 実施例１のアクティブマトリクス回路の作製工程上面図を示す。
【図５】 実施例３のアクティブマトリクス回路の作製工程断面図を示す。
【図６】 従来のアクティブマトリクス回路の作製工程断面図を示す。
【符号の説明】
１ ガラス基板
２ ゲイト配線
３ 容量配線
４ ゲイト絶縁膜
５ 半導体層（活性層）
６ ソース
７ ドレイン
８ データ配線
９ 第１の補助容量
１０ 窒化珪素層
１１、１５ ポリイミド層
１２ 補助容量用の孔
１３ ブラックマトリクス
１４ 第２の補助容量
１６、１７ 画素電極
Claims (12)
- 薄膜トランジスタと、
基板上に形成されたゲイト配線及び容量配線と、
前記ゲイト配線及び前記容量配線上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成され、不純物を含む領域を選択的に有する半導体層と、
前記半導体層上に形成された窒化珪素膜を含む膜と、
前記窒化珪素膜を含む膜上に形成された樹脂層と、
前記樹脂層上に形成され、前記不純物を含む領域と電気的に接続する画素電極と、
前記樹脂層及び前記窒化珪素膜を含む膜上に形成され、ブラックマトリクスとして機能し、一定の電位に保持された金属膜と、を有し、
前記薄膜トランジスタは前記ゲイト配線、前記ゲイト絶縁膜及び前記半導体層を有し、かつ前記不純物を含む領域をソース領域及びドレイン領域とするものであり、
前記容量配線と前記半導体層の前記不純物を含む領域を電極とし、前記ゲイト絶縁膜を誘電体とする補助容量が形成され、
前記半導体層の前記不純物を含む領域と前記金属膜を電極とし、前記窒化珪素膜を含む膜を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 薄膜トランジスタと、
基板上に形成されたゲイト配線及び容量配線と、
前記ゲイト配線及び前記容量配線上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成された半導体層と、
前記半導体層に接する不純物を含む半導体層と、
前記不純物を含む半導体層と接続する金属配線と、
前記金属配線上に形成された窒化珪素膜を含む膜と、
前記窒化珪素膜を含む膜上に形成された樹脂層と、
前記樹脂層上に形成され、前記金属配線と接続する画素電極と、
前記樹脂層及び前記窒化珪素膜を含む膜上に形成され、ブラックマトリクスとして機能し、一定の電位に保持された金属膜と、を有し、
前記薄膜トランジスタは前記ゲイト配線、前記ゲイト絶縁膜及び前記半導体層を有し、かつ前記不純物を含む半導体層をソース領域及びドレイン領域とするものであり、
前記容量配線と前記金属配線を電極とし、前記ゲイト絶縁膜を誘電体とする補助容量が形成され、
前記金属配線と前記金属膜を電極とし、前記窒化珪素膜を含む膜を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 薄膜トランジスタと、
基板上に形成されたゲイト配線及び容量配線と、
前記ゲイト配線及び前記容量配線上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成され、不純物を含む領域を選択的に有する半導体層と、
前記不純物を含む領域に接続された金属配線と、
前記金属配線上に形成された窒化珪素膜を含む膜と、
前記窒化珪素膜を含む膜の一部を露出する孔を有し、前記窒化珪素膜を含む膜上に形成された樹脂層と、
前記窒化珪素膜を含む膜の露出部分に接するとともに前記樹脂層上に形成され、ブラックマトリクスとして機能し、一定の電位に保持された金属膜と、を有し、
前記薄膜トランジスタは前記ゲイト配線、前記ゲイト絶縁膜及び前記半導体層を有し、かつ前記不純物を含む領域をソース領域及びドレイン領域とするものであり、
前記容量配線と前記金属配線を電極とし、前記ゲイト絶縁膜を誘電体とする補助容量が 形成され、
前記金属配線と前記金属膜を電極とし、前記窒化珪素膜を含む膜の露出部分を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 薄膜トランジスタと、
基板上に形成されたゲイト配線及び容量配線と、
前記ゲイト配線及び前記容量配線上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成され、不純物を含む領域を選択的に有する半導体層と、
前記半導体層上に形成された窒化珪素膜を含む膜と、
前記窒化珪素膜を含む膜の一部を露出する孔を有し、前記窒化珪素膜を含む膜上に形成された樹脂層と、
前記窒化珪素膜を含む膜の露出部分に接するとともに前記樹脂層上に形成され、ブラックマトリクスとして機能し、一定の電位に保持された金属膜と、を有し、
前記薄膜トランジスタは前記ゲイト配線、前記ゲイト絶縁膜及び前記半導体層を有し、かつ前記不純物を含む領域をソース領域及びドレイン領域とするものであり、
前記容量配線と前記半導体層の前記不純物を含む領域を電極とし、前記ゲイト絶縁膜を誘電体とする補助容量が形成され、
前記半導体層の前記不純物を含む領域と前記金属膜を電極とし、前記窒化珪素膜を含む膜の露出部分を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 薄膜トランジスタと、
基板上に形成されたゲイト配線および容量配線と、
前記ゲイト配線及び前記容量配線上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成された半導体層と、
前記半導体層と接続したソース及びドレインと、
前記ソース及び前記ドレインと前記半導体層上に形成された窒化珪素膜を含む膜と、
前記窒化珪素膜を含む膜の一部を露出する孔を有し、前記窒化珪素膜上に形成された樹脂層と、
前記窒化珪素膜を含む膜の露出部分に接するとともに前記樹脂層上に形成され、ブラックマトリクスとして機能し、一定の電位に保持された金属膜と、を有し、
前記薄膜トランジスタは前記ゲイト配線、前記ゲイト絶縁膜、前記半導体層、前記ソース及び前記ドレインを有し、
前記容量配線と前記ドレインを電極とし、前記ゲイト絶縁膜を誘電体とする補助容量が形成され、
前記ドレインと前記金属膜を電極とし、前記窒化珪素膜を含む膜の露出部分を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 請求項１乃至請求項５のいずれか一において、前記窒化珪素膜を含む膜を誘電体とする前記補助容量は前記ゲイト絶縁膜を誘電体とする前記補助容量と重なることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項５のいずれか一において、前記金属膜はチタン膜、クロム膜またはアルミニウム膜であることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項５のいずれか一において、前記窒化珪素膜を含む膜は、窒化珪素膜または窒化珪素膜と酸化珪素膜との積層膜であることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項５のいずれか一において、前記窒化珪素膜を含む膜は窒化珪素膜であり、前記窒化珪素膜の厚さは１００ｎｍ以下であることを特徴とするアクティブマトリクス型表示装置。
- 請求項１乃至請求項５のいずれか一において、前記樹脂層は平坦化膜であることを特徴とするアクティブマトリクス型表示装置。
- 薄膜トランジスタと、
基板上に形成されたゲイト配線および容量配線と、
前記ゲイト配線及び前記容量配線に接して形成され、窒化珪素膜及び酸化珪素膜の積層からなるゲイト絶縁膜と、
前記ゲイト絶縁膜を介して前記ゲイト配線と接し、不純物を含む領域を選択的に有する半導体層と、
前記ゲイト配線、前記ゲイト絶縁膜、前記半導体層を有し、かつ前記不純物を含む領域をソース領域及びドレイン領域とする前記薄膜トランジスタ上に形成された窒化珪素膜及び酸化珪素膜の積層からなる層間絶縁膜と、
前記層間絶縁膜上に形成され、ブラックマトリクスとして機能し、一定の電位に保持された金属膜と、を有し、
前記容量配線と前記不純物を含む領域を電極とし、前記ゲイト絶縁膜を誘電体とする第１の補助容量が形成されており、
前記第１の補助容量と重なるように、前記金属膜と前記不純物を含む領域を電極とし、前記層間絶縁膜を誘電体とする第２の補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 請求項１乃至請求項１１のいずれか一において、前記容量配線は前記ゲイト配線と同じ層から形成される配線であることを特徴とするアクティブマトリクス型表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31003396A JP3657371B2 (ja) | 1996-11-06 | 1996-11-06 | アクティブマトリクス型表示装置 |
| US08/962,047 US6262438B1 (en) | 1996-11-04 | 1997-10-31 | Active matrix type display circuit and method of manufacturing the same |
| US09/906,883 US6660549B2 (en) | 1996-11-04 | 2001-07-16 | Method of manufacturing an active matrix type display circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31003396A JP3657371B2 (ja) | 1996-11-06 | 1996-11-06 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142636A JPH10142636A (ja) | 1998-05-29 |
| JP3657371B2 true JP3657371B2 (ja) | 2005-06-08 |
Family
ID=18000356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31003396A Expired - Fee Related JP3657371B2 (ja) | 1996-11-04 | 1996-11-06 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657371B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP3420135B2 (ja) * | 1999-10-26 | 2003-06-23 | 日本電気株式会社 | アクティブマトリクス基板の製造方法 |
| JP4769997B2 (ja) * | 2000-04-06 | 2011-09-07 | ソニー株式会社 | 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法 |
| US6580475B2 (en) | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100446940B1 (ko) * | 2001-08-29 | 2004-09-01 | 일진다이아몬드(주) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| KR101331803B1 (ko) * | 2006-06-30 | 2013-11-25 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| JP5540843B2 (ja) * | 2010-04-05 | 2014-07-02 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、及び電子機器 |
| US8772752B2 (en) * | 2011-05-24 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012134519A (ja) * | 2012-02-13 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US20140014948A1 (en) * | 2012-07-12 | 2014-01-16 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1996
- 1996-11-06 JP JP31003396A patent/JP3657371B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10142636A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784491B2 (ja) | アクティブマトリクス型の表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US6262438B1 (en) | Active matrix type display circuit and method of manufacturing the same | |
| JP3796070B2 (ja) | 液晶表示装置 | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| EP0450941A2 (en) | An active matrix display device | |
| EP0372821A2 (en) | Liquid crystal display panel with reduced pixel defects | |
| JP3307144B2 (ja) | 表示装置 | |
| GB2307087A (en) | Liquid crystal displays | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| US5952675A (en) | Thin film transistor element array | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| JP3602279B2 (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JP3808155B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR100339346B1 (ko) | 액정표시소자제조방법 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |