JP2667304B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2667304B2 JP2667304B2 JP10764791A JP10764791A JP2667304B2 JP 2667304 B2 JP2667304 B2 JP 2667304B2 JP 10764791 A JP10764791 A JP 10764791A JP 10764791 A JP10764791 A JP 10764791A JP 2667304 B2 JP2667304 B2 JP 2667304B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- additional capacitance
- active matrix
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶等の表示媒体と組
み合わせてマトリクス型の表示装置を構成するためのア
クティブマトリクス基板に関する。
み合わせてマトリクス型の表示装置を構成するためのア
クティブマトリクス基板に関する。
【０００２】
【従来の技術】アクティブマトリクス型表示装置は、高
いコントラストを有し、絵素数が制約されない等の利点
がある。そのため、アクティブマトリクス表示装置に用
いられるアクティブマトリクス基板に関する研究が盛ん
に行われている。しかし、アクティブマトリクス基板の
構造は複雑であり、光の利用効率（開口率）が低く、表
示画面が暗いという欠点がある。
いコントラストを有し、絵素数が制約されない等の利点
がある。そのため、アクティブマトリクス表示装置に用
いられるアクティブマトリクス基板に関する研究が盛ん
に行われている。しかし、アクティブマトリクス基板の
構造は複雑であり、光の利用効率（開口率）が低く、表
示画面が暗いという欠点がある。
【０００３】
【発明が解決しようとする課題】このような欠点を解決
したアクティブマトリクス基板の部分平面図を図６に、
図６のＢ−Ｂ線に沿った断面図を図７に示す。このアク
ティブマトリクス基板は、ガラス等の絶縁性基板１と、
基板１上に形成された薄膜トランジスタ（以下「ＴＦ
Ｔ」という）１３とを有している。図６に示すように、
ＴＦＴ１３のゲート電極２はゲートバス配線３に接続さ
れ、ＴＦＴ１３のソース電極６はソースバス配線７に接
続されている。絵素電極１１はＴＦＴ１３のドレイン電
極８に接続され、ゲートバス配線３及びソースバス配線
７上にも重畳されている。また、絵素電極１１には後述
のゲート絶縁膜４及び層間絶縁膜１０を挟んで付加容量
電極１７が対向している。絵素電極１１と付加容量電極
１７との間に付加容量１９が形成されている。付加容量
電極１７は付加容量配線１８に接続されている。
したアクティブマトリクス基板の部分平面図を図６に、
図６のＢ−Ｂ線に沿った断面図を図７に示す。このアク
ティブマトリクス基板は、ガラス等の絶縁性基板１と、
基板１上に形成された薄膜トランジスタ（以下「ＴＦ
Ｔ」という）１３とを有している。図６に示すように、
ＴＦＴ１３のゲート電極２はゲートバス配線３に接続さ
れ、ＴＦＴ１３のソース電極６はソースバス配線７に接
続されている。絵素電極１１はＴＦＴ１３のドレイン電
極８に接続され、ゲートバス配線３及びソースバス配線
７上にも重畳されている。また、絵素電極１１には後述
のゲート絶縁膜４及び層間絶縁膜１０を挟んで付加容量
電極１７が対向している。絵素電極１１と付加容量電極
１７との間に付加容量１９が形成されている。付加容量
電極１７は付加容量配線１８に接続されている。
【０００４】このように、絵素電極１１がゲートバス配
線３及びソースバス配線７に重畳して形成されているア
クティブマトリクス基板の構成は、特に反射型表示装置
の開口率を増大させるのに有効である。
線３及びソースバス配線７に重畳して形成されているア
クティブマトリクス基板の構成は、特に反射型表示装置
の開口率を増大させるのに有効である。
【０００５】図６及び図７に示すアクティブマトリクス
基板の製造方法を図８及び図９に示す。まず、ガラス等
の絶縁性基板１上に、Ｔａ、Ｃｒ等からなるゲートバス
配線３及びゲート電極２を形成する。次に、ＩＴＯ（In
dium Tin Oxide）等の透明導電膜からなる付加容量電極
１７及び付加容量配線１８を形成する。次に、Ｓｉ
Ｎx、ＳｉＯx等からなるゲート絶縁膜４、Ｐ（リン）を
ドープしたｎ+型のアモルファスシリコン（以下では
「ａ−Ｓｉ」という）層からなるコンタクト層９、９、
及びａ−Ｓｉ層からなる半導体層５を形成する。次に、
Ｍｏ、Ｔｉ、Ａｌ等からなるソース電極６、ドレイン電
極８、及びソースバス配線７を形成する（図８）。以上
により、ＴＦＴ１３が完成する。
基板の製造方法を図８及び図９に示す。まず、ガラス等
の絶縁性基板１上に、Ｔａ、Ｃｒ等からなるゲートバス
配線３及びゲート電極２を形成する。次に、ＩＴＯ（In
dium Tin Oxide）等の透明導電膜からなる付加容量電極
１７及び付加容量配線１８を形成する。次に、Ｓｉ
Ｎx、ＳｉＯx等からなるゲート絶縁膜４、Ｐ（リン）を
ドープしたｎ+型のアモルファスシリコン（以下では
「ａ−Ｓｉ」という）層からなるコンタクト層９、９、
及びａ−Ｓｉ層からなる半導体層５を形成する。次に、
Ｍｏ、Ｔｉ、Ａｌ等からなるソース電極６、ドレイン電
極８、及びソースバス配線７を形成する（図８）。以上
により、ＴＦＴ１３が完成する。
【０００６】次に、ポリイミド、アクリル樹脂等からな
る層間絶縁膜１０を基板１上の全面に形成し、ドレイン
電極８に対応する層間絶縁膜１０の部分にコンタクトホ
ール１２を形成する（図９）。更に、ＩＴＯ膜を基板１
上の全面に形成しパターニングを行って、絵素電極１１
を得る（図７）。これにより、絵素電極１１はコンタク
トホール１２を介してＴＦＴ１３のドレイン電極８に電
気的に接続される。また、前述のように、絵素電極１１
と付加容量電極１７との間に付加容量１９が形成され
る。
る層間絶縁膜１０を基板１上の全面に形成し、ドレイン
電極８に対応する層間絶縁膜１０の部分にコンタクトホ
ール１２を形成する（図９）。更に、ＩＴＯ膜を基板１
上の全面に形成しパターニングを行って、絵素電極１１
を得る（図７）。これにより、絵素電極１１はコンタク
トホール１２を介してＴＦＴ１３のドレイン電極８に電
気的に接続される。また、前述のように、絵素電極１１
と付加容量電極１７との間に付加容量１９が形成され
る。
【０００７】このようなアクティブマトリクス基板で
は、各絵素電極１１に接続されたゲート電極２にゲート
オンの信号を印加し、ソース電極６からドレイン電極８
を介して絵素電極１１に画像信号が書き込まれる。次
に、ゲートオフの信号がゲート電極２に出力され、次に
ゲートオンの信号が印加されるまでの１フレームの間、
書き込まれた画像信号が保持される。絵素電極１１と付
加容量電極１７との間に形成される付加容量１９は、こ
の画像信号を保持する機能を果たしている。
は、各絵素電極１１に接続されたゲート電極２にゲート
オンの信号を印加し、ソース電極６からドレイン電極８
を介して絵素電極１１に画像信号が書き込まれる。次
に、ゲートオフの信号がゲート電極２に出力され、次に
ゲートオンの信号が印加されるまでの１フレームの間、
書き込まれた画像信号が保持される。絵素電極１１と付
加容量電極１７との間に形成される付加容量１９は、こ
の画像信号を保持する機能を果たしている。
【０００８】ところが、付加容量１９を構成している絵
素電極１１と付加容量電極１７との間には、ゲート絶縁
膜４と層間絶縁膜１０が存在するため、付加容量１９は
ゲート絶縁膜４による容量と層間絶縁膜１０による容量
とが直列に配列された構成を有することとなり、付加容
量１９の容量値は小さくなってしまう。そのため、この
アクティブマトリクス基板を用いた表示装置では、コン
トラストの低下などの画像品位の低下が生ずることにな
る。
素電極１１と付加容量電極１７との間には、ゲート絶縁
膜４と層間絶縁膜１０が存在するため、付加容量１９は
ゲート絶縁膜４による容量と層間絶縁膜１０による容量
とが直列に配列された構成を有することとなり、付加容
量１９の容量値は小さくなってしまう。そのため、この
アクティブマトリクス基板を用いた表示装置では、コン
トラストの低下などの画像品位の低下が生ずることにな
る。
【０００９】本発明はこのような問題点を解決するもの
であり、本発明の目的は、大きな容量値を有する付加容
量を備え、しかも開口率の大きなアクティブマトリクス
基板を提供することである。
であり、本発明の目的は、大きな容量値を有する付加容
量を備え、しかも開口率の大きなアクティブマトリクス
基板を提供することである。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に形成された付加容量電極
と、該付加容量電極上に形成された絶縁膜と、前記付加
容量電極に前記絶縁膜を挟んで対向する第１の透明電極
と、該第１の透明電極に電気的に接続されたドレイン電
極を有する薄膜トランジスタと、該薄膜トランジスタ及
び前記第１の透明電極上に形成された層間絶縁膜と、該
層間絶縁膜に穿設されたコンタクトホールと、前記層間
絶縁膜上に形成され前記コンタクトホールを介して前記
ドレイン電極に電気的に接続された第２の透明電極と、
を具備してなり、前記第１の透明電極は前記付加容量電
極と協働して付加容量を構成するとともに前記第２の透
明電極は絵素電極を構成していることを特徴とする。ま
た、本発明のアクティブマトリクス基板において、前記
絶縁性基板上には前記薄膜トランジスタのゲート電極に
接続されたゲートバス配線とソース電極に接続されたソ
ースバス配線が形成され、該ソースバス配線及び前記ゲ
ートバス配線上に前記層間絶縁膜を介して前記第２の透
明電極の縁部が重畳されている構成とすることもでき
る。
リクス基板は、絶縁性基板上に形成された付加容量電極
と、該付加容量電極上に形成された絶縁膜と、前記付加
容量電極に前記絶縁膜を挟んで対向する第１の透明電極
と、該第１の透明電極に電気的に接続されたドレイン電
極を有する薄膜トランジスタと、該薄膜トランジスタ及
び前記第１の透明電極上に形成された層間絶縁膜と、該
層間絶縁膜に穿設されたコンタクトホールと、前記層間
絶縁膜上に形成され前記コンタクトホールを介して前記
ドレイン電極に電気的に接続された第２の透明電極と、
を具備してなり、前記第１の透明電極は前記付加容量電
極と協働して付加容量を構成するとともに前記第２の透
明電極は絵素電極を構成していることを特徴とする。ま
た、本発明のアクティブマトリクス基板において、前記
絶縁性基板上には前記薄膜トランジスタのゲート電極に
接続されたゲートバス配線とソース電極に接続されたソ
ースバス配線が形成され、該ソースバス配線及び前記ゲ
ートバス配線上に前記層間絶縁膜を介して前記第２の透
明電極の縁部が重畳されている構成とすることもでき
る。
【００１１】
【００１２】
【００１３】
【作用】本発明のアクティブマトリクス基板では、基板
上の付加容量電極と、付加容量電極上に絶縁膜を挟んで
対向する第１電極との間に付加容量が形成されるので、
付加容量の容量値を大きくすることができる。また、第
１電極には薄膜トランジスタのドレイン電極が接続さ
れ、第１電極及び薄膜トランジスタ上に形成された層間
絶縁膜にはコンタクトホールが形成されている。層間絶
縁膜上には絵素電極を構成する第２電極が形成され、第
２電極はコンタクトホールを介して薄膜トランジスタの
ドレイン電極に接続されている。従って、絵素電極を構
成する第２電極は薄膜トランジスタに接続されている走
査線及び／又は信号線に層間絶縁膜を挟んで重畳形成さ
れ得るので、基板の開口率を向上させることが可能とな
る。
上の付加容量電極と、付加容量電極上に絶縁膜を挟んで
対向する第１電極との間に付加容量が形成されるので、
付加容量の容量値を大きくすることができる。また、第
１電極には薄膜トランジスタのドレイン電極が接続さ
れ、第１電極及び薄膜トランジスタ上に形成された層間
絶縁膜にはコンタクトホールが形成されている。層間絶
縁膜上には絵素電極を構成する第２電極が形成され、第
２電極はコンタクトホールを介して薄膜トランジスタの
ドレイン電極に接続されている。従って、絵素電極を構
成する第２電極は薄膜トランジスタに接続されている走
査線及び／又は信号線に層間絶縁膜を挟んで重畳形成さ
れ得るので、基板の開口率を向上させることが可能とな
る。
【００１４】
【実施例】本発明の実施例について以下に説明する。本
実施例のアクティブマトリクス基板の一実施例の平面図
を図２に、図２のＡ−Ａ線に沿った断面図を図１に示
す。本実施例のアクティブマトリクス基板は、ガラス等
の絶縁性基板１と、基板１上に形成されたＴＦＴ１３と
を有している。図２に示すように、ＴＦＴ１３のゲート
電極２はゲートバス配線３に接続され、ＴＦＴ１３のソ
ース電極６はソースバス配線７に接続されている。絵素
電極１１は、後述の層間絶縁膜を挟んで重畳された下層
の第１電極１１ａと上層の第２電極１１ｂとのうち、上
層の第２電極１１ｂから構成される。これら第１電極１
１ａ及び第２電極１１ｂは共にＴＦＴ１３のドレイン電
極８に接続され、絵素電極を構成する第２電極１１ｂは
ゲートバス配線３及びソースバス配線７上にも重畳され
ている。また、第１電極１１ａにはゲート絶縁膜４を挟
んで付加容量電極１７が対向している。第１電極１１ａ
と付加容量電極１７との間に付加容量１９が形成されて
いる。付加容量電極１７は付加容量配線１８に接続され
ている。
実施例のアクティブマトリクス基板の一実施例の平面図
を図２に、図２のＡ−Ａ線に沿った断面図を図１に示
す。本実施例のアクティブマトリクス基板は、ガラス等
の絶縁性基板１と、基板１上に形成されたＴＦＴ１３と
を有している。図２に示すように、ＴＦＴ１３のゲート
電極２はゲートバス配線３に接続され、ＴＦＴ１３のソ
ース電極６はソースバス配線７に接続されている。絵素
電極１１は、後述の層間絶縁膜を挟んで重畳された下層
の第１電極１１ａと上層の第２電極１１ｂとのうち、上
層の第２電極１１ｂから構成される。これら第１電極１
１ａ及び第２電極１１ｂは共にＴＦＴ１３のドレイン電
極８に接続され、絵素電極を構成する第２電極１１ｂは
ゲートバス配線３及びソースバス配線７上にも重畳され
ている。また、第１電極１１ａにはゲート絶縁膜４を挟
んで付加容量電極１７が対向している。第１電極１１ａ
と付加容量電極１７との間に付加容量１９が形成されて
いる。付加容量電極１７は付加容量配線１８に接続され
ている。
【００１５】図１及び図２に示すアクティブマトリクス
基板の製造方法を、図３〜図５に示す。本実施例のアク
ティブマトリクス基板を製造工程に従って説明する。ま
ず、ガラスからなる絶縁性基板１上に、スパッタリング
法により３００ｎｍの厚さのＴａ金属膜を形成し、この
金属膜をフォトリソグラフィ法及びエッチングによりパ
ターニングして、ゲートバス配線３及びゲート電極２を
形成する。次に、スパッタリング法により８０ｎｍの厚
さのＩＴＯ膜を形成し、ホトリソグラフィ法及びエッチ
ングによりパターニングを行って、付加容量電極１７及
び付加容量配線１８を形成する。次に、プラズマＣＶＤ
法により、４００ｎｍの厚さのＳｉＮxからなるゲート
絶縁膜４と、後に半導体層５となる厚さ１００ｎｍのａ
−Ｓｉ層と、後にコンタクト層９、９となるｎ+型ａ−
Ｓｉ層とをこの順で連続的に形成する。次に、ｎ+型ａ
−Ｓｉ層とａ−Ｓｉ層のパターニングを行って、コンタ
クト層９、９及び半導体層５を形成する。
基板の製造方法を、図３〜図５に示す。本実施例のアク
ティブマトリクス基板を製造工程に従って説明する。ま
ず、ガラスからなる絶縁性基板１上に、スパッタリング
法により３００ｎｍの厚さのＴａ金属膜を形成し、この
金属膜をフォトリソグラフィ法及びエッチングによりパ
ターニングして、ゲートバス配線３及びゲート電極２を
形成する。次に、スパッタリング法により８０ｎｍの厚
さのＩＴＯ膜を形成し、ホトリソグラフィ法及びエッチ
ングによりパターニングを行って、付加容量電極１７及
び付加容量配線１８を形成する。次に、プラズマＣＶＤ
法により、４００ｎｍの厚さのＳｉＮxからなるゲート
絶縁膜４と、後に半導体層５となる厚さ１００ｎｍのａ
−Ｓｉ層と、後にコンタクト層９、９となるｎ+型ａ−
Ｓｉ層とをこの順で連続的に形成する。次に、ｎ+型ａ
−Ｓｉ層とａ−Ｓｉ層のパターニングを行って、コンタ
クト層９、９及び半導体層５を形成する。
【００１６】次に、この基板上の全面に、厚さ２００ｎ
ｍのＭｏ金属層をスパッタリング法によって形成し、こ
のＭｏ金属層のパターニングを行って、ソース電極６、
ドレイン電極８、及びソースバス配線７を形成する。以
上により、ＴＦＴ１３が完成する。更に、ＴＦＴ１３を
覆って基板１上の全面に、１００ｎｍの厚さのＩＴＯ膜
を形成し、パターニングを行って第１電極１１ａを形成
する。本実施例では第１電極１１ａと付加容量電極１７
との間に付加容量１９が形成される（図３）。
ｍのＭｏ金属層をスパッタリング法によって形成し、こ
のＭｏ金属層のパターニングを行って、ソース電極６、
ドレイン電極８、及びソースバス配線７を形成する。以
上により、ＴＦＴ１３が完成する。更に、ＴＦＴ１３を
覆って基板１上の全面に、１００ｎｍの厚さのＩＴＯ膜
を形成し、パターニングを行って第１電極１１ａを形成
する。本実施例では第１電極１１ａと付加容量電極１７
との間に付加容量１９が形成される（図３）。
【００１７】次に、ＴＦＴ１３及び第１電極１１ａを形
成した基板１上の全面にポリイミド樹脂膜又はアクリル
樹脂膜からなる層間絶縁膜１０を１μｍの厚さに塗布す
る（図４）。次に、層間絶縁膜１０のドレイン電極８に
対応する部分にコンタクトホール１２を形成する（図
５）。更に、層間絶縁膜１０及びコンタクトホール１２
上にＩＴＯ膜を形成し、パターニングを行って絵素電極
である第２電極１１ｂを形成する（図１）。これによ
り、第２電極１１ｂは層間絶縁膜１０に形成されたコン
タクトホール１２を介してＴＦＴ１３のドレイン電極８
に接続される。また、図２に示すように、絵素電極であ
る第２電極１１ｂの周縁はゲートバス配線３及びソース
バス配線７に、層間絶縁膜１０を挟んで重畳形成され
る。
成した基板１上の全面にポリイミド樹脂膜又はアクリル
樹脂膜からなる層間絶縁膜１０を１μｍの厚さに塗布す
る（図４）。次に、層間絶縁膜１０のドレイン電極８に
対応する部分にコンタクトホール１２を形成する（図
５）。更に、層間絶縁膜１０及びコンタクトホール１２
上にＩＴＯ膜を形成し、パターニングを行って絵素電極
である第２電極１１ｂを形成する（図１）。これによ
り、第２電極１１ｂは層間絶縁膜１０に形成されたコン
タクトホール１２を介してＴＦＴ１３のドレイン電極８
に接続される。また、図２に示すように、絵素電極であ
る第２電極１１ｂの周縁はゲートバス配線３及びソース
バス配線７に、層間絶縁膜１０を挟んで重畳形成され
る。
【００１８】本実施例では、付加容量１９を構成する付
加容量電極１７と第１電極１１ａとの間には、比較的薄
いゲート絶縁膜４のみが存在するので、付加容量１９の
容量値を大きくすることができる。また、絵素電極であ
る第２電極１１ｂはゲートバス配線３及びソースバス配
線７にその周縁を重畳して形成されているので、この基
板の開口率を大きくすることができる。
加容量電極１７と第１電極１１ａとの間には、比較的薄
いゲート絶縁膜４のみが存在するので、付加容量１９の
容量値を大きくすることができる。また、絵素電極であ
る第２電極１１ｂはゲートバス配線３及びソースバス配
線７にその周縁を重畳して形成されているので、この基
板の開口率を大きくすることができる。
【００１９】
【００２０】
【発明の効果】本発明のアクティブマトリクス基板で
は、付加容量は絶縁膜を挟んで対向する付加容量電極と
第１の透明電極との間に形成されているので、付加容量
の容量値を大きくすることができる。従って、本発明の
アクティブマトリクス基板を用いて表示装置を構成すれ
ば、高いコントラストの表示画面が得られる。また、絵
素電極は層間絶縁膜上に形成された第２の透明電極で構
成されているので、絵素電極の面積を大きくすることが
でき、表示装置の開口率を高めることができる。従っ
て、本発明のアクティブマトリクス基板を用いた表示装
置では、明るい表示画面が得られる。また、ソースバス
配線及びゲートバス配線上に層間絶縁膜を介して絵素電
極が重畳されている構成とすることも可能であり、より
一層の高コントラストを得ることができる。
は、付加容量は絶縁膜を挟んで対向する付加容量電極と
第１の透明電極との間に形成されているので、付加容量
の容量値を大きくすることができる。従って、本発明の
アクティブマトリクス基板を用いて表示装置を構成すれ
ば、高いコントラストの表示画面が得られる。また、絵
素電極は層間絶縁膜上に形成された第２の透明電極で構
成されているので、絵素電極の面積を大きくすることが
でき、表示装置の開口率を高めることができる。従っ
て、本発明のアクティブマトリクス基板を用いた表示装
置では、明るい表示画面が得られる。また、ソースバス
配線及びゲートバス配線上に層間絶縁膜を介して絵素電
極が重畳されている構成とすることも可能であり、より
一層の高コントラストを得ることができる。
【図１】本発明のアクティブマトリクス基板の一実施例
の断面図である。
の断面図である。
【図２】図１の基板の平面図である。
【図３】図１及び図２のアクティブマトリクス基板の製
造工程を示す断面図である。
造工程を示す断面図である。
【図４】図１及び図２のアクティブマトリクス基板の製
造工程を示す断面図である。
造工程を示す断面図である。
【図５】図１及び図２のアクティブマトリクス基板の製
造工程を示す断面図である。
造工程を示す断面図である。
【図６】従来のアクティブマトリクス基板の平面図であ
る。
る。
【図７】図６のＢ−Ｂ線に沿った断面図である。
【図８】図６及び図７に示すアクティブマトリクス基板
の製造工程を示す図である。
の製造工程を示す図である。
【図９】図６及び図７に示すアクティブマトリクス基板
の製造工程を示す図である。
の製造工程を示す図である。
１ 絶縁性基板 ２ ゲート電極 ３ ゲートバス配線 ４ ゲート絶縁膜 ５ 半導体層 ６ ソース電極 ７ ソースバス配線 ８ ドレイン電極 ９ コンタクト層 １０ 層間絶縁膜 １１ 絵素電極 １１ａ 第１電極 １１ｂ 第２電極 １２ コンタクトホール １３ ＴＦＴ １７ 付加容量電極 １８ 付加容量配線 １９ 付加容量
Claims (2)
- 【請求項１】 絶縁性基板上に形成された付加容量電極
と、該付加容量電極上に形成された絶縁膜と、前記付加
容量電極に前記絶縁膜を挟んで対向する第１の透明電極
と、該第１の透明電極に電気的に接続されたドレイン電
極を有する薄膜トランジスタと、該薄膜トランジスタ及
び前記第１の透明電極上に形成された層間絶縁膜と、該
層間絶縁膜に穿設されたコンタクトホールと、前記層間
絶縁膜上に形成され前記コンタクトホールを介して前記
ドレイン電極に電気的に接続された第２の透明電極と、
を具備してなり、前記第１の透明電極は前記付加容量電
極と協働して付加容量を構成するとともに前記第２の透
明電極は絵素電極を構成していることを特徴とするアク
ティブマトリクス基板。 - 【請求項２】 前記絶縁性基板上には前記薄膜トランジ
スタのゲート電極に接続されたゲートバス配線とソース
電極に接続されたソースバス配線が形成され、該ソース
バス配線及び前記ゲートバス配線上に前記層間絶縁膜を
介して前記第２の透明電極の縁部が重畳されている請求
項１に記載のアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10764791A JP2667304B2 (ja) | 1991-05-13 | 1991-05-13 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10764791A JP2667304B2 (ja) | 1991-05-13 | 1991-05-13 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335617A JPH04335617A (ja) | 1992-11-24 |
| JP2667304B2 true JP2667304B2 (ja) | 1997-10-27 |
Family
ID=14464494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10764791A Expired - Lifetime JP2667304B2 (ja) | 1991-05-13 | 1991-05-13 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667304B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994721A (en) | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| JP3541014B2 (ja) * | 1995-08-11 | 2004-07-07 | シャープ株式会社 | 液晶表示装置 |
| JP3541026B2 (ja) * | 1995-08-11 | 2004-07-07 | シャープ株式会社 | 液晶表示装置、およびアクティブマトリクス基板 |
| JP2001290172A (ja) * | 1995-08-11 | 2001-10-19 | Sharp Corp | 液晶表示装置 |
| JPH09105952A (ja) * | 1995-10-11 | 1997-04-22 | Toshiba Electron Eng Corp | アクティブマトリクス型液晶表示装置 |
| DE69635239T2 (de) | 1995-11-21 | 2006-07-06 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| KR100289510B1 (ko) | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | 티에프티어레이기판및그것을이용한액정표시장치 |
| JPH11243204A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及びその液晶表示装置 |
| JP3134866B2 (ja) | 1999-02-05 | 2001-02-13 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| US6720577B2 (en) | 2000-09-06 | 2004-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4986351B2 (ja) * | 2000-09-06 | 2012-07-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4871938B2 (ja) * | 2002-07-08 | 2012-02-08 | シャープ株式会社 | 液晶表示装置 |
| TWI351764B (en) | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
| WO2018130899A1 (en) * | 2017-01-11 | 2018-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55518A (en) * | 1978-06-14 | 1980-01-05 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPH0823640B2 (ja) * | 1986-09-12 | 1996-03-06 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1991
- 1991-05-13 JP JP10764791A patent/JP2667304B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04335617A (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JP3796070B2 (ja) | 液晶表示装置 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US6717631B2 (en) | Array substrate for use in LCD device | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH0535433B2 (ja) | ||
| JPH028821A (ja) | アクティブマトリックス基板 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |