JPH0862629A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0862629A JPH0862629A JP19264194A JP19264194A JPH0862629A JP H0862629 A JPH0862629 A JP H0862629A JP 19264194 A JP19264194 A JP 19264194A JP 19264194 A JP19264194 A JP 19264194A JP H0862629 A JPH0862629 A JP H0862629A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- color filter
- display device
- electrodes
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 カラーフィルタ層をアレイ基板側に形成した
場合にも、駆動電圧の上昇を伴うことのない液晶表示装
置を提供する。 【構成】 アレイ基板21は、ガラス基板22にゲート電極
23、ゲート絶縁膜24を形成する。ゲート絶縁膜24の上部
に、半導体層25、オーミックコンタクト層26，27を積層
形成する。ゲート絶縁膜24上には、透明電極28、カラー
フィルタ層29および表示画素電極30を積層形成する。オ
ーミックコンタクト層26上に、ドレイン電極31と透明電
極28および表示画素電極30に接続したソース電極32を接
続し、薄膜トランジスタ33を形成する。対向基板35は、
ガラス基板36上に、共通電極37を形成する。アレイ基板
21および対向基板35間に、液晶層38を形成する。カラー
フィルタ層29が液晶層38に対した直列の容量にならない
ため、電圧降下が生じず、液晶印加電圧の上昇に伴うド
ライバーＩＣの高コスト化も回避でき、安価にできる。
場合にも、駆動電圧の上昇を伴うことのない液晶表示装
置を提供する。 【構成】 アレイ基板21は、ガラス基板22にゲート電極
23、ゲート絶縁膜24を形成する。ゲート絶縁膜24の上部
に、半導体層25、オーミックコンタクト層26，27を積層
形成する。ゲート絶縁膜24上には、透明電極28、カラー
フィルタ層29および表示画素電極30を積層形成する。オ
ーミックコンタクト層26上に、ドレイン電極31と透明電
極28および表示画素電極30に接続したソース電極32を接
続し、薄膜トランジスタ33を形成する。対向基板35は、
ガラス基板36上に、共通電極37を形成する。アレイ基板
21および対向基板35間に、液晶層38を形成する。カラー
フィルタ層29が液晶層38に対した直列の容量にならない
ため、電圧降下が生じず、液晶印加電圧の上昇に伴うド
ライバーＩＣの高コスト化も回避でき、安価にできる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを用
いてアレイ基板を構成したたとえばアクティブマトリク
ス型の液晶表示装置に関する。
いてアレイ基板を構成したたとえばアクティブマトリク
ス型の液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、テレビジョン表
示やグラフィックディスプレイなどを指向した大容量で
高密度のアクティブマトリクス型表示装置の開発および
実用化が盛んである。そして、このような液晶表示装置
では、クロストークのない高コントラストの表示が行な
えるように、各画素の駆動と制御を行なう手段として半
導体スイッチが用いられている。また、この半導体スイ
ッチとしては、透過型表示が可能であり大面積化も容易
であるなどの理由から、透明絶縁基板上に形成された薄
膜トランジスタや金属−絶縁膜−金属（Metal Insulati
on Metal）のスイッチング素子が用いられている。
示やグラフィックディスプレイなどを指向した大容量で
高密度のアクティブマトリクス型表示装置の開発および
実用化が盛んである。そして、このような液晶表示装置
では、クロストークのない高コントラストの表示が行な
えるように、各画素の駆動と制御を行なう手段として半
導体スイッチが用いられている。また、この半導体スイ
ッチとしては、透過型表示が可能であり大面積化も容易
であるなどの理由から、透明絶縁基板上に形成された薄
膜トランジスタや金属−絶縁膜−金属（Metal Insulati
on Metal）のスイッチング素子が用いられている。
【０００３】そして、たとえば図８に示す構成が知られ
ている。
ている。
【０００４】すなわち、アレイ基板１は、ガラス基板２
上にゲート電極３が形成され、このゲート電極３上にゲ
ート絶縁膜４、半導体層５、オーミックコンタクト層
６，７が積層されているとともに、表示画素電極８がマ
トリクス状に形成されている。また、オーミックコンタ
クト層６上にはドレイン電極９が形成され、オーミック
コンタクト層７上には表示画素電極８に接続されたソー
ス電極10が形成されている。そして、これらで薄膜トラ
ンジスタ11を形成し、この薄膜トランジスタ11も表示画
素電極８に対応してマトリクス状に配設されている。
上にゲート電極３が形成され、このゲート電極３上にゲ
ート絶縁膜４、半導体層５、オーミックコンタクト層
６，７が積層されているとともに、表示画素電極８がマ
トリクス状に形成されている。また、オーミックコンタ
クト層６上にはドレイン電極９が形成され、オーミック
コンタクト層７上には表示画素電極８に接続されたソー
ス電極10が形成されている。そして、これらで薄膜トラ
ンジスタ11を形成し、この薄膜トランジスタ11も表示画
素電極８に対応してマトリクス状に配設されている。
【０００５】さらに、このアレイ基板１には、対向基板
12が間隙を介して対向され、この対向基板12はガラス基
板13上に表示画素電極８に対応してカラーフィルタ層14
が形成され、このカラーフィルタ層14上にはこのカラー
フィルタ層14を覆うように透明電極材料からなる共通電
極15が形成されている。
12が間隙を介して対向され、この対向基板12はガラス基
板13上に表示画素電極８に対応してカラーフィルタ層14
が形成され、このカラーフィルタ層14上にはこのカラー
フィルタ層14を覆うように透明電極材料からなる共通電
極15が形成されている。
【０００６】そして、アレイ基板１と対向基板12とを貼
り合わせ、これらアレイ基板１と対向基板12との間隙に
液晶を注入して液晶層16を形成し、表示画素電極８に対
して液晶層16を介して共通電極15が配置され液晶表示装
置として構成される。
り合わせ、これらアレイ基板１と対向基板12との間隙に
液晶を注入して液晶層16を形成し、表示画素電極８に対
して液晶層16を介して共通電極15が配置され液晶表示装
置として構成される。
【０００７】また、この図８に示す構成は、図９に示す
ように、薄膜トランジスタ11のゲートが行毎に走査線17
にて接続されるとともに、ドレインが列毎に信号線18に
て接続され、ソースには表示画素電極８および共通電極
15間の液晶層16を介して接続されている。そして、表示
画素電極８と共通電極15の電位差によって液晶層16の液
晶分子の配列が制御され、表示が行なわれる。
ように、薄膜トランジスタ11のゲートが行毎に走査線17
にて接続されるとともに、ドレインが列毎に信号線18に
て接続され、ソースには表示画素電極８および共通電極
15間の液晶層16を介して接続されている。そして、表示
画素電極８と共通電極15の電位差によって液晶層16の液
晶分子の配列が制御され、表示が行なわれる。
【０００８】ところで、この図８に示すように構成され
た液晶表示装置では、対向基板12にカラーフィルタ層14
を形成する必要がある。そして、このカラーフィルタ層
14の形成には一般的なフォトリソグラフィプロセスが用
いられるため、対向基板12の製造コストが高くなり、表
示装置全体としての製造コストを高くしてしまう。
た液晶表示装置では、対向基板12にカラーフィルタ層14
を形成する必要がある。そして、このカラーフィルタ層
14の形成には一般的なフォトリソグラフィプロセスが用
いられるため、対向基板12の製造コストが高くなり、表
示装置全体としての製造コストを高くしてしまう。
【０００９】この製造コストの問題を回避するための構
成として、たとえば図１０に示す構成が知られている。
成として、たとえば図１０に示す構成が知られている。
【００１０】この図１０に示す構成は、図８に示す構成
において、対向基板12のカラーフィルタ層14を取り除
き、表示画素電極８上に、カラーフィルタ層19を形成し
たものである。
において、対向基板12のカラーフィルタ層14を取り除
き、表示画素電極８上に、カラーフィルタ層19を形成し
たものである。
【００１１】このようにして構成された液晶表示装置で
は対向基板12側にカラーフィルタ層を形成する必要がな
いため、安価な対向基板12を用いることができる。一
方、アレイ基板１側に設けるカラーフィルタ層19は、す
でに形成されている表示画素電極８上に、製造コストが
安い電着法を用いて形成することができるため、製造コ
ストを低下できる。
は対向基板12側にカラーフィルタ層を形成する必要がな
いため、安価な対向基板12を用いることができる。一
方、アレイ基板１側に設けるカラーフィルタ層19は、す
でに形成されている表示画素電極８上に、製造コストが
安い電着法を用いて形成することができるため、製造コ
ストを低下できる。
【００１２】
【発明が解決しようとする課題】しかしながら、この図
１０に示す構成を図１１に示すように等価回路にて考え
ると、カラーフィルタ層19は有機絶縁物であるため、表
示画素電極８と共通電極15との間には液晶層16とこのカ
ラーフィルタ層19との直列容量が形成されることにな
る。
１０に示す構成を図１１に示すように等価回路にて考え
ると、カラーフィルタ層19は有機絶縁物であるため、表
示画素電極８と共通電極15との間には液晶層16とこのカ
ラーフィルタ層19との直列容量が形成されることにな
る。
【００１３】たとえばカラーフィルタ層19は所望の分光
透過特性を得るために２μｍ前後の厚さを必要とし、比
誘電率は４程度である。一方、液晶層16は所望の電気光
学特性を得るために６μｍ前後の厚さに設定され、平均
的比誘電率は７程度である。このような構成の下に、従
来と同等な電圧を液晶層16に印加しようとした場合、表
示画素電極８と共通電極15との間に印加する信号電圧を
１．６倍程度にすることが必要となり、その結果、チッ
プサイズが大きく、かつ高価である高耐圧のドライバー
ＩＣを用いなければならず、システム全体としての製造
コストを低減することが難しい。
透過特性を得るために２μｍ前後の厚さを必要とし、比
誘電率は４程度である。一方、液晶層16は所望の電気光
学特性を得るために６μｍ前後の厚さに設定され、平均
的比誘電率は７程度である。このような構成の下に、従
来と同等な電圧を液晶層16に印加しようとした場合、表
示画素電極８と共通電極15との間に印加する信号電圧を
１．６倍程度にすることが必要となり、その結果、チッ
プサイズが大きく、かつ高価である高耐圧のドライバー
ＩＣを用いなければならず、システム全体としての製造
コストを低減することが難しい。
【００１４】本発明は、上記問題点に鑑みなされたもの
で、カラーフィルタ層をアレイ基板側に形成した場合に
も、駆動電圧の上昇を伴うことのない液晶表示装置を提
供することを目的とする。
で、カラーフィルタ層をアレイ基板側に形成した場合に
も、駆動電圧の上昇を伴うことのない液晶表示装置を提
供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、第１の絶縁性
基板の一主面上に薄膜トランジスタおよびこの薄膜トラ
ンジスタのソース電極に接続される表示画素電極がマト
リクス状に配列形成されたアレイ基板と、第２の絶縁性
基板の一主面上に共通電極が形成されこの一主面が前記
アレイ基板の一主面に間隙を介して対向する対向基板
と、前記間隙に挟持された液晶とを備えた液晶表示装置
において、前記ソース電極に接続され前記表示画素電極
に対応して前記アレイ基板上にマトリクス状に配列形成
された透明電極と、前記透明電極上に形成されたカラー
フィルタ層とを備え、このカラーフィルタ層上に前記表
示画素電極が形成されたものである。
基板の一主面上に薄膜トランジスタおよびこの薄膜トラ
ンジスタのソース電極に接続される表示画素電極がマト
リクス状に配列形成されたアレイ基板と、第２の絶縁性
基板の一主面上に共通電極が形成されこの一主面が前記
アレイ基板の一主面に間隙を介して対向する対向基板
と、前記間隙に挟持された液晶とを備えた液晶表示装置
において、前記ソース電極に接続され前記表示画素電極
に対応して前記アレイ基板上にマトリクス状に配列形成
された透明電極と、前記透明電極上に形成されたカラー
フィルタ層とを備え、このカラーフィルタ層上に前記表
示画素電極が形成されたものである。
【００１６】
【作用】本発明は、アレイ基板上にマトリクス状に透明
電極を配列形成し、この透明電極上にカラーフィルタ層
を形成し、このカラーフィルタ層上に表示画素電極が形
成したため、カラーフィルタ層が容量として作用するこ
とがなくなり、液晶層に印加される電圧が低下すること
を防止できるので、駆動電圧を上昇する必要がない。
電極を配列形成し、この透明電極上にカラーフィルタ層
を形成し、このカラーフィルタ層上に表示画素電極が形
成したため、カラーフィルタ層が容量として作用するこ
とがなくなり、液晶層に印加される電圧が低下すること
を防止できるので、駆動電圧を上昇する必要がない。
【００１７】
【実施例】以下、本発明の液晶表示装置の一実施例をア
クティブマトリクス型の液晶表示装置について図面を参
照して説明する。
クティブマトリクス型の液晶表示装置について図面を参
照して説明する。
【００１８】図１に示すように、アレイ基板21は、第１
の絶縁性基板としてのガラス基板22の一主面上に３００
０オングストロームの膜厚のクロム（Ｃｒ）のゲート電
極23が形成され、このゲート電極23上には３０００オン
グストロームの酸化シリコン（ＳｉＯ）のゲート絶縁膜
24が形成されている。また、ゲート絶縁膜24の上部に
は、２５００オングストロームの膜厚のｉ型非晶質シリ
コンの（ｉ型ａ−Ｓｉ）の半導体層25および５００オン
グストロームの膜厚のｎ型非晶質シリコン（ｎ+型ａ−
Ｓｉ）のオーミックコンタクト層26，27が積層形成され
ている。さらに、ゲート絶縁膜24上には、１０００オン
グストロームのＩＴＯ（Indium Tin Oxide）の透明電極
28、カラーフィルタ層29および１０００オングストロー
ムのＩＴＯの表示画素電極30が積層形成され、マトリク
ス状に配列形成されている。
の絶縁性基板としてのガラス基板22の一主面上に３００
０オングストロームの膜厚のクロム（Ｃｒ）のゲート電
極23が形成され、このゲート電極23上には３０００オン
グストロームの酸化シリコン（ＳｉＯ）のゲート絶縁膜
24が形成されている。また、ゲート絶縁膜24の上部に
は、２５００オングストロームの膜厚のｉ型非晶質シリ
コンの（ｉ型ａ−Ｓｉ）の半導体層25および５００オン
グストロームの膜厚のｎ型非晶質シリコン（ｎ+型ａ−
Ｓｉ）のオーミックコンタクト層26，27が積層形成され
ている。さらに、ゲート絶縁膜24上には、１０００オン
グストロームのＩＴＯ（Indium Tin Oxide）の透明電極
28、カラーフィルタ層29および１０００オングストロー
ムのＩＴＯの表示画素電極30が積層形成され、マトリク
ス状に配列形成されている。
【００１９】また、オーミックコンタクト層26上には２
０００オングストロームの膜厚のモリブデン（Ｍｏ）の
ドレイン電極31が形成されており、オーミックコンタク
ト層27には透明電極28および表示画素電極30に接続され
た２０００オングストロームの膜厚のモリブデンのソー
ス電極32が接続され、これらにて薄膜トランジスタ33を
形成している。
０００オングストロームの膜厚のモリブデン（Ｍｏ）の
ドレイン電極31が形成されており、オーミックコンタク
ト層27には透明電極28および表示画素電極30に接続され
た２０００オングストロームの膜厚のモリブデンのソー
ス電極32が接続され、これらにて薄膜トランジスタ33を
形成している。
【００２０】一方、対向基板35は、第２の絶縁性基板と
してのガラス基板36の一主面上に、共通電極37が形成さ
れている。
してのガラス基板36の一主面上に、共通電極37が形成さ
れている。
【００２１】そして、アレイ基板21の一主面側と、対向
基板35の一主面側とを間隙を介して対向させ、この間隙
に液晶層38を形成している。
基板35の一主面側とを間隙を介して対向させ、この間隙
に液晶層38を形成している。
【００２２】次に、上記実施例の製造方法について説明
する。
する。
【００２３】まず、図２に示すように、ガラス基板22上
にたとえばクロムを３０００オングストロームの厚さに
成膜し、フォトリソグラフィ法を用い薄膜トランジスタ
33のゲート電極23を形成する。
にたとえばクロムを３０００オングストロームの厚さに
成膜し、フォトリソグラフィ法を用い薄膜トランジスタ
33のゲート電極23を形成する。
【００２４】次に、図３に示すように、酸化シリコンの
ゲート絶縁膜24を３０００オングストローム、ｉ型非晶
質シリコンの半導体層25を２５００オングストローム、
ｎ+型非晶質シリコンのコンタクト層41を５００オング
ストロームの膜厚で積層成膜し、フォトリソグラフィ法
を用いてｎ+ 型非晶質シリコンとｉ型非晶質シリコンの
領域定義構成する。
ゲート絶縁膜24を３０００オングストローム、ｉ型非晶
質シリコンの半導体層25を２５００オングストローム、
ｎ+型非晶質シリコンのコンタクト層41を５００オング
ストロームの膜厚で積層成膜し、フォトリソグラフィ法
を用いてｎ+ 型非晶質シリコンとｉ型非晶質シリコンの
領域定義構成する。
【００２５】そして、図４に示すように、たとえばＩＴ
Ｏを１０００オングストロームの厚さに成膜し、フォト
リソグラフィ法を用いてカラーフィルタ層電着用の透明
電極28を形成する。
Ｏを１０００オングストロームの厚さに成膜し、フォト
リソグラフィ法を用いてカラーフィルタ層電着用の透明
電極28を形成する。
【００２６】その後、図５に示すように、たとえばモリ
ブデンを２０００オングストロームの厚さに成膜した
後、レジストパターン42を成膜し、フォトリソグラフィ
法を用い薄膜トランジスタ33のドレイン電極31およびソ
ース電極32を形成し、ソース電極31は電着用の透明電極
28に重なるようにする。このとき、フォトリソグラフィ
用に形成したレジストパターン42を剥離する前に、ドレ
イン電極31およびソース電極32間のｎ型非晶質シリコン
をエッチング除去し、薄膜トランジスタ33を完成させ
る。
ブデンを２０００オングストロームの厚さに成膜した
後、レジストパターン42を成膜し、フォトリソグラフィ
法を用い薄膜トランジスタ33のドレイン電極31およびソ
ース電極32を形成し、ソース電極31は電着用の透明電極
28に重なるようにする。このとき、フォトリソグラフィ
用に形成したレジストパターン42を剥離する前に、ドレ
イン電極31およびソース電極32間のｎ型非晶質シリコン
をエッチング除去し、薄膜トランジスタ33を完成させ
る。
【００２７】そして、このレジストパターン42を残した
状態で薄膜トランジスタ33を駆動させ、図６に示すよう
に、透明電極28上にカラーフィルタ層29を電着法により
形成し、レジストパターン42を剥離する。
状態で薄膜トランジスタ33を駆動させ、図６に示すよう
に、透明電極28上にカラーフィルタ層29を電着法により
形成し、レジストパターン42を剥離する。
【００２８】さらに、図７に示すように、カラーフィル
タ層29上にたとえばＩＴＯを１０００オングストローム
の厚さに成膜した後、フォトリソグラフィ法を用い表示
画素電極30をソース電極31に重なるように形成する。
タ層29上にたとえばＩＴＯを１０００オングストローム
の厚さに成膜した後、フォトリソグラフィ法を用い表示
画素電極30をソース電極31に重なるように形成する。
【００２９】そして、図１に示すように、このようにし
て形成されたアレイ基板21と、共通電極37のみが形成さ
れた対向基板35とを貼り合わせ、液晶を注入して液晶層
38を形成して液晶表示装置として完成する。
て形成されたアレイ基板21と、共通電極37のみが形成さ
れた対向基板35とを貼り合わせ、液晶を注入して液晶層
38を形成して液晶表示装置として完成する。
【００３０】このような工程を経て構成された液晶表示
装置では、アレイ基板21側にカラーフィルタ層29を設け
ることができ、かつ、このカラーフィルタ層29の上部に
表示画素電極30を設けることができるため、安価なアク
ティブマトリクス型の液晶表示装置を形成できる。ま
た、カラーフィルタ層29が液晶層38に対した直列の容量
にならないため、電圧降下が生じず、印加電圧を向上す
る必要がないため、液晶印加電圧の上昇に伴うドライバ
ーＩＣの高コスト化も回避することができ、安価に構成
できる。
装置では、アレイ基板21側にカラーフィルタ層29を設け
ることができ、かつ、このカラーフィルタ層29の上部に
表示画素電極30を設けることができるため、安価なアク
ティブマトリクス型の液晶表示装置を形成できる。ま
た、カラーフィルタ層29が液晶層38に対した直列の容量
にならないため、電圧降下が生じず、印加電圧を向上す
る必要がないため、液晶印加電圧の上昇に伴うドライバ
ーＩＣの高コスト化も回避することができ、安価に構成
できる。
【００３１】
【発明の効果】本発明の液晶表示装置によれば、アレイ
基板上にマトリクス状に透明電極を配列形成し、この透
明電極上にカラーフィルタ層を形成し、このカラーフィ
ルタ層上に表示画素電極が形成したため、カラーフィル
タ層が容量として作用することがなくなり、液晶層に印
加される電圧が低下することを防止でき、駆動電圧を上
昇する必要がないので、コストの上昇を抑えることがで
きる。
基板上にマトリクス状に透明電極を配列形成し、この透
明電極上にカラーフィルタ層を形成し、このカラーフィ
ルタ層上に表示画素電極が形成したため、カラーフィル
タ層が容量として作用することがなくなり、液晶層に印
加される電圧が低下することを防止でき、駆動電圧を上
昇する必要がないので、コストの上昇を抑えることがで
きる。
【図１】本発明の液晶表示装置の一実施例のアクティブ
マトリクス型の液晶表示装置の画素部分を示す断面図で
ある。
マトリクス型の液晶表示装置の画素部分を示す断面図で
ある。
【図２】同上アクティブマトリクス型の液晶表示装置の
画素部分の一製造工程を示す断面図である。
画素部分の一製造工程を示す断面図である。
【図３】同上アクティブマトリクス型の液晶表示装置の
画素部分の図２に示す次の製造工程を示す断面図であ
る。
画素部分の図２に示す次の製造工程を示す断面図であ
る。
【図４】同上アクティブマトリクス型の液晶表示装置の
画素部分の図３に示す次の製造工程を示す断面図であ
る。
画素部分の図３に示す次の製造工程を示す断面図であ
る。
【図５】同上アクティブマトリクス型の液晶表示装置の
画素部分の図４に示す次の製造工程を示す断面図であ
る。
画素部分の図４に示す次の製造工程を示す断面図であ
る。
【図６】同上アクティブマトリクス型の液晶表示装置の
画素部分の図５に示す次の製造工程を示す断面図であ
る。
画素部分の図５に示す次の製造工程を示す断面図であ
る。
【図７】同上アクティブマトリクス型の液晶表示装置の
画素部分の図６に示す次の製造工程を示す断面図であ
る。
画素部分の図６に示す次の製造工程を示す断面図であ
る。
【図８】従来例のアクティブマトリクス型の液晶表示装
置の画素部分の断面図である。
置の画素部分の断面図である。
【図９】同上一画素の等価回路図である。
【図１０】他の従来例のアクティブマトリクス型の液晶
表示装置の画素部分の断面図である。
表示装置の画素部分の断面図である。
【図１１】同上一画素の等価回路図である。
21 アレイ基板 22 第１の絶縁性基板としてのガラス基板 28 透明電極 29 カラーフィルタ層 30 表示画素電極 32 ソース電極 33 薄膜トランジスタ 35 対向基板 36 第２の絶縁性基板としてのガラス基板 37 共通電極
Claims (1)
- 【請求項１】 第１の絶縁性基板の一主面上に薄膜トラ
ンジスタおよびこの薄膜トランジスタのソース電極に接
続される表示画素電極がマトリクス状に配列形成された
アレイ基板と、第２の絶縁性基板の一主面上に共通電極
が形成されこの一主面が前記アレイ基板の一主面に間隙
を介して対向する対向基板と、前記間隙に挟持された液
晶とを備えた液晶表示装置において、 前記ソース電極に接続され前記表示画素電極に対応して
前記アレイ基板上にマトリクス状に配列形成された透明
電極と、 前記透明電極上に形成されたカラーフィルタ層とを備
え、 このカラーフィルタ層上に前記表示画素電極が形成され
たことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19264194A JPH0862629A (ja) | 1994-08-16 | 1994-08-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19264194A JPH0862629A (ja) | 1994-08-16 | 1994-08-16 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0862629A true JPH0862629A (ja) | 1996-03-08 |
Family
ID=16294633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19264194A Pending JPH0862629A (ja) | 1994-08-16 | 1994-08-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0862629A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159872A (ja) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | 平面表示装置およびその製造方法 |
| KR100634157B1 (ko) * | 1999-08-31 | 2006-10-16 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| CN100378555C (zh) * | 2003-04-04 | 2008-04-02 | 三星电子株式会社 | 液晶显示器、所用的薄膜晶体管阵列板及其制造方法 |
| US7588972B2 (en) | 2004-12-08 | 2009-09-15 | Samsung Electronics Co., Ltd. | Thin film transistor, method of manufacturing the same, display apparatus having the same and method of manufacturing the display apparatus |
| KR100938887B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US8305507B2 (en) | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
-
1994
- 1994-08-16 JP JP19264194A patent/JPH0862629A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100634157B1 (ko) * | 1999-08-31 | 2006-10-16 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP2001159872A (ja) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | 平面表示装置およびその製造方法 |
| CN100378555C (zh) * | 2003-04-04 | 2008-04-02 | 三星电子株式会社 | 液晶显示器、所用的薄膜晶体管阵列板及其制造方法 |
| KR100938887B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US7588972B2 (en) | 2004-12-08 | 2009-09-15 | Samsung Electronics Co., Ltd. | Thin film transistor, method of manufacturing the same, display apparatus having the same and method of manufacturing the display apparatus |
| US8305507B2 (en) | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US6091470A (en) | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment | |
| JPH10339888A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JPH05297346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2711020B2 (ja) | 液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2798538B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05257161A (ja) | アクティブマトリクス基板 |