KR100938887B1 - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100938887B1
KR100938887B1 KR1020030043961A KR20030043961A KR100938887B1 KR 100938887 B1 KR100938887 B1 KR 100938887B1 KR 1020030043961 A KR1020030043961 A KR 1020030043961A KR 20030043961 A KR20030043961 A KR 20030043961A KR 100938887 B1 KR100938887 B1 KR 100938887B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
forming
substrate
Prior art date
Application number
KR1020030043961A
Other languages
English (en)
Other versions
KR20050003245A (ko
Inventor
김동국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030043961A priority Critical patent/KR100938887B1/ko
Priority to US10/880,274 priority patent/US7075110B2/en
Publication of KR20050003245A publication Critical patent/KR20050003245A/ko
Priority to US11/438,500 priority patent/US7439089B2/en
Application granted granted Critical
Publication of KR100938887B1 publication Critical patent/KR100938887B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

본 발명은 액정표시장치에 관한 것으로, 어레이기판에 컬러필터가 구성된 COT구조의 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 박막트랜지스터 어레이의 상부에 컬러필터를 구성하는 구조에 있어서, 박막트랜지스터와 게이트 배선 및 데이터 배선의 상부에 불투명한 유기수지로 블랙매트릭스를 형성하고, 화소에는 컬러필터를 중심으로 하부와 상부에 각각 제 1 및 제 2 투명 화소전극을 형성한다.
이때 공정 중, 아직 패턴되지 않고 기판의 전면에 형성된 상기 제 1 화소전극의 표면에 약 300Å~500Å의 두께를 가지는 절연막을 형성한다.(상기 게이트 패드 전극의 절연막은 공정 중 제거된다)
전술한 바와 같은 구성은 종래와는 달리 오버코팅층을 사용하지 않기 때문에 공정비용을 줄일 수 있도록 있는 장점이 있다.
또한, 상기 게이트 패드 전극의 표면에 형성된 절연막은 상기 컬러필터를 패턴하는 약액이 상기 게이트 패드 전극으로 침투하는 것을 방지하여, 상기 게이트 패드와 게이트 패드 전극 사이에 갈바닉 현상이 발생하여 전극이 부식되는 현상을 방지할 수 있는 장점이 있다.
또한, 상기 절연막은 상기 제 1 화소전극의 표면에 오염불이 부착되는 것을 방지하여, 상기 제 1 화소전극과 제 2 화소 전극 사이의 접촉특성을 개선하여, 상기 제 1 및 제 2 화소전극을 패턴닝하는 공정 중 발생할 수 있는 CD loss불량을 방 지할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판과 그 제조방법{Array substrate for LCD and method for fabricating of the same}
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,
도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도이고,
도 3은 종래에 따른 COT구조의 액정표시장치용 어레이기판의 일부 구성을 도시한 단면도이고,
도 4는 본 발명에 따른 COT구조의 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 5a 내지 도 5h와 도 6a 내지 도 6h와 도 7a 내지 도 7는 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
< 도면의 주요부분에 대한 간단한 설명 >
100 : 기판 102 : 게이트 배선
104 : 게이트 전극 106 : 데이터 패드
114 : 소스 전극 116 : 드레인 전극
118 : 데이터 배선 120 : 데이터 패드
122 : 섬형상의 금속층 128 : 블랙매트릭스
134a,b,c : 컬러필터 138,140 : 화소전극
본 발명은 액정표시장치에 관한 것으로, 박막트랜지스터 어레이부의 상부에 컬러필터를 구성하는 COT(color filter on TFT)구조 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
이하, 도 2를 참조하여 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 단면도이다.
앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22,5)의 사이에는 액정층(14)이 위치한다.
어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성된다.
상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 서브 컬러필터(7a,7b,7c)가 구성된다.
이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(A) 이격 하여 구성하게 되 고, 게이트 배선(13)과 화소 전극 또한 일정간격(B) 이격 하여 구성하게 된다.
데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(A,B)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질을 저하하는 문제가 있다.
이러한 문제를 해결하기 위해 근래에는 어레이기판에 컬러필터를 구성하는 COT(color filter on TFT)구조가 제안되었다.
도 3은 종래에 따른 COT구조의 액정표시장치용 어레이기판의 일부 구성을 개략적으로 도시한 단면도이다.
도 3에 도시한 바와 같이, 기판(50) 상에 게이트 전극(52)과 게이트 배선(54)이 구성된다. 상기 게이트 전극 및 게이트 배선(52,54)이 구성된 기판(50)의 전면에는 게이트 절연막(56)이 구성된다. 상기 게이트 절연막(56)상부 중 상기 게이트 전극(52)에 대응하는 부분에 적층된 액티브층(58)과 오믹 콘택층(60)이 구성된다.
상기 오믹 콘택층(60)의 상부에는 서로 이격된 소스 전극과 드레인 전극(62,64)과, 상기 소스 전극(62)과 연결되면서 상기 게이트 배선(54)과는 수직하게 연장된 데이터 배선(미도시)이 구성된다. 또한, 상기 소스 및 드레인 전극(62,64)을 구성하면서 상기 게이트 배선(54)의 일부 상부에 섬형상의 금속패턴(68)을 더욱 구성한다.
상기 게이트 전극(52)과 액티브층 및 오믹 콘택층(58,60)과 소스 및 드레인 전극(62,64)으로 구성된 박막트랜지스터(T)와, 상기 게이트 배선 및 데이터 배선(54,55)이 구성된 기판(50)의 전면에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(70)을 형성한다.
상기 박막트랜지스터(T)와 게이트 배선 및 데이터 배선(54,미도시)에 대응하는 보호막(70)상부에 블랙수지(감광성 유기물질)(black resin)를 도포 또는 코팅한 후 이를 패턴하여, 블랙매트릭스(72)를 형성한다.
이때, 상기 금속패턴(68)이 위치하는 게이트 배선(54)의 일부에 대응한 부분에는 블랙매트릭스(72)가 존재하지 않는다.
상기 블랙 매트릭스(72)가 형성된 기판(50) 중, 상하로 이웃한 화소(P)에 대응하여 일방향으로 컬러필터(74a)를 형성한다.
이러한 컬러필터는 좌우 방향으로 적색과 녹색과 청색의 컬러필터가 순차 구성된 형상이 된다.
상기 컬러필터가 구성된 기판(50)의 전면에는 유기절연막을 도포 또는 코팅하여 오버 코팅층(76)을 형성한다.
상기 화소 영역에 대응하는 오버 코팅층(76)의 상부에 상기 드레인 전극(64)과 상기 금속패턴(68)과 동시에 접촉하는 투명한 화소 전극(80)을 구성한다.
상기 화소 전극(80)과 접촉하는 금속 패턴(68)과 그 하부의 게이트 배선(54)은 스토리지 캐패시터(CST)를 형성한다.
전술한 바와 같은 단면적 구성으로 종래에 따른 COT 구조의 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 상기 오버 코팅층(76)을 사용함에 따라 비용이 상승하게 되며, 상기 화소 전극을 드레인 전극과 접촉하도록 하기 위해 콘택홀을 형성하는 과정에서 공정상 여러 가지 문제점을 유발하여 액정패널을 제작하는데 부담으로 작용하게 되며 이는 가격 경쟁력 및 공정수율을 떨어뜨리는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로, 본 발명을 요약하면 컬러필터를 하부기판에 구성하고 컬러필터 사이 영역 즉, 박막트랜지스터와 게이트 배선 및 데이터배선의 상부에 블랙매트릭스를 구성한다.
상기 화소 영역에는 제 1 화소전극과 컬러필터와 제 2 화소전극 순으로 구성하되, 상기 제 1 화소 전극은 드레인 전극과 직접 접촉하는 구성이고, 상기 제 2 화소 전극은 상기 제 1 화소 전극과 접촉하도록 구성한다.
이때, 상기 제 1 화소전극과, 이와는 동시에 형성되고 상기 배선의 일 끝단에 구성된 게이트 패드와 직접 접촉하는 투명전극인 게이트 패드 전극의 표면에 약 300Å~500Å의 두께를 가지는 절연물질을 증착한다.(상기 게이트 패드 전극의 절연막은 공정 중 제거된다)
전술한 바와 같은 구성은 종래와는 달리 오버코팅층(over coating layer)을 사용하지 않기 때문에 공정비용을 줄일 수 있도록 있는 장점이 있다.
또한, 상기 게이트 패드 전극의 표면에 형성된 절연막은 상기 컬러필터를 패턴하는 약액이 상기 게이트 패드전극으로 전극으로 침투하는 것을 방지하여, 상기 게이트 패드와 게이트 패드 전극 사이에 갈바닉 현상이 발생하여 전극이 부식되는 현상을 방지할 수 있다.
또한, 상기 절연막은 상기 제 1 화소전극의 표면에 오염불이 부착되는 것을 방지하여, 상기 제 1 화소 전극과 제 2 화소 전극 사이의 접촉특성을 개선하여, 상기 제 1 및 제 2 화소 전극을 패턴닝하는 공정 중 발생할 수 있는 CD loss불량을 방지할 수 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 게이트 패드가 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와; 상기 게이트 배선과 수직하게 교차하면서 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에, 게이트 전극과 반도체층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 드레인 전극의 일부를 제외한 박막트랜지스터 상부와, 게이트 배선과 데이터 배선의 상부에 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스가 형성된 기판의 전면에 제 2 절연막을 형성하는 단계와; 상기 제 2 절연막과 그 하부의 제 1 절연막을 식각하여, 상기 드레인 전극의 일측과 화소영역과, 상기 게이트 패드와 데이터 패드의 일부를 노출하는 단계와; 상기 제 2 절연막이 형성된 기판의 전면에 제 1 투명 전극층을 형성하는 단계와; 상기 제 1 투명전극층의 상부에 절연막인 버퍼층을 형성하는 단계와; 상기 화소영역에 대응하는 상기 버퍼층의 상부에 컬러필터를 형성하는 단계와; 상기 컬러필터 사이로 노출된 상기 버퍼층을 기판의 전면에 대해 제거하는 단계와; 상기 버퍼층이 제거된 기판의 전면에 제 2 투명 전극층을 형성하는 단계와; 상기 제 1 및 제 2 투명 전극층을 동시에 패턴하여, 상기 드레인 전극과 접촉하면서 화소영역 마다 독립적으로 패턴된 이중층의 화소전극과, 상기 노출된 게이트 패드와 접촉하는 이중층의 게이트 패드전극과, 상기 노출된 데이터 패드와 접촉하는 이중층의 데이터 패드 전극을 형성하 는 단계를 포함한다.
상기 액티브층은 순수 비정질 실리콘으로 형성되고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘층으로 형성된다.
상기 게이트 배선의 상부에 상기 화소전극과 접촉하는 아일랜드 형상의 금속층을 더욱 형성하여 이를 제 1 전극으로 하고, 그 하부의 게이트 배선을 제 2 전극으로 하는 보조 용량부를 더욱 형성하는 단계를 포함한다.
상기 박막트랜지스터와 블랙매트릭스 사이에 무기 절연층을 형성하는 단계를 더욱 포함한다.
상기 버퍼층은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성되며, 두께는 300~500Å인 것을 특징으로 한다.
이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 기판(100)상에 일 방향으로 연장되고 일 끝단에 게이트 패드(106)를 포함하는 게이트 배선(102)을 서로 평행하게 구성하고, 상기 게이트 배선(102)과 수직하게 교차하여 다수의 화소영역(P)을 정의하고 일 끝단에 데이터패드(120)를 포함하는 데이터 배선(118)을 형성한다.
상기 게이트 패드(106)와 상기 데이터 패드(120)에는 섬형상으로 패턴된 이 중층의 투명한 게이트 패드 전극(142,144)과 데이터 패드 전극(146,148)이 각각 형성된다.
상기 게이트 배선(102)과 데이터 배선(118)이 교차하는 지점에는 게이트 전극(104)과 액티브층(110)과 소스 및 드레인 전극(114,116)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 두 배선(102,118)이 교차하여 정의되는 영역(P)에는 드레인 전극(116)과 접촉하는 이중층으로 구성된 투명전극(138.140)과, 이중층의 투명전극(138.140) 사이에 개재된 컬러필터(134a,134b,134c)를 구성한다.
상기 화소전극(138.140)은 상기 게이트배선(102)의 상부에 구성된 스토리지 캐패시터(Cst)와 병렬로 연결된다.
스토리지 캐패시터(Cst)는 상기 게이트 배선(102)의 일부 상부에 위치하여 상기 화소전극(138,140)과 접촉하는 섬형상의 금속층(122)을 제 1 전극으로 하고, 그 하부의 게이트 배선(102)을 제 2 전극으로 한다.
COT구조는 도시한 바와 같이, 상기 박막트랜지스터(T) 어레이부의 상부에 블랙매트릭스(128)와, 적, 녹, 청색의 컬러필터(134a,134b,134c)가 구성된 형태이다.
블랙매트릭스(128)는 빛샘영역을 가리는 역할을 하며, 게이트 배선(102) 및 데이터 배선(118)과 박막트랜지스터(T)에 대응하여 구성한다.
상기 블랙매트릭스(128)는 불투명한 유기물질을 도포하여 형성하며, 빛을 차단하는 역할과 함께 박막트랜지스터(T)를 보호하는 보호막의 역할을 하게 된다.
전술한 구성 중 특징적인 것은, 상기 이중층의 화소 전극 중 제 1 화소전극(138)을 형성한 후, 이를 포함하는 기판(100)의 표면에 절연막(무기 절연막)을 형성하는 것이다.
상기 게이트 패드 전극의 제 1 층(142)과 데이터 패드 전극의 제 1 층(146)에 증착된 절연막(미도시)은 결과적으로 제거되나, 공정 중 상기 게이트 패드 및 데이터 패드(106,120)의 제 1 층(142)에 존재함으로서, 컬러필터(134a,134b,134c)를 패턴하는 약액에 의해 상기 제 1 층(146)과 특히, 게이트 패드 전극 사이에 갈바닉 현상이 발생하는 것을 방지하는 것을 특징으로 한다.
또한, 상기 절연막은 제 1 화소전극이 오염되는 것을 방지하여, 제 1 화소전극과 상기 컬러필터 상부의 제 2 화소전극의 접촉특성을 개선하는 것을 특징으로 한다.
이하, 도 5a 내지 도 5h와 도 6a 내지 도 6h와 도 7a 내지 도 7h를 참조하여, 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 5a 내지 도 5h와 도 6a 내지 도 6h와 도 7a 내지 도 7h는 도 4의 Ⅳ-Ⅳ ,Ⅴ-Ⅴ, Ⅵ-Ⅵ를 절단하여, 본 발명의 따른 공정 순서에 따라 도시한 공정 단면도이다.
(도 4의 절단선 Ⅳ-Ⅳ는 박막트랜지스터와 화소의 절단선이고, Ⅴ-Ⅴ는 게이트 패드부의 절단선이고, Ⅵ-Ⅵ은 데이터 패드부의 절단선이다.)
도 5a와 도 6a와 도 7a에 도시한 바와 같이, 기판(100)상에 도전성 금속을 증착하고 패턴하여, 일 끝단에 게이트 패드(106)를 포함하는 게이트 배선(102)과, 게이트 배선(102)에서 연장된 게이트 전극(104)을 형성한다.
이때, 상기 게이트 배선(102)을 형성하는 물질은 신호 지연을 방지하기 위해 저항이 낮은 알루미늄계열의 금속을 사용하게 된다.
이때, 상기 알루미늄 계열의 금속은 화학적으로 내식성이 약하기 때문에 특히, 이후 공정에서 형성되는 컬러필터를 패턴하는 약액에 데미지를 입거나, 게이트 패드와 접촉하는 투명 단자를 별도로 구성할 경우에는 상기 약액에 의해, 상기 투명 단자와 게이트 패드 사이에 갈바닉 현상이 발생하여 상기 게이트 패드가 부식되는 불량이 발생할 수 있다.
상기 게이트 배선(102)과 게이트 전극(104)과 게이트 패드(106)가 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연층인 게이트 절연막(108)을 형성한다.
상기 게이트 절연막(108)상에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 게이트 전극(104)상부의 게이트 절연막(108)상에 액티브층(110)과 오믹 콘택층(112)을 형성한다.
다음으로 도5b와 도 6b와 도 7b에 도시한 바와 같이, 상기 액티브층(110)과 오믹 콘택층(112)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 구리(Cu)를 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹 콘택층(112)과 각각 접촉하는 소스 전극(114)과 드레인 전극(116)과, 상기 소스전극(112)과 연결되고 일 끝단에 데이터 패드(120)를 포함하는 데이터 배선(118)과, 상기 게이트 배선(102)의 상부에 아일랜드 형상의 금속층(122)을 형성한다.
상기 소스 및 드레인 전극(114,116)과, 상기 데이터 패드(120)를 포함하는 데이터 배선(118)이 형성된 기판(100)의 전면에 질화 실리콘(SiN2)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증측하여 제 2 절연막(124)을 형성한다.
이때, 제 2 절연막(124)의 기능은 이후에 형성되는 유기막(미도시)과 상기 액티브층(110)사이의 접촉불량에 의해 트랩준우가 발새하는 것을 방지하고, 유기막의 불순물에 의해 채널이 오염되는 것을 방지하는 역할을 한다.
제 2 절연막(124)은 이후 공정에서 형성되는 유기막(블랙매트릭스)과 액티브층(110)사이에 접촉불량이 발생하지 않는다면 굳이 형성하지 않아도 좋다.
전술한 바와 같은 공정을 통해 박막트랜지스터 어레이부를 형성하는 공정이 완료된다.
다음으로, 도 5c와 도 6c와 도 7c에 도시한 바와 같이, 상기 제 2 절연막(124)상부에 유전율이 낮은 불투명한 유기물질을 도포하여 블랙 유기층(126)을 형성하고 패턴하여, 상기 소스 및 드레인 전극(114,116)의 일부 상부와 상기 섬형상의 금속층(122)의 일부 상부와, 표시영역을 지나는 데이터 배선(118)과 게이트 배선(102)의 상부에 블랙매트릭스(128)를 형성한다.
다음으로, 도 5d와 도 6d와 도 7d에 도시한 바와 같이, 상기 블랙매트릭스(128)가 형성된 기판(100)의 전면에 절연물질을 증착하여 제 3 절연막(130)을 형성한다.
상기 제 3 절연막(130)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 형성한다.
상기 제 3 절연막(130)과 제 2 절연막(124)과 그 하부의 제 1 절연막( )을 식각하여, 상기 드레인 전극(116)일 측과 화소영역(P)과, 상기 섬형상의 소스 드레인 금속층(122)의 일측을 노출하는 제 1 콘택홀(H1)과 제 2 콘택홀(H2)과, 상기 게이트 패드(106)를 노출하는 제 3 콘택홀(H3)과 상기 데이터 패드(120)를 노출하는 제 4 콘택홀(H4)을 형성한다.
연속하여, 상기 제 1 내지 제 4 콘택홀이 형성된 기판의 전면에 전면에 전술한 바와 같은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속을 증착하여 제 1 투명전극층(132)을 형성한다.
연속하여, 상기 제 1 투명전극층(132)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 300Å~500Å의 두께로 증착하여 버퍼층(buffer layer : B.L)을 형성한다.
상기 버퍼층은 이후 형성되는 컬러필터(미도시)를 패턴하는 약액에 상기 제 1 투명전극층(132)과 상기 게이트 패드(106)사이에 갈바닉 현상이 발생하는 것을 방지하는 역할을 하게 된다.
또한, 상기 제 1 투명 전극층(132)과 이후 공정에서 형성되고 상기 제 1 투 명전극층(132)과 접촉하는 제 2 투명전극층(미도시) 사이의 접촉특성을 개선하는 역할을 하게 된다.
도 5e와 도 6e와 도 7e에 도시한 바와 같이, 다수의 화소영역(P)에 적색과 녹색과 청색의 컬러필터(134a,134b,134c)를 각각 형성한다.
도 5f와 도 6f와 도 7f에 도시한 바와 같이, 상기 컬러 필터(134a,134b,134c) 사이로 노출된 상기 버퍼층(B.L)을 제거하여 하부의 제 1 투명전극층(132)을 노출하는 공정을 진행한다.
도 5g와 도 6g와 도 7g에 도시한 바와 같이, 노출된 버퍼층이 제거된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 제 2 화소 전극층(136)을 형성한다. 이때, 상기 제 2 화소 전극층(136)은 앞선 공정에서 제작된 제 1 화소 전극층(132)과 상기 컬러필터(134a,134b,134c)를 사이에 두고 부착된 형상이 된다.
도 5h와 도 6h와 도 7h에 도시한 바와 같이, 상기 컬러필터를 사이에 두고 합착된 제 1 및 제 2 화소 전극층(132,136)을 식각하여, 상기 화소영역 상에 상기 컬러필터를 사이에 두고 합착된 이중층의 화소 전극(138,140)을 형성한다.
동시에, 상기 게이트 패드(106)와 접촉하는 이중층의 게이트 패드 전극(142,144)과, 상기 데이터 패드(120)와 접촉하는 이중층의 데이터 패드 전극(146,148)을 형성한다.
전술한 바와 같은 공정으로 본 발명에 따른 COT구조의 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같이 본 발명은 종래와는 달리 오버코팅층을 사용하지 않기 때문에 공정비용 및 공정상 발생할 수 있는 불량을 방지할 수 있다.
또한, 상기 제 1 화소전극과, 이와는 동시에 형성되는 게이트 패드 전극의 표면에 약 300Å~500Å의 두께를 가지는 절연막을 형성하여, 상기 게이트 패드 전극의 표면에 형성된 절연막은 상기 컬러필터를 패턴하는 약액이 상기 게이트 패드 전극으로 침투하는 것을 방지하여, 상기 게이트 패드와 게이트 패드 전극 사이에 갈바닉 현상이 발생하여 전극이 부식되는 현상을 방지할 수 있는 장점이 있다.
또한, 상기 절연막은 상기 제 1 화소전극의 표면에 오염불이 부착되는 것을 방지하여, 상기 제 1 화소전극과 제 2 화소 전극 사이의 접촉특성을 개선하여, 상기 제 1 및 제 2 화소전극을 패턴닝하는 공정 중 발생할 수 있는 CD loss불량을 방지할 수 있는 장점이 있다.
따라서, 공정 수율을 개선하는 효과가 있다.

Claims (8)

  1. 기판 상에 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과 게이트 패드가 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와;
    상기 게이트 배선과 수직하게 교차하면서 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에, 게이트 전극과 반도체층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상부와, 게이트 배선과 데이터 배선의 상부에 위치하며 상기 드레인 전극의 일측을 노출시키는 블랙매트릭스를 형성하는 단계와;
    상기 블랙매트릭스가 형성된 기판의 전면에 제 2 절연막을 형성하는 단계와;
    상기 제 2 절연막과 그 하부의 제 1 절연막을 식각하여, 상기 드레인 전극의 일측과 화소영역과, 상기 게이트 패드와 데이터 패드를 노출하는 단계와;
    상기 제 2 절연막이 형성된 기판의 전면에 제 1 투명 전극층을 형성하는 단계와;
    상기 제 1 투명전극층의 상부에 절연막인 버퍼층을 형성하는 단계와;
    상기 화소영역에 대응하는 상기 버퍼층의 상부에 컬러필터를 형성하는 단계와;
    상기 컬러필터 사이로 노출된 상기 버퍼층을 기판의 전면에 대해 제거하는 단계와;
    상기 버퍼층이 제거된 기판의 전면에 제 2 투명 전극층을 형성하는 단계와;
    상기 제 1 및 제 2 투명 전극층을 동시에 패턴하여, 상기 드레인 전극과 접촉하면서 화소영역 마다 독립적으로 패턴된 이중층의 화소전극과, 상기 노출된 게이트 패드와 접촉하는 이중층의 게이트 패드전극과, 상기 노출된 데이터 패드와 접촉하는 이중층의 데이터 패드 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 액티브층은 순수 비정질 실리콘으로 형성되고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘층으로 형성된 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 배선의 상부에 상기 화소전극과 접촉하는 아일랜드 형상의 금속층을 더욱 형성하여 이를 제 1 전극으로 하고, 그 하부의 게이트 배선을 제 2 전극으로 하는 보조 용량부를 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항에 있어서,
    상기 박막트랜지스터와 블랙매트릭스 사이에 무기 절연층을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  5. 제 1 항에 있어서,
    상기 컬러필터는 상기 화소영역에 적색과 녹색과 청색의 컬러필터가 각각 대응되도록 형성된 액정표시장치용 어레이기판 제조방법.
  6. 제 1 항에 있어서,
    상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  7. 제 1 항에 있어서,
    상기 버퍼층은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절 연물질 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  8. 제 1 항에 있어서,
    상기 버퍼층의 두께는 300~500Å인 액정표시장치용 어레이기판 제조방법.
KR1020030043961A 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 그 제조방법 KR100938887B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030043961A KR100938887B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 그 제조방법
US10/880,274 US7075110B2 (en) 2003-06-30 2004-06-29 Method of fabricating array substrate having color filter on thin film transistor structure
US11/438,500 US7439089B2 (en) 2003-06-30 2006-05-22 Method of fabricating array substrate having color filter on thin film transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043961A KR100938887B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050003245A KR20050003245A (ko) 2005-01-10
KR100938887B1 true KR100938887B1 (ko) 2010-01-27

Family

ID=33536431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043961A KR100938887B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 그 제조방법

Country Status (2)

Country Link
US (2) US7075110B2 (ko)
KR (1) KR100938887B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995020B1 (ko) * 2003-12-27 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101143005B1 (ko) * 2004-12-14 2012-05-08 삼성전자주식회사 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
CN1327480C (zh) * 2005-01-26 2007-07-18 广辉电子股份有限公司 一种像素结构与薄膜晶体管及其制造方法
JP2007183629A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示基板及びその製造方法
TWI305420B (en) * 2006-06-20 2009-01-11 Au Optronics Corp Thin film transistor array substrate and method for fabricating the same
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
KR20090080790A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 제조하는 방법
TWI343496B (en) * 2008-07-07 2011-06-11 Au Optronics Corp Method for fabricating pixel structure
TWI328862B (en) * 2008-07-07 2010-08-11 Au Optronics Corp Method for fabricating pixel structure
KR101285637B1 (ko) * 2008-12-26 2013-07-12 엘지디스플레이 주식회사 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법
KR101834560B1 (ko) * 2011-12-01 2018-03-07 삼성디스플레이 주식회사 표시패널 및 표시패널용 표시기판의 제조방법
CN202404339U (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20140094880A (ko) * 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103913884A (zh) * 2013-06-28 2014-07-09 上海天马微电子有限公司 一种彩膜基板及其制造方法、显示面板
CN103676354B (zh) * 2013-12-06 2016-03-23 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置
CN103676386B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种显示面板及显示装置
CN103996683B (zh) * 2014-05-29 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104062786B (zh) * 2014-07-01 2017-07-28 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
KR102322240B1 (ko) 2015-04-28 2021-11-08 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 리페어 방법
KR20170035408A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102531673B1 (ko) * 2016-04-07 2023-05-12 삼성디스플레이 주식회사 디스플레이 장치
US10790311B2 (en) * 2018-01-22 2020-09-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display substrate
CN113066802B (zh) * 2021-03-19 2023-04-18 合肥京东方显示技术有限公司 一种显示基板的制备方法、显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862629A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示装置
KR20020046559A (ko) * 2000-12-15 2002-06-21 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3651613B2 (ja) * 1995-11-29 2005-05-25 三洋電機株式会社 表示装置および表示装置の製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
WO1999010862A1 (fr) * 1997-08-21 1999-03-04 Seiko Epson Corporation Afficheur a matrice active
TW538279B (en) * 1998-10-23 2003-06-21 Hitachi Ltd A reflective color liquid crystal display apparatus
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100936954B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101177720B1 (ko) * 2005-09-20 2012-08-28 엘지디스플레이 주식회사 액정표시장치와 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862629A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示装置
KR20020046559A (ko) * 2000-12-15 2002-06-21 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
US20060216843A1 (en) 2006-09-28
US20040266041A1 (en) 2004-12-30
US7075110B2 (en) 2006-07-11
KR20050003245A (ko) 2005-01-10
US7439089B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
KR100938887B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR100870700B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP5351388B2 (ja) 表示装置
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100870701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7248323B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
KR100930920B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법
KR100887671B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR100955382B1 (ko) 액정표시장치 및 그 제조방법
KR100566816B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US20070029551A1 (en) Thin film transistor substrate using a horizontal electric field
JP4727201B2 (ja) 水平電界型の液晶表示パネル
KR100560405B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101056012B1 (ko) 액정표시장치 및 그 제조방법
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100560400B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100930918B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100918279B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100870699B1 (ko) 어레이 기판 및 이를 구비한 액정표시장치
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 11