CN113066802B - 一种显示基板的制备方法、显示基板和显示装置 - Google Patents

一种显示基板的制备方法、显示基板和显示装置 Download PDF

Info

Publication number
CN113066802B
CN113066802B CN202110298554.4A CN202110298554A CN113066802B CN 113066802 B CN113066802 B CN 113066802B CN 202110298554 A CN202110298554 A CN 202110298554A CN 113066802 B CN113066802 B CN 113066802B
Authority
CN
China
Prior art keywords
via hole
insulating layer
layer
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110298554.4A
Other languages
English (en)
Other versions
CN113066802A (zh
Inventor
陈亮
高锦成
钱海蛟
姜涛
刘泽旭
汪涛
赵立星
张冠永
柳泉洲
刘建涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110298554.4A priority Critical patent/CN113066802B/zh
Publication of CN113066802A publication Critical patent/CN113066802A/zh
Priority to US17/514,265 priority patent/US20220302180A1/en
Application granted granted Critical
Publication of CN113066802B publication Critical patent/CN113066802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本公开实施例提供一种显示基板的制备方法，包括：在薄膜晶体管结构背离衬底基板的一侧形成第二绝缘层；在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔在衬底基板上的正投影与源漏金属层在衬底基板上的正投影至少部分相交，第一过孔与第二绝缘层之间保留有色阻层和/或第三绝缘层，第二过孔暴露出第二绝缘层；采用刻蚀工艺对第一过孔位置和第二过孔位置进行刻蚀，在第一过孔位置暴露出至少部分源漏金属层，在第二过孔位置暴露出至少部分栅金属层。本公开的技术方案，可以避免第一过孔位置的金属过早暴露，防止第一过孔位置的金属氧化严重，避免产品出现显示不良。

Description

一种显示基板的制备方法、显示基板和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板的制备方法、显示基板和显示装置。
背景技术
在阵列基板上制备色阻层的工艺中，像素过孔底部的金属存在氧化严重的问题，导致像素电极与漏电极之间接触电阻增大，引起显示不良。
发明内容
本公开实施例提供一种显示基板的制备方法、显示基板和显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种显示基板，包括：
衬底基板；
薄膜晶体管结构，位于所述衬底基板的一侧，包括依次叠设的栅金属层、第一绝缘层和源漏金属层；
第二绝缘层，位于所述薄膜晶体管结构背离所述衬底基板的一侧；
色阻层，位于所述第二绝缘层背离所述衬底基板的一侧；
第三绝缘层，位于所述色阻层背离所述衬底基板的一侧；
其中，所述第三绝缘层开设有第一过孔，所述第一过孔延伸至所述源漏金属层，以暴露出至少部分所述源漏金属层，所述第三绝缘层在所述衬底基板上的正投影位于所述色阻层在所述衬底基板上的正投影范围内。
在一些可能的实施方式中，所述第三绝缘层还开设有第二过孔，所述第二过孔依次贯穿所述第三绝缘层、所述色阻层和所述第二绝缘层而延伸至所述栅金属层，以暴露至少部分所述栅金属层。
在一些可能的实施方式中，
所述色阻层的厚度范围为1.0μm至2.0μm；和/或，
所述第一绝缘层的厚度范围为3500埃至4500埃；和/或，
所述第二绝缘层的厚度范围为800埃至1200埃。
作为本公开实施例的第二个方面，本公开实施例提供一种显示基板的制备方法，包括：
在衬底基板的一侧形成薄膜晶体管结构，薄膜晶体管结构包括依次叠设的栅金属层、第一绝缘层和源漏金属层；
在薄膜晶体管结构背离衬底基板的一侧形成第二绝缘层；
在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔在衬底基板上的正投影与源漏金属层在衬底基板上的正投影至少部分相交，第一过孔与第二绝缘层之间保留有色阻层和/或第三绝缘层，第二过孔贯穿第三绝缘层和色阻层而暴露出第二绝缘层，第二过孔在衬底基板上的正投影与栅金属层在衬底基板上的正投影至少部分相交；
采用刻蚀工艺对第一过孔位置和第二过孔位置进行刻蚀，在第一过孔位置形成第五过孔而暴露出至少部分源漏金属层，在第二过孔位置形成第六过孔而暴露出至少部分栅金属层。
在一些可能的实现方式中，在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，包括：
在第二绝缘层背离衬底基板的一侧形成色阻层，色阻层开设有与第二过孔相对应的第三过孔，第三过孔暴露出第二绝缘层；
在色阻层背离衬底基板的一侧形成第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔暴露出色阻层，第二过孔贯穿第三过孔而暴露出第二绝缘层。
在一些可能的实现方式中，色阻层在第一过孔位置的厚度范围为1.0μm至2.0μm。
在一些可能的实现方式中，在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，包括：
在第二绝缘层背离衬底基板的一侧形成色阻层，色阻层开设有第三过孔和第四过孔，第三过孔与第二过孔相对应，第四过孔与第一过孔相对应，第三过孔和第四过孔均暴露出第二绝缘层；
在色阻层背离衬底基板的一侧形成第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔与第二绝缘层之间保留有第三绝缘层，第二过孔贯穿第三过孔而暴露出第二绝缘层。
在一些可能的实现方式中，第三绝缘层在第一过孔位置的厚度范围为1.0μm至2.0μm。
在一些可能的实现方式中，刻蚀工艺包括干法刻蚀工艺，干法刻蚀工艺采用的刻蚀气体包括三氟化氮和氧气，三氟化氮和氧气的体积比为1:1至1:3。
在一些可能的实现方式中，源漏金属层包括源电极或漏电极，第一过孔在衬底基板上的正投影与源电极或漏电极在衬底基板上的正投影至少部分相交，以使得第五过孔暴露出至少部分源电极或漏电极。
在一些可能的实现方式中，栅金属层包括公共电极线，第二过孔在衬底基板上的正投影与公共电极线在衬底基板上的正投影至少部分相交，以使得第六过孔暴露出至少部分公共电极线。
作为本公开实施例的第四方面，本公开实施例提供一种显示装置，包括本公开任一实施例中的显示基板。
本公开实施例的技术方案，在对第一过孔位置进行刻蚀时，第一过孔位置需要刻蚀去除色阻层和/或第三绝缘层、以及第二绝缘层，第一过孔位置需要刻蚀去除的膜层厚度大大增加，可以避免第一过孔位置的金属过早暴露，防止第一过孔位置的金属氧化严重，减小对接触电阻的影响，提高产品良率，避免产品出现显示不良。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1a为一种显示基板制备过孔过程中的结构示意图；
图1b为图1a所示显示基板中第一过孔位置的电镜图；
图2为对图1a所示显示基板进行刻蚀后的结构示意图；
图3为本公开一实施例中显示基板的制备方法的流程示意图；
图4为本公开一实施例显示基板中形成薄膜晶体管结构后的示意图；
图5为本公开一实施例显示基板中形成第二绝缘层后的示意图；
图6为本公开一实施例显示基板中形成色阻层后的示意图；
图7a为本公开一实施例显示基板中形成第三绝缘层后的示意图；
图7b为本公开一实施例显示基板中形成第三绝缘层后第一过孔位置的电镜图；
图7c为本公开一实施例显示基板中形成第三绝缘层后第二过孔位置的电镜图；
图8a为本公开一实施例显示基板中刻蚀工艺后的示意图；
图8b为本公开一实施例显示基板中刻蚀工艺后第五过孔位置的电镜图；
图9为本公开一实施例显示基板形成像素电极后的示意图；
图10为本公开另一实施例显示基板中形成色阻层后的示意图；
图11为本公开另一实施例显示基板中形成第三绝缘层后的示意图；
图12为本公开另一实施例显示基板中刻蚀工艺后的示意图。
附图标记说明：
10、衬底基板；111、栅电极；112、公共电极线；12、第一绝缘层；13、有源层；141、源电极；142、漏电极；15、第二绝缘层；16、色阻层；17、第三绝缘层；181、像素电极；182、公共电极；21、第一过孔；22、第二过孔；23、第三过孔；24、第四过孔；25、第五过孔；26、第六过孔。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
图1a为一种显示基板制备过孔过程中的结构示意图，图1b为图1a所示显示基板中第一过孔位置的电镜图。相关技术中，如图1a所示，显示基板可以包括衬底基板10以及设置在衬底基板10上的薄膜晶体管结构。薄膜晶体管结构包括位于衬底基板10一侧的栅金属层11、位于栅金属层11背离衬底基板一侧的第一绝缘层12(也可以叫做栅绝缘层GI)、位于第一绝缘层12背离衬底基板一侧的有源层13、位于有源层13背离衬底基板一侧的源漏金属层14。可以理解的是，栅金属层11可以包括栅电极、栅线和公共电极线。源漏金属层14可以包括源电极141、漏电极142和数据线。
如图1所示，显示基板还可以包括第二绝缘层15(也可以叫做钝化层PVX)、色阻层16和第三绝缘层17(也可以叫做有机材料层ORG)。在图1所示显示基板中，色阻层16可以叫做彩膜结构层，色阻层16可以包括红色色阻、绿色色阻和蓝色色阻。色阻层16用来使各个像素产生对应颜色的光。其中，第二绝缘层15位于源漏金属层14背离衬底基板10的一侧。色阻层16位于第二绝缘层15背离衬底基板10的一侧，色阻层16开设有第三过孔23和第四过孔24。第三过孔23和第四过孔24均暴露出第二绝缘层15。第三过孔23在衬底基板10上的正投影与源漏金属层14在衬底基板10上的正投影不相交，第三过孔23在衬底基板10上的正投影与栅金属层11中的公共电极线在衬底基板10上的正投影至少部分相交。第四过孔24在衬底基板10上的正投影与源漏金属层14中的漏电极142在衬底基板10上的正投影至少部分相交。
第三绝缘层17位于色阻层16背离衬底基板10的一侧，第三绝缘层17开设有第一过孔21和第二过孔22。第一过孔21贯穿第四过孔24，使得第二绝缘层15通过第一过孔21暴露，如图1a和图1b所示。第一过孔21在衬底基板10上的正投影与漏电极142在衬底基板10上的正投影至少部分相交。第二过孔22贯穿第三过孔23，使得第二绝缘层15通过第二过孔22暴露。第二过孔22在衬底基板10上的正投影与栅金属层11中的公共电极线在衬底基板10上的正投影至少部分相交。
图2为对图1a所示显示基板进行刻蚀后的结构示意图。如图1a和图2所示，第二绝缘层15的厚度可以为1000埃，第一绝缘层12的厚度可以为4000埃。可以采用刻蚀工艺同时对第一过孔21位置和第二过孔22位置进行刻蚀，去除第一过孔21位置的第二绝缘层15而暴露出漏电极142，去除第二过孔22位置的第二绝缘层15和第一绝缘层12而暴露出公共电极线112。在刻蚀过程中，第一过孔21位置只需要刻蚀去除第二绝缘层15，第二过孔22位置需要刻蚀去除第二绝缘层15和第一绝缘层12，第二绝缘层15的厚度远远小于第二绝缘层15和第一绝缘层12的厚度之和，也就是说，第一过孔21位置刻蚀的膜层厚度远远小于第二过孔22位置刻蚀的膜层厚度。因此，第一过孔21位置的漏电极142相比于第二过孔22位置的公共电极线112更早暴露出来，导致漏电极142氧化严重，影响漏电极142与像素电极的接触电阻，最终导致显示不良。
为了解决上述技术问题，本公开实施例提出了一种显示基板的制备方法。
图3为本公开一实施例中显示基板的制备方法的流程示意图。如图1所示，显示基板的制备方法可以包括：
S11、在衬底基板的一侧形成薄膜晶体管结构，薄膜晶体管结构可以包括依次叠设的栅金属层、第一绝缘层和源漏金属层；
S12、在薄膜晶体管结构背离衬底基板的一侧形成第二绝缘层；
S13、在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔在衬底基板上的正投影与源漏金属层在衬底基板上的正投影至少部分相交，第一过孔与第二绝缘层之间保留有色阻层和/或第三绝缘层，第二过孔贯穿第三绝缘层和色阻层而暴露出第二绝缘层，第二过孔在衬底基板上的正投影与栅金属层在衬底基板上的正投影至少部分相交；
S14、采用刻蚀工艺对第一过孔位置和第二过孔位置进行刻蚀，在第一过孔位置形成第五过孔而暴露出至少部分源漏金属层，在第二过孔位置形成第六过孔而暴露出至少部分栅金属层。
本公开实施例的技术方案，在对第一过孔位置和第二过孔位置进行刻蚀时，第一过孔位置需要刻蚀去除色阻层和/或第三绝缘层、以及第二绝缘层，第二过孔位置需要刻蚀去除第二绝缘层和第一绝缘层。相比于图2中的刻蚀，第一过孔位置需要刻蚀去除的膜层厚度大大增加，使得第一过孔位置与第二过孔位置需要刻蚀去除的膜层厚度之差减小，可以避免第一过孔位置的金属过早暴露，防止第一过孔位置的金属氧化严重，减小对接触电阻的影响，提高产品良率，避免产品出现显示不良。
在一种实施方式中，在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，可以包括：在第二绝缘层背离衬底基板的一侧形成色阻层，色阻层开设有与第二过孔相对应的第三过孔，第三过孔暴露出第二绝缘层；在色阻层背离衬底基板的一侧形成第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔暴露出色阻层，第二过孔贯穿第三过孔而暴露出第二绝缘层。
在一种实施方式中，在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，可以包括：在第二绝缘层背离衬底基板的一侧形成色阻层，色阻层开设有第三过孔和第四过孔，第三过孔与第二过孔相对应，第四过孔与第一过孔相对应，第三过孔和第四过孔均暴露出第二绝缘层；在色阻层背离衬底基板的一侧形成第三绝缘层，第三绝缘层开设有第一过孔和第二过孔，第一过孔与第二绝缘层之间保留有第三绝缘层，第二过孔贯穿第三过孔而暴露出第二绝缘层。
下面通过本公开一实施例中显示基板的制备过程详细说明本公开实施例的技术方案。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
S11、在衬底基板10的一侧形成薄膜晶体管结构，如图4所示，图4为本公开一实施例显示基板中形成薄膜晶体管结构后的示意图。该步骤可以包括如下过程。
在衬底基板10的一侧形成栅金属层，栅金属层可以包括栅电极111、栅线(图中未示出)和公共电极线112，如图4所示。示例性地，可以在衬底基板10上沉积栅金属薄膜，对栅金属薄膜进行图案化，形成栅金属层。
在栅金属层的背离衬底基板10的一侧形成第一绝缘层12。示例性地，可以在栅金属层的背离衬底基板10的一侧沉积第一绝缘薄膜来形成第一绝缘层12。第一绝缘层12的材质可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。第一绝缘层12的厚度可以为3500埃至4500埃，例如4000埃。
在第一绝缘层12的背离衬底基板10的一侧形成有源层13。可以采用常规技术形成有源层13，在此不再赘述。
在有源层13背离衬底基板10的一侧形成源漏金属层，源漏金属层可以包括源电极141、漏电极142和数据线(图中未示出)。可以采用本领域常规技术形成源漏金属层，在此不再赘述。
S12、在薄膜晶体管结构背离衬底基板10的一侧形成第二绝缘层15，如图5所示，图5为本公开一实施例显示基板中形成第二绝缘层后的示意图。第二绝缘层15可以叫做钝化层(PVX)，第二绝缘层15的材质可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。第二绝缘层15的厚度可以为800埃至1200埃，例如1000埃。
S13、在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层。在一个实施例中，该步骤可以包括如下S1311和S1312。
S1311、在第二绝缘层15背离衬底基板10的一侧形成色阻层16，色阻层16开设有与第二过孔相对应的第三过孔23，第三过孔23暴露出第二绝缘层15。第三过孔23在衬底基板10上的正投影与栅金属层在衬底基板10上的正投影至少部分相交，如图6所示，图6为本公开一实施例显示基板中形成色阻层后的示意图。示例性地，第三过孔23在衬底基板10上的正投影与栅金属层中的公共电极线112在衬底基板10上的正投影至少部分相交。
示例性地，色阻层16可以包括红色色阻、绿色色阻和蓝色色阻，红色色阻、绿色色阻和蓝色色阻分别位于对应的像素，使得对应像素发出对应颜色的光。色阻层16的材质可以为有机材质。
示例性地，可以在第二绝缘层15背离衬底基板10的一侧涂覆色阻薄膜，对色阻薄膜进行图案化处理，形成色阻层16。色阻层16的厚度范围可以为1.0μm至2.0μm，色阻层16的厚度可以为1.0μm至2.0μm的任一数值，例如，色阻层16的厚度可以为1.0μm、1.2μm、1.4μm、1.6μm、1.8μm和2.0μm中的一个。
S1312、在色阻层16背离衬底基板10的一侧形成第三绝缘层17，第三绝缘层17开设有第一过孔21和第二过孔22。第一过孔21暴露出色阻层16，第一过孔21在衬底基板10上的正投影与源漏金属层在衬底基板上的正投影至少部分相交。第一过孔21与第二绝缘层15之间保留有色阻层16，从而，第一过孔21与源漏金属层之间包括色阻层16和第二绝缘层15。第二过孔22贯穿第三过孔23而暴露出第二绝缘层15，第二过孔22在衬底基板10上的正投影与栅金属层中公共电极线112在衬底基板10上的正投影至少部分相交，如图7a所示，图7a为本公开一实施例显示基板中形成第三绝缘层后的示意图。
图7b为本公开一实施例显示基板中形成第三绝缘层后第一过孔位置的电镜图，图7c为本公开一实施例显示基板中形成第三绝缘层后第二过孔位置的电镜图。从图7b可以看出，形成第三绝缘层后，第一过孔暴露出色阻层；从图7c可以看出，形成第三绝缘层后，第二过孔暴露出第二绝缘层(也可以叫做钝化层PVX)。
第三绝缘层17的材质可以包括有机材料如树脂，例如光刻胶等。
示例性地，可以在色阻层16背离衬底基板10的一侧涂覆光刻胶薄膜，对第一过孔21位置的光刻胶薄膜和第二过孔22位置的光刻胶薄膜进行曝光、显影，形成第一过孔21和第二过孔22，从而形成第三绝缘层17。
S14、采用刻蚀工艺对第一过孔位置和第二过孔位置进行刻蚀，在第一过孔位置形成第五过孔而暴露出至少部分源漏金属层，在第二过孔位置形成第六过孔而暴露出至少部分栅金属层。在形成第五过孔时，需要刻蚀去除第一过孔位置的色阻层和第二绝缘层；形成第六过孔时，需要去除第二过孔位置的第二绝缘层和第一绝缘层。
在一种实施方式中，可以采用干法刻蚀对第一过孔21位置和第二过孔22位置进行刻蚀，去除第一过孔21位置的色阻层16和第二绝缘层15，形成第五过孔25，去除第二过孔22位置的第二绝缘层15和第一绝缘层12，形成第六过孔26。至少部分源漏金属层通过第五过孔25暴露出来，至少部分栅金属层通过第六过孔26暴露出来，如图8a所示，图8a为本公开一实施例显示基板中刻蚀工艺后的示意图。
在一个实施例中，源漏金属层可以包括源电极和漏电极，第一过孔21在衬底基板10上的正投影可以与源漏金属层中的漏电极142在衬底基板10上的正投影至少部分相交，从而，第五过孔25可以暴露出至少部分漏电极142，如图8a所示。可以理解的是，薄膜晶体管中，源电极和漏电极可以互换使用，在另一个实施例中，第一过孔21在衬底基板10上的正投影可以与源漏金属层中的源电极在衬底基板10上的正投影至少部分相交，从而，第五过孔可以暴露出至少部分源电极。
在一个实施例中，栅金属层可以包括栅电极111和公共电极线112。第二过孔22在衬底基板10上的正投影可以与公共电极线112在衬底基板上的正投影至少部分相交，从而，第六过孔26可以暴露出至少部分公共电极线112，如图8a所示。
在一种实施方式中，干法刻蚀采用的刻蚀气体包括三氟化氮(NF3)和氧气(O2)，三氟化氮和氧气的体积比为1:1至1:3，例如三氟化氮和氧气的体积比为1:1至1:3的任一数值，例如1:2。这样的干法刻蚀，在刻蚀第一过孔21下方的色阻层和第二绝缘层15时，会同时刻蚀掉一部分第三绝缘层17，避免第五过孔25在第三绝缘层17下方出现倒切，使得第五过孔25的侧壁光滑，使第五过孔15自下而上呈敞口状，有利于后制程中的金属膜层(例如像素电极层)通过第五过孔25与漏电极142良好接触。同理，在刻蚀第二过孔22下方的第二绝缘层25和第一绝缘层12时，会同时刻蚀掉一部分第三绝缘层17，避免第六过孔26在第三绝缘层17下方出现倒切，使得第六过孔26的侧壁光滑，使第六过孔26自下而上呈敞口状，有利于后制程中的金属膜层(例如公共电极层)通过第六过孔26与公共电极线112良好接触。
图8b为本公开一实施例显示基板中刻蚀工艺后第五过孔位置的电镜图。从图8b可以看出，第五过孔的孔壁光滑，第五过孔呈自下而上的敞口状。
在刻蚀形成第五过孔25和第六过孔26的过程中，形成第五过孔25需要刻蚀掉色阻层16和第二绝缘层15，形成第六过孔26需要刻蚀掉第二绝缘层15和第一绝缘层12。相比于图1和图2中的刻蚀过程，形成第五过孔25比形成第五过孔25’刻蚀的膜层厚度增加，需要的刻蚀时间增长，这样就缩短了第五过孔25与第六过孔26的刻蚀时间差，避免漏电极过早暴露，防止第五过孔位置漏电极氧化严重，降低了对第五过孔处接触电阻的影响，提升产品良率，提高产品显示效果。
将色阻层16的厚度范围设置为1.0μm至2.0μm，那么色阻层16在第一过孔位置的厚度即为1.0μm至2.0μm。这样厚度的色阻层16，在对第一过孔位置进行刻蚀时，刻蚀掉色阻层16和第二绝缘层15所需的时间与刻蚀掉第二绝缘层15和第一绝缘层12的时间相差较少，可以进一步避免漏电极142过早暴露，防止第五过孔位置漏电极氧化严重，降低了对第五过孔处接触电阻的影响，提升产品良率，提高产品显示效果。
在一种实施方式中，显示基板的制备方法还可以包括S15。
S15、在第三绝缘层17背离衬底基板10的一侧形成透明电极层，透明电极层可以包括像素电极181和公共电极182，像素电极181通过第五过孔25与漏电极142连接，公共电极182通过第六过孔26与公共电极线112连接，如图9所示，图9为本公开一实施例显示基板形成像素电极后的示意图。
示例性地，可以在第三绝缘层17背离衬底基板10的一侧形成透明电极薄膜，对透明电极薄膜进行图案化处理，形成透明电极层，透明电极层包括像素电极181和公共电极182，像素电极181通过第五过孔25与漏电极142连接，公共电极182通过第六过孔26与公共电极线112连接。透明电极薄膜的材料可以包括氧化铟锡(ITO)和氧化铟锌(IZO)中的至少一种。
图10为本公开另一实施例显示基板中形成色阻层后的示意图，图11为本公开另一实施例显示基板中形成第三绝缘层后的示意图。图12为本公开另一实施例显示基板中刻蚀工艺后的示意图。
在一个实施例中，S13、在第二绝缘层背离衬底基板的一侧依次形成色阻层和第三绝缘层，可以包括如下S1321和S1322。
S1321、在第二绝缘层15背离衬底基板10的一侧形成色阻层16，色阻层16开设有第三过孔23和第四过孔24。第三过孔23与第二过孔相对应，第三过孔23暴露出第二绝缘层15。第四过孔24与第一过孔相对应，第四过孔24暴露出第二绝缘层15。第三过孔23在衬底基板10上的正投影与栅金属层中公共电极线112在衬底基板10上的正投影至少部分相交，第四过孔24在衬底基板10上的正投影与源漏金属层中漏电极142在衬底基板10上的正投影至少部分相交，如图10所示。
S1322、在色阻层16背离衬底基板10的一侧形成第三绝缘层17，第三绝缘层17开设有第一过孔21和第二过孔22。第一过孔21在衬底基板10上的正投影与漏电极142在衬底基板上的正投影至少部分相交。第一过孔21的深度小于第三绝缘层17的厚度，第一过孔21与第二绝缘层15之间保留有第三绝缘层17，从而，第一过孔21与漏电极142之间的膜层包括第三绝缘层和第二绝缘层15。第二过孔22贯穿第三过孔23而暴露出第二绝缘层15，第二过孔22在衬底基板10上的正投影与栅金属层中公共电极线112在衬底基板10上的正投影至少部分相交，如图11所示。
第三绝缘层17的材质可以包括有机材料如树脂，例如光刻胶等。
示例性地，可以在色阻层16背离衬底基板10的一侧涂覆第三绝缘薄膜，可以采用灰色调掩膜对第三绝缘薄膜进行曝光并显影，在第一过孔21位置去除部分第三绝缘薄膜而形成第一过孔21，在第二过孔22位置去除全部第三绝缘薄膜而形成第二过孔22，从而形成第三绝缘层17。
在一种实施方式中，在第一过孔21位置去除部分第三绝缘薄膜后，第三绝缘层17在第一过孔21位置的厚度范围可以为1.0μm至2.0μm，第三绝缘层17在第一过孔21位置的厚度可以为1.0μm至2.0μm的任一数值，例如，第三绝缘层17在第一过孔21位置的厚度可以为1.0μm、1.2μm、1.4μm、1.6μm、1.8μm和2.0μm中的一个。
在一种实施方式中，采用刻蚀工艺对第一过孔位置和第二过孔位置进行刻蚀，去除第一过孔位置保留的第三绝缘层和第二绝缘层而暴露出源漏金属层中的漏电极，去除第二过孔位置的第二绝缘层和第一绝缘层而暴露出至少部分栅金属层，示例性地，栅金属层可以包括公共电极线，去除第二过孔位置的第二绝缘层和第一绝缘层而暴露出至少部分公共电极线，以便公共电极通过第二过孔与至少部分公共电极线搭接连接。
在一种实施方式中，可以采用干法刻蚀对第一过孔21位置和第二过孔22位置进行刻蚀，去除第一过孔21位置的第三绝缘层17和第二绝缘层15，形成第五过孔25，去除第二过孔22位置的第二绝缘层15和第一绝缘层12，形成第六过孔26。漏电极142通过第五过孔25暴露出来，至少部分栅金属层(例如公共电极线112)通过第六过孔26暴露出来，如图12所示。
在图11和图12所示实施例中，在刻蚀形成第五过孔25的过程中，需要刻蚀掉第三绝缘层17和第二绝缘层15。相比于图1和图2中的刻蚀过程，形成第五过孔25比形成第五过孔25’刻蚀的膜层厚度增加，需要的刻蚀时间增长，这样就缩短了第五过孔25与第六过孔26的刻蚀时间差，避免漏电极过早暴露，防止第五过孔位置漏电极氧化严重，降低对第五过孔处接触电阻的影响，提升产品良率，提高产品显示效果。
将第三绝缘层17在第一过孔21位置的厚度范围设置为1.0μm至2.0μm，那么第三绝缘层17在第一过孔21位置的厚度即为1.0μm至2.0μm。这样厚度的第三绝缘层17，在对第一过孔位置进行刻蚀时，刻蚀掉第三绝缘层17和第二绝缘层15所需的时间与刻蚀掉第二绝缘层15和第一绝缘层12的时间相差较少，可以进一步避免漏电极142过早暴露，防止第五过孔位置漏电极氧化严重，降低了对第五过孔处接触电阻的影响，提升产品良率，提高产品显示效果。
另外，本公开实施例的显示基板的制备方法，相比于图1和图2所示的显示基板的制备方法，不会额外增加掩膜及工艺步骤，不会影响成本，而且可以实现量产。
以上实施例中，薄膜晶体管结构中的薄膜晶体管采用底栅结构的薄膜晶体管，可以理解的是，本公开实施例的技术方案同样适用于顶栅结构的薄膜晶体管。
基于上述实施例的发明构思，本公开实施例还提供一种显示基板，该显示基板采用上述实施例的制备方法制备而成。显示基板结构如图9所示，显示基板可以包括衬底基板10、薄膜晶体管结构、第二绝缘层15、色阻层16和第三绝缘层17。
薄膜晶体管结构位于衬底基板10的一侧，薄膜晶体管结构可以包括依次叠设的栅金属层、第一绝缘层12和源漏金属层。第二绝缘层12位于薄膜晶体管结构背离衬底基板10的一侧。色阻层16位于第二绝缘层15背离衬底基板10的一侧。第三绝缘层17位于色阻层16背离衬底基板10的一侧。
第三绝缘层17开设有第一过孔21，第一过孔21依次贯穿第三绝缘层17、色阻层16和第二绝缘层15，第三绝缘层17、色阻层16和第二绝缘层15均可以通过第一过孔21暴露，从而，第一过孔21延伸至源漏金属层，以暴露出至少部分源漏金属层。示例性地，第一过孔21暴露出漏电极142。第三绝缘层17在衬底基板10上的正投影位于色阻层16在衬底基板10上的正投影范围内。
这种结构的显示基板，第三绝缘层17在衬底基板10上的正投影位于色阻层16在衬底基板10上的正投影范围内，从而，第三绝缘层17与色阻层16之间不存在倒切，使得第一过孔21的侧壁光滑，有利于后制程中的金属膜层(例如像素电极层)通过第一过孔21与漏电极142良好接触。
在一种实施方式中，第三绝缘层还开设有第二过孔22，第二过孔22依次贯穿第三绝缘层17、色阻层16和第二绝缘层15而延伸至栅金属层，以暴露至少部分栅金属层。示例性地，栅金属层可以包括公共电极线112，第二过孔22暴露出至少部分公共电极线112。
在一种实施方式中，色阻层的厚度范围为1.0μm至2.0μm；和/或，第一绝缘层的厚度范围为3500埃至4500埃；和/或，第二绝缘层的厚度范围为800埃至1200埃。
在一个实施例中，显示基板还包括透明电极层，透明电极层位于第三绝缘层17背离衬底基板10的一侧，透明电极层包括像素电极181和公共电极182，像素电极181通过第一过孔21与源漏金属层中的源电极141或漏电极142连接，公共电极182通过第二过孔22与栅金属层中的公共电极线112连接。
基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括前述实施例中的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种显示基板的制备方法，其特征在于，包括：
在衬底基板的一侧形成薄膜晶体管结构，所述薄膜晶体管结构包括依次叠设的栅金属层、第一绝缘层和源漏金属层；
在所述薄膜晶体管结构背离所述衬底基板的一侧形成第二绝缘层；
在所述第二绝缘层背离所述衬底基板的一侧依次形成色阻层和第三绝缘层，所述第三绝缘层开设有第一过孔和第二过孔，所述第一过孔在所述衬底基板上的正投影与所述源漏金属层在所述衬底基板上的正投影至少部分相交，所述第一过孔与所述第二绝缘层之间保留有色阻层和/或第三绝缘层，所述第二过孔贯穿所述第三绝缘层和所述色阻层而暴露出所述第二绝缘层，所述第二过孔在所述衬底基板上的正投影与所述栅金属层在所述衬底基板上的正投影至少部分相交，其中，所述色阻层的厚度范围为1.0μm至2.0μm或第三绝缘层在第一过孔位置的厚度范围为1.0μm至2.0μm；
采用刻蚀工艺对所述第一过孔位置和所述第二过孔位置进行刻蚀，在所述第一过孔位置形成第五过孔而暴露出至少部分所述源漏金属层，在所述第二过孔位置形成第六过孔而暴露出至少部分所述栅金属层。
2.根据权利要求1所述的方法，其特征在于，所述在所述第二绝缘层背离所述衬底基板的一侧依次形成色阻层和第三绝缘层，包括：
在所述第二绝缘层背离所述衬底基板的一侧形成所述色阻层，所述色阻层开设有与所述第二过孔相对应的第三过孔，所述第三过孔暴露出所述第二绝缘层；
在所述色阻层背离所述衬底基板的一侧形成所述第三绝缘层，所述第三绝缘层开设有所述第一过孔和所述第二过孔，所述第一过孔暴露出所述色阻层，所述第二过孔贯穿所述第三过孔而暴露出所述第二绝缘层。
3.根据权利要求1所述的方法，其特征在于，所述在所述第二绝缘层背离所述衬底基板的一侧依次形成色阻层和第三绝缘层，包括：
在所述第二绝缘层背离所述衬底基板的一侧形成所述色阻层，所述色阻层开设有第三过孔和第四过孔，所述第三过孔与所述第二过孔相对应，所述第四过孔与所述第一过孔相对应，所述第三过孔和所述第四过孔均暴露出所述第二绝缘层；
在所述色阻层背离所述衬底基板的一侧形成第三绝缘层，所述第三绝缘层开设有所述第一过孔和所述第二过孔，所述第一过孔与所述第二绝缘层之间保留有第三绝缘层，所述第二过孔贯穿所述第三过孔而暴露出所述第二绝缘层。
4.根据权利要求3所述的方法，其特征在于，所述第三绝缘层在所述第一过孔位置的厚度范围为1.0μm至2.0μm。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述刻蚀工艺包括干法刻蚀工艺，所述干法刻蚀工艺采用的刻蚀气体包括三氟化氮和氧气，三氟化氮和氧气的体积比为1:1至1:3。
6.根据权利要求1至4中任一项所述的方法，其特征在于，所述源漏金属层包括源电极或漏电极，所述第一过孔在所述衬底基板上的正投影与所述源电极或所述漏电极在所述衬底基板上的正投影至少部分相交，以使得所述第五过孔暴露出至少部分所述源电极或漏电极。
7.根据权利要求1至4中任一项所述的方法，其特征在于，所述栅金属层包括公共电极线，所述第二过孔在所述衬底基板上的正投影与所述公共电极线在所述衬底基板上的正投影至少部分相交，以使得所述第六过孔暴露出至少部分所述公共电极线。
8.一种显示装置，其特征在于，包括权利要求1至7中任一项所述的方法制备的显示基板。
CN202110298554.4A 2021-03-19 2021-03-19 一种显示基板的制备方法、显示基板和显示装置 Active CN113066802B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110298554.4A CN113066802B (zh) 2021-03-19 2021-03-19 一种显示基板的制备方法、显示基板和显示装置
US17/514,265 US20220302180A1 (en) 2021-03-19 2021-10-29 Method for manufacturing display substrate, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110298554.4A CN113066802B (zh) 2021-03-19 2021-03-19 一种显示基板的制备方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN113066802A CN113066802A (zh) 2021-07-02
CN113066802B true CN113066802B (zh) 2023-04-18

Family

ID=76562693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110298554.4A Active CN113066802B (zh) 2021-03-19 2021-03-19 一种显示基板的制备方法、显示基板和显示装置

Country Status (2)

Country Link
US (1) US20220302180A1 (zh)
CN (1) CN113066802B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867689A (zh) * 2016-04-07 2016-08-17 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101870986B1 (ko) * 2011-09-19 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 제조방법
KR101987688B1 (ko) * 2011-12-13 2019-06-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101611923B1 (ko) * 2012-02-27 2016-04-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102011274B1 (ko) * 2012-12-10 2019-08-19 삼성디스플레이 주식회사 표시 기판의 제조 방법
KR102209871B1 (ko) * 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI511303B (zh) * 2013-08-30 2015-12-01 Ye Xin Technology Consulting Co Ltd 液晶顯示器的陣列基板
US10170826B2 (en) * 2015-10-09 2019-01-01 Sharp Kabushiki Kaisha TFT substrate, scanning antenna using same, and method for manufacturing TFT substrate
KR20170117261A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN106873238A (zh) * 2017-04-28 2017-06-20 京东方科技集团股份有限公司 一种对向基板、显示面板、显示装置及制作方法
CN107170754B (zh) * 2017-05-15 2021-04-23 京东方科技集团股份有限公司 显示装置、阵列基板及阵列基板制作方法
CN109709734A (zh) * 2019-02-27 2019-05-03 深圳市华星光电半导体显示技术有限公司 显示面板及其检测方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867689A (zh) * 2016-04-07 2016-08-17 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板

Also Published As

Publication number Publication date
CN113066802A (zh) 2021-07-02
US20220302180A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US8803416B2 (en) Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus
JP6219685B2 (ja) 発光ディスプレイバックプレーン、ディスプレイデバイス、及び画素定義層の製造方法
US8530268B2 (en) Organic light-emitting display device and method of manufacturing the same
US11183111B2 (en) Pixel unit and method for manufacturing the same, and double-sided OLED display device
US7645649B1 (en) Method for fabricating pixel structure
US11374070B2 (en) Organic light emitting diode display panel and apparatus having a connecting electrode in an electrode connecting region
JP5336524B2 (ja) 発光素子の製造方法と発光素子、および発光装置の製造方法と発光装置
CN111864116A (zh) 显示基板及其制备方法和显示装置
US11930679B2 (en) Array substrate, preparation method therefor, and display device
WO2020224010A1 (zh) Oled 显示面板及其制备方法
JP6168742B2 (ja) 有機ｅｌ装置
US10734613B2 (en) Method for manufacturing OLED substrate
US7989243B2 (en) Method for fabricating pixel structure
US20130126833A1 (en) Method of manufacturing organic el apparatus
JP4170138B2 (ja) 有機電界発光素子およびその製造方法
US11302895B2 (en) Display substrate having separation pillar in the peripheral area, display apparatus, and method of fabricating display substrate having the same
CN113066802B (zh) 一种显示基板的制备方法、显示基板和显示装置
CN111785852B (zh) 一种显示基板、其制作方法、显示面板及显示装置
WO2021254124A1 (zh) 显示基板、其制作方法及显示装置
CN110518073B (zh) 薄膜晶体管及其制备方法、显示装置
US11469112B2 (en) Display substrate, manufacturing method thereof, display panel, and display device
CN112259690A (zh) 显示基板及其制备方法、显示面板、显示装置
CN110828484A (zh) 一种显示面板、其制作方法及显示装置
CN111430300B (zh) Oled阵列基板及其制备方法、显示面板及显示装置
US20220020830A1 (en) Patterning of Organic Light Emitting Diode Device and the OLED Displays Manufactured Therefrom

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant