CN110518073B - 薄膜晶体管及其制备方法、显示装置 - Google Patents
薄膜晶体管及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN110518073B CN110518073B CN201910820587.3A CN201910820587A CN110518073B CN 110518073 B CN110518073 B CN 110518073B CN 201910820587 A CN201910820587 A CN 201910820587A CN 110518073 B CN110518073 B CN 110518073B
- Authority
- CN
- China
- Prior art keywords
- thin film
- active layer
- film transistor
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 3
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 claims description 3
- 229920000767 polyaniline Polymers 0.000 claims description 3
- 229920002098 polyfluorene Polymers 0.000 claims description 3
- 229920000128 polypyrrole Polymers 0.000 claims description 3
- 229920000123 polythiophene Polymers 0.000 claims description 3
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- VGYZOYLDGKIWST-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) zirconium(4+) Chemical compound [O-2].[Zn+2].[Zr+4].[In+3] VGYZOYLDGKIWST-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 27
- 239000010410 layer Substances 0.000 description 160
- 238000000034 method Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000000576 coating method Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 6
- 238000007641 inkjet printing Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
Abstract
本发明实施例提供一种薄膜晶体管及其制备方法、显示装置，该薄膜晶体管包括衬底基板、设置于所述衬底基板之上的有源层以及设置于所述有源层之上的绝缘层，所述薄膜晶体管还包括设置于所述绝缘层之上的源漏极和栅极，所述源漏极和所述栅极同层设置；以减小薄膜晶体管膜层的段差，从而提高产品良率以及提升显示面板的显示品质。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法、显示装置。
背景技术
有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)显示装置具有自发光、反应快、视角广、亮度高、色彩艳以及轻薄等优点，被认为是显示领域中最具有应用前景的显示装置。
现有显示产品主要以UHD或者4k显示分辨率为主流，随着日益增长的产品需求，高精度显示(如8k显示技术)的技术开发显得尤为重要。在8k等高精度显示中，因较密集的布线方式需要金属导线之间的绝缘层具有较好的覆盖性和孔搭接，而现有金属线厚度为600-1000nm，绝缘层叠层厚度达800-1000nm，连接孔的制备工艺技术局限性较大，易出现断线或短路等影响良率。
顶发射显示器件具有开口率大、分辨率高等优点受到了人们的广泛重视。有机发光层因阵列基板膜层的段差而产生微腔效应或尖端放电等不良，导致有机发光器件效率下降；故在制备有机发光材料层之前制备平坦膜材料以降低阵列基板膜层的段差。现有有机发光层制备前的平坦膜，因阵列基板膜层制备中栅极和源漏极布线在不同平面，使得膜层段差大，一般为1.2～2.0um，平坦度较差，限制了有机器件的效率和寿命，导致产品良率和品质较低。
发明内容
本发明实施例所要解决的技术问题是，提供一种薄膜晶体管及其制备方法、显示装置，以减小薄膜晶体管膜层的段差，从而提高产品良率以及提升显示面板的显示品质。
为了解决上述技术问题，本发明实施例提供了一种薄膜晶体管，包括衬底基板、设置于所述衬底基板之上的有源层以及设置于所述有源层之上的绝缘层，所述薄膜晶体管还包括设置于所述绝缘层之上的源漏极和栅极，所述源漏极和所述栅极同层设置。
可选地，所述绝缘层远离所述有源层的一侧具有凹槽以及与所述有源层连通的过孔，所述栅极位于所述凹槽中，通过所述绝缘层与所述有源层隔开，所述源漏极位于所述过孔中，与所述有源层连接。
可选地，所述栅极远离所述有源层一侧的表面、所述源漏极远离所述有源层一侧的表面以及所述绝缘层远离所述有源层一侧的表面平齐。
可选地，所述绝缘层的材料采用氧化硅或氮氧化硅。
可选地，还包括设置于所述源漏极和所述栅极之上的钝化层，所述钝化层覆盖所述源漏极和所述栅极。
可选地，所述有源层的材料采用有机半导体材料或金属氧化物半导体材料。
可选地，所述有机半导体材料采用聚噻吩、聚苯胺、聚吡咯、聚芴、并五苯、酞青氧钛和红荧烯中的至少一种。
可选地，所述金属氧化物半导体材料采用氧化锌、氧化铟锌、氧化锌锡、镓铟锌氧化物与锆铟锌氧化物中的至少一种。
本发明实施例还提供了一种显示装置，包括前述的薄膜晶体管。
为了解决上述技术问题，本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
提供衬底基板，在所述衬底基板之上形成有源层；
在所述有源层之上形成绝缘层；
在所述绝缘层之上形成源漏极和栅极，所述源漏极和所述栅极同层设置。
可选地，在所述绝缘层之上形成源漏极和栅极，所述源漏极和所述栅极同层设置包括：
在所述绝缘层远离所述有源层的一侧形成凹槽以及与所述有源层连通的过孔；
采用同一制备工艺在所述凹槽中以及所述过孔中形成栅极和源漏极。
可选地，在所述绝缘层远离所述有源层的一侧形成凹槽以及与所述有源层连通的过孔包括：
在所述绝缘层远离所述有源层的一侧形成过渡槽；
采用同一制备工艺，同时对所述过渡槽以及所述过渡槽以外的所述绝缘层进行刻蚀，形成上述过孔和上述凹槽。
可选地，所述过渡槽的深度等于所述凹槽的底部到所述有源层顶表面之间的垂直距离。
可选地，所述过孔的深度等于所述过渡槽的深度与所述凹槽的深度相加之和。
本发明提供了一种薄膜晶体管及其制备方法、显示装置，通过将源漏极和栅极同层设置，使源漏极和栅极处于同一平面，以减小薄膜晶体管膜层的段差，从而提高产品良率以及提升显示面板的显示品质。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为现有薄膜晶体管的结构示意图；
图2为本发明第一实施例薄膜晶体管的结构示意图；
图3为本发明第一实施例薄膜晶体管中形成衬底基板和有源层图案之后的结构示意图；
图4为本发明第一实施例薄膜晶体管中形成绝缘层之后的结构示意图；
图5为本发明第二实施例薄膜晶体管的制备方法的流程图；
图6为本发明第二实施例中形成光刻胶层之后的结构示意图；
图7为本发明第二实施例中在光刻胶层之上形成完全去除区域和半保留区域之后的结构示意图；
图8为本发明第二实施例中形成过渡槽之后的结构示意图；
图9为本发明第二实施例中将半保留区域上的光刻胶层完全去除之后的结构示意图；
图10为本发明第二实施例中形成过孔和凹槽之后的结构示意图；
图11为本发明第二实施例中形成钝化层之后的结构示意图；
图12为本发明第三实施例薄膜晶体管的制备方法中采用喷墨打印技术形成栅极和源漏极的结构示意图；
图13为本发明第三实施例薄膜晶体管的制备方法中采用涂覆或旋涂技术形成栅极和源漏极过程中的结构示意图；
图14为本发明第二实施例薄膜晶体管的制备方法中采用涂覆或旋涂技术形成栅极和源漏极后的结构示意图。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1为现有薄膜晶体管的结构示意图。现有薄膜晶体管的结构特点是，将栅极和源漏极设置在不同平面，栅极和源漏极之间通过绝缘层隔开。如图1所示，现有薄膜晶体管包括衬底基板10、设置于衬底基板10之上的有源层11以及设置于有源层11之上的第一绝缘层121，第一绝缘层121之上设有过孔，过孔中设置有源漏极13，在源漏极13之上设置有第二绝缘层122，第二绝缘层122之上设有凹槽，凹槽中设置有栅极14。其中，源漏极13和栅极14的膜层段差H为1.2～2.0um。现有薄膜晶体管中源漏极13和栅极14通过不同工序制备，源漏极13和栅极14之间通过第二绝缘层122隔开，容易产生断线或短路等问题。由于源漏极13和栅极14设置在不同膜层，导致源漏极13和栅极14布线在不同平面，使得源漏极13和栅极14的膜层段差大，平坦度差。在制备平坦层时，使得平坦层的平坦工艺效果受限，一般的，制备平坦层之后，现有薄膜晶体管中的膜层段差仍旧大于1000nm；膜层段差大限制了发光器件的效率和寿命，导致产品良率和显示品质较低。
为此，本发明实施例提供了一种薄膜晶体管，以解决现有结构存在的膜层段差大，导致产品良率和显示品质较低等缺陷。本发明实施例薄膜晶体管包括衬底基板、设置于所述衬底基板之上的有源层以及设置于所述有源层之上的绝缘层，所述薄膜晶体管还包括设置于所述绝缘层之上的源漏极和栅极，所述源漏极和所述栅极同层设置。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
图2为本发明第一实施例薄膜晶体管的结构示意图。如图2所示，本发明实施例薄膜晶体管包括衬底基板10、设置于衬底基板10之上的有源层11、设置于有源层11之上的绝缘层12以及设置于绝缘层12远离有源层11一侧的源漏极13和栅极14，源漏极13和栅极14同层设置。
本发明实施例薄膜晶体管通过将源漏极和栅极同层设置，即源漏极和栅极设置于同一绝缘层上，通过同一制备工艺形成，使源漏极和栅极处于同一平面，以减小薄膜晶体管的膜层段差，使薄膜晶体管的膜层段差不大于0.5um，从而提高产品良率以及提升显示面板的显示品质。
如图2所示，绝缘层12远离有源层11的一侧具有凹槽以及与有源层11连通的过孔，栅极14位于该凹槽中，并通过绝缘层12与有源层11隔开，源漏极13位于该过孔中，并通过该过孔与有源层11连接。
如图2所示，源漏极13和栅极14均设置于同一绝缘层12中，且源漏极13的顶表面、栅极14的顶表面以及绝缘层12的顶表面平齐，以减小源漏极13和栅极14之间的膜层段差，保证薄膜晶体管的平坦度。其中，源漏极13的顶表面是指源漏极13远离有源层11一侧的表面，栅极14的顶表面是指栅极14远离有源层11一侧的表面，绝缘层12的顶表面是指绝缘层12远离有源层11一侧的表面。
实施例中，薄膜晶体管还包括设置于源漏极和栅极之上的钝化层，钝化层覆盖源漏极和栅极，用于保护源漏极和栅极。
下面通过本实施例薄膜晶体管的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
图3和图4为本实施例薄膜晶体管制备过程的示意图。薄膜晶体管的制备过程包括：
(1)形成衬底基板和有源层图案。形成衬底基板和有源层图案包括：形成衬底基板10，随后在衬底基板10之上形成多晶硅薄膜，通过构图工艺对多晶硅薄膜进行构图，形成设置在衬底基板10之上的有源层11图案，如图3所示。其中，衬底基板10的材料可以采用刚性的玻璃基板或者柔性基板。有源层11的材料可以采用有机半导体材料或金属氧化物半导体材料，有机半导体材料可以采用聚噻吩、聚苯胺、聚吡咯、聚芴、并五苯、酞青氧钛和红荧烯中的至少一种；金属氧化物半导体材料可以采用氧化锌、氧化铟锌、氧化锌锡、镓铟锌氧化物与锆铟锌氧化物中的至少一种。
(2)形成绝缘层。形成绝缘层包括：在形成前述图案的衬底基板10上，沉积绝缘薄膜，形成覆盖有源层11的绝缘层12，如图4所示。其中，绝缘层12的材料可以采用氧化硅或氮氧化硅。
(3)形成源漏极和栅极。形成源漏极和栅极包括：在绝缘层12远离有源层11的一侧，形成凹槽以及与有源层11连通的过孔，凹槽的底部与有源层11之间通过绝缘层12隔开；在凹槽与过孔内分别沉积第一金属薄膜和第二金属薄膜，通过构图工艺对第一金属薄膜和第二金属薄膜进行构图，分别形成设置在凹槽中的栅极14和形成设置在过孔中的源漏极13，如图1所示。其中，源漏极13的顶表面、栅极14的顶表面以及绝缘层12的顶表面平齐。
通过本实施例上述制备过程可以看出，本实施例通过将源漏极和栅极同层设置，以减小薄膜晶体管的膜层段差，从而提高产品良率以及提升显示面板的显示品质。
此外，本实施例的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，能够很好地与现有制备工艺兼容，因此具有制作成本低、易于工艺实现、生产效率高和良品率高等优，具有良好的应用前景。
第二实施例
基于前述实施例的技术构思，本发明实施例还提供了一种薄膜晶体管的制备方法，以制备出前述实施例的薄膜晶体管。
图5为本发明第二实施例薄膜晶体管的制备方法的流程图。如图5所示，本发明实施例薄膜晶体管的制备方法，包括：
(1)提供衬底基板，在所述衬底基板之上形成有源层；
(2)在所述有源层之上形成绝缘层；
(3)在所述绝缘层之上形成源漏极和栅极，所述源漏极和所述栅极同层设置。
其中，图6～11为本实施例薄膜晶体管的制备方法中在所述绝缘层之上形成源漏极和栅极制备过程的示意图。薄膜晶体管的制备方法中在所述绝缘层之上形成源漏极和栅极，所述源漏极和所述栅极同层设置包括：
(301)在绝缘层12之上涂覆一层光刻胶，形成设置于绝缘层12之上的光刻胶层15，如图6所示。
(302)采用半色调掩模板(Half-tone mask)覆盖上述光刻胶层15，采用紫外光通过半色调掩模板照射在光刻胶层15上，紫外光通过半色调掩模板上的完全透光区域，在光刻胶层15上形成完全曝光区域，显影后完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域16，完全去除区域16将绝缘层12暴露；部分紫外光通过半色调掩模板上的半透光区域，在光刻胶层15上形成半曝光区域，显影后半曝光区域的光刻胶被部分去除，成为光刻胶半保留区域17，如图7所示。
(303)对完全去除区域16暴露出的绝缘层12进行刻蚀，形成H1深度的过渡槽18，如图8所示。
(304)将半保留区域17上的光刻胶层完全去除，将半保留区域17处的绝缘层12暴露，如图9所示。
(305)采用同一制备工艺，同时对过渡槽以及半保留区域17处的绝缘层12进行刻蚀，使过渡槽形成与有源层11连通的过孔19，使半保留区域17处的绝缘层12形成凹槽20；其中，过孔19的深度为H0，过渡槽18的深度为H1，凹槽20的深度为H2，凹槽20的底部与有源层顶11表面之间的垂直距离为H3，H0＝H1+H2，H1＝H3，如图9和图10所示。
(306)去除绝缘层12之上剩余的光刻胶层，采用同一制备工艺在所述凹槽中以及所述过孔中形成栅极14和源漏极13，其中，源漏极13的顶表面、栅极14的顶表面以及绝缘层12的顶表面平齐，如图1所示。
(307)在源漏极13和栅极14之上形成钝化层21，钝化层21覆盖源漏极13和栅极14，如图11所示。
(308)在钝化层之上形成像素电极，采用喷墨打印工艺，在像素电极之上制备有机电子功能层，再形成位于有机电子功能层上方的电极和封装层，形成顶发射OLED显示器件。
本实施例薄膜晶体管的制备方法通过将源漏极和栅极同层设置，以减小薄膜晶体管的膜层段差，从而提高产品良率以及提升显示面板的显示品质。
第三实施例
本实施例是前述第二实施例的一种扩展，本实施例薄膜晶体管的制备方法与前述第二实施例基本上相同，所不同的是，本实施例薄膜晶体管的制备方法可以采用喷墨打印技术、涂覆或旋涂技术中的至少一种，在所述凹槽中以及所述过孔中形成栅极和源漏极。
图12为本发明第三实施例薄膜晶体管的制备方法中采用喷墨打印技术形成栅极和源漏极的结构示意图。如图12所示，本实施例薄膜晶体管的制备方法采用喷墨打印技术形成栅极和源漏极。具体地，通过打印设备22，同时在凹槽20和过孔19中滴入打印液滴23，对滴入的打印液滴23进行加热干燥，分别形成位于凹槽20和过孔19中的栅极和源漏极。
图13为本发明第三实施例薄膜晶体管的制备方法中采用涂覆或旋涂技术形成栅极和源漏极过程中的结构示意图；图14为本发明第二实施例薄膜晶体管的制备方法中采用涂覆或旋涂技术形成栅极和源漏极后的结构示意图。如图13和图14所示，本实施例薄膜晶体管的制备方法采用涂覆或旋涂技术形成栅极和源漏极。具体地，通过喷嘴在凹槽和过孔上涂覆电极材料，形成覆盖凹槽和过孔的电极膜层24，由于喷嘴与绝缘层12表面之间的间隔，电极膜层24伸出凹槽和过孔，突出绝缘层12的表面；通过刻蚀工艺将电极膜层24突出绝缘层12表面的部分去除，在凹槽和过孔中形成栅极和源漏极。
本实施例薄膜晶体管的制备方法通过将源漏极和栅极同层设置，以减小薄膜晶体管的膜层段差，从而提高产品良率以及提升显示面板的显示品质。
第四实施例
本发明实施例还提供了一种显示装置，包括前述的薄膜晶体管。显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (13)
1.一种薄膜晶体管，包括衬底基板、设置于所述衬底基板之上的有源层以及设置于所述有源层之上的绝缘层，其特征在于，所述薄膜晶体管还包括设置于所述绝缘层之上的源漏极和栅极，所述源漏极和所述栅极同层设置；所述栅极远离所述有源层一侧的表面、所述源漏极远离所述有源层一侧的表面以及所述绝缘层远离所述有源层一侧的表面平齐。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层远离所述有源层的一侧具有凹槽以及与所述有源层连通的过孔，所述栅极位于所述凹槽中，通过所述绝缘层与所述有源层隔开，所述源漏极位于所述过孔中，与所述有源层连接。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层的材料采用氧化硅或氮氧化硅。
4.根据权利要求1所述的薄膜晶体管，其特征在于，还包括设置于所述源漏极和所述栅极之上的钝化层，所述钝化层覆盖所述源漏极和所述栅极。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材料采用有机半导体材料或金属氧化物半导体材料。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述有机半导体材料采用聚噻吩、聚苯胺、聚吡咯、聚芴、并五苯、酞青氧钛和红荧烯中的至少一种。
7.根据权利要求5所述的薄膜晶体管，其特征在于，所述金属氧化物半导体材料采用氧化锌、氧化铟锌、氧化锌锡、镓铟锌氧化物与锆铟锌氧化物中的至少一种。
8.一种显示装置，其特征在于，包括如权利要求1-7任一所述的薄膜晶体管。
9.一种薄膜晶体管的制备方法，其特征在于，包括：
提供衬底基板，在所述衬底基板之上形成有源层；
在所述有源层之上形成绝缘层；
在所述绝缘层之上形成源漏极和栅极，所述源漏极和所述栅极同层设置；所述栅极远离所述有源层一侧的表面、所述源漏极远离所述有源层一侧的表面以及所述绝缘层远离所述有源层一侧的表面平齐。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，在所述绝缘层之上形成源漏极和栅极，所述源漏极和所述栅极同层设置包括：
在所述绝缘层远离所述有源层的一侧形成凹槽以及与所述有源层连通的过孔；
采用同一制备工艺在所述凹槽中以及所述过孔中形成栅极和源漏极。
11.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，在所述绝缘层远离所述有源层的一侧形成凹槽以及与所述有源层连通的过孔包括：
在所述绝缘层远离所述有源层的一侧形成过渡槽；
采用同一制备工艺，同时对所述过渡槽以及所述过渡槽以外的所述绝缘层进行刻蚀，形成上述过孔和上述凹槽。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述过渡槽的深度等于所述凹槽的底部到所述有源层顶表面之间的垂直距离。
13.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述过孔的深度等于所述过渡槽的深度与所述凹槽的深度相加之和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910820587.3A CN110518073B (zh) | 2019-08-29 | 2019-08-29 | 薄膜晶体管及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910820587.3A CN110518073B (zh) | 2019-08-29 | 2019-08-29 | 薄膜晶体管及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110518073A CN110518073A (zh) | 2019-11-29 |
| CN110518073B true CN110518073B (zh) | 2023-05-26 |
Family
ID=68630071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910820587.3A Active CN110518073B (zh) | 2019-08-29 | 2019-08-29 | 薄膜晶体管及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110518073B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725240B (zh) * | 2020-06-10 | 2023-04-18 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管电极及其制造方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338611A (ja) * | 1993-05-28 | 1994-12-06 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US6023087A (en) * | 1997-06-03 | 2000-02-08 | Lg Semicon Co., Ltd. | Thin film transistor having an insulating membrane layer on a portion of its active layer |
| CN106847744A (zh) * | 2017-02-20 | 2017-06-13 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN107170751A (zh) * | 2017-05-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN107275345A (zh) * | 2017-06-28 | 2017-10-20 | 上海天马有机发光显示技术有限公司 | 显示基板、显示装置及显示基板的制作方法 |
-
2019
- 2019-08-29 CN CN201910820587.3A patent/CN110518073B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338611A (ja) * | 1993-05-28 | 1994-12-06 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US6023087A (en) * | 1997-06-03 | 2000-02-08 | Lg Semicon Co., Ltd. | Thin film transistor having an insulating membrane layer on a portion of its active layer |
| CN106847744A (zh) * | 2017-02-20 | 2017-06-13 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN107170751A (zh) * | 2017-05-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN107275345A (zh) * | 2017-06-28 | 2017-10-20 | 上海天马有机发光显示技术有限公司 | 显示基板、显示装置及显示基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110518073A (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10658440B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US9105876B2 (en) | Method for fabricating organic light emitting diode display device having improved effective emitting area | |
| CN111987136B (zh) | Oled显示面板及其制备方法 | |
| US11335870B2 (en) | Display substrate and preparation method thereof, and display device | |
| CN110890406B (zh) | 一种有机发光显示背板、其制作方法及显示装置 | |
| CN112490272B (zh) | 一种显示基板及其制备方法、显示装置 | |
| US20160035802A1 (en) | Light-emitting device, array substrate, display device and manufacturing method of light-emitting device | |
| US20220367581A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
| CN109920825B (zh) | 像素界定结构及其制作方法、显示面板及显示装置 | |
| CN111146215B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US20220376007A1 (en) | Display substrate, method for forming the same and display device | |
| US11183111B2 (en) | Pixel unit and method for manufacturing the same, and double-sided OLED display device | |
| CN111864116A (zh) | 显示基板及其制备方法和显示装置 | |
| CN111554822A (zh) | 有机发光二极管面板及其制备方法、显示装置 | |
| US11233115B2 (en) | Display panel and manufacturing method thereof, and display device | |
| CN110518073B (zh) | 薄膜晶体管及其制备方法、显示装置 | |
| CN110867526B (zh) | 显示基板及其制备方法、显示装置 | |
| US20220115473A1 (en) | Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device | |
| US20220293704A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| CN111785852B (zh) | 一种显示基板、其制作方法、显示面板及显示装置 | |
| KR20150044451A (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| CN110783275B (zh) | 显示基板及其制备方法、显示装置 | |
| CN111430300B (zh) | Oled阵列基板及其制备方法、显示面板及显示装置 | |
| CN113066802B (zh) | 一种显示基板的制备方法、显示基板和显示装置 | |
| US20200243613A1 (en) | Organic el display panel and method of manufacturing organic el display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |