CN107170751A - 阵列基板及其制造方法、显示装置 - Google Patents
阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN107170751A CN107170751A CN201710324020.8A CN201710324020A CN107170751A CN 107170751 A CN107170751 A CN 107170751A CN 201710324020 A CN201710324020 A CN 201710324020A CN 107170751 A CN107170751 A CN 107170751A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- groove
- active layer
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明公开了一种阵列基板及其制造方法、显示装置,属于显示技术领域。所述阵列基板包括:衬底基板;所述衬底基板上设置有栅极;在所述栅极上设置有带有凹槽的栅极绝缘层,所述凹槽位于所述栅绝缘层远离所述衬底基板的一侧;在所述凹槽内依次设置有源层和源漏极图形;在所述源漏极图形上设置有钝化层。本发明通过将有源层和源漏极图形依次设置在凹槽内,可以减小钝化层存在的相对段差,进而提高了显示装置的显示质量。本发明用于显示装置中。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
随着显示技术领域的发展,各种具有显示功能的产品出现在日常生活中,例如手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等,这些产品都无一例外的需要装配显示面板。
目前,大部分显示面板可以包括阵列基板、彩膜基板以及位于阵列基板与彩膜基板之间的液晶层。请参考图1,图1是现有技术提供的一种阵列基板00的膜层结构示意图,该阵列基板00可以包括:衬底基板01、栅极02、栅极绝缘层03、有源层04、源漏极图形05和钝化层06,由于栅极绝缘层03在与栅极02的重叠处存在段差,使得有源层04与栅极绝缘层03的重叠处存在段差,进而使得源漏极图形05与有源层04的重叠处存在段差,最终使得钝化层06与源漏极图形05重叠处存在段差,也即钝化层06存在相对段差L1、L2、L3、L4、H1、H2和H3。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
如图1所示,由于钝化层06存在的相对段差较大,导致阵列基板中膜层的平坦度较低,钝化层06容易断裂,进而导致显示装置的显示质量较差。
发明内容
为了解决现有技术的钝化层存在的相对段差较大的问题,本发明实施例提供了一种阵列基板及其制造方法、显示装置。所述技术方案如下:
第一方面,提供一种阵列基板,所述阵列基板包括:
衬底基板;
所述衬底基板上设置有栅极;
在所述栅极上设置有带有凹槽的栅极绝缘层,所述凹槽位于所述栅绝缘层远离所述衬底基板的一侧;
在所述凹槽内依次设置有源层和源漏极图形;
在所述源漏极图形上设置有钝化层。
可选的,在所述凹槽底部设置有凸起结构;
所述有源层设置在所述凸起结构的上表面上,所述上表面为所述凸起结构远离所述衬底基板的一侧的表面;
其中,所述凸起结构的上表面低于所述凹槽的开口面。
可选的,所述有源层的厚度等于所述凸起结构的上表面到所述凹槽的开口面的距离。
可选的,所述源漏极图形的厚度等于所述凹槽的最大深度。
可选的,所述栅极绝缘层的厚度大于所述栅极的厚度与所述源漏极图形的厚度之和。
可选的,所述源漏极图形靠近所述衬底基板的一侧的一部分与所述凹槽底部接触,另一部分搭接在所述有源层上;或者,所述源漏极图形靠近所述衬底基板的一侧的全部与所述凹槽底部接触,所述源漏极图形的侧壁与所述有源层接触。
第二方面,提供一种阵列基板的制造方法,所述阵列基板的制造方法包括:
在衬底基板上形成栅极;
在所述栅极上形成带有凹槽的栅极绝缘层,所述凹槽位于所述栅绝缘层远离所述衬底基板的一侧;
在所述凹槽内依次形成有源层和源漏极图形;
在所述源漏极图形上形成钝化层。
可选的,在所述凹槽底部设置有凸起结构;
所述在所述凹槽内依次形成有源层和源漏极图形,包括:
在所述凸起结构的上表面形成所述有源层;
在形成有所述有源层的凹槽上形成所述源漏极图形,使所述源漏极图形靠近所述衬底基板的一侧的一部分与所述凹槽底部接触,另一部分搭接在所述有源层上;或者,使所述源漏极图形靠近所述衬底基板的一侧的全部与所述凹槽底部接触,所述源漏极图形的侧壁与所述有源层接触。
可选的,所述在所述栅极上形成带有凹槽的栅极绝缘层,包括:
采用半色调掩膜版在所述栅极上形成带有凹槽的栅极绝缘层。
第三方面,提供一种显示装置,所述显示装置包括第一方面任一所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是:
通过在栅极上设置带有凹槽的栅极结缘层,该凹槽位于栅极绝缘层远离衬底基板的一侧,并将有源层和源漏极图形依次设置在凹槽内,再将钝化层设置在源漏极图形上,消除了栅极绝缘层在与栅极的重叠处的段差,以及消除了有源层与栅极绝缘层的重叠处的段差,并且减小了源漏极图形与有源层重叠处的段差,且减小了钝化层与源漏极图形重叠处的段差,也即减小了钝化层存在的相对段差,且减小了钝化层到有源层的总段差,进而提高了阵列基板中膜层的平坦度,降低了钝化层断裂的风险,进而有效的提高了显示装置的显示质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种阵列基板的膜层结构示意图;
图2是本发明实施例提供的一种阵列基板的膜层结构示意图;
图3-1是本发明实施例提供的一种栅极绝缘层的结构示意图;
图3-2是本发明实施例提供的另一种阵列基板的膜层结构示意图;
图3-3是本发明实施例提供的又一种阵列基板的摩擦结构示意图;
图4是本发明实施例提供的一种阵列基板的制造方法的流程图;
图5-1是本发明实施例提供的另一种阵列基板的制造方法流程图;
图5-2是本发明实施例提供的一种在衬底基板上形成栅极的示意图;
图5-3是本发明实施例提供的一种在栅极上形成带有凹槽的栅极绝缘层的示意图;
图5-4是本发明实施例提供的一种在凹槽内的凸起结构的上表面形成有源层的示意图;
图5-5是本发明实施例提供的一种在凹槽内形成源漏极图形的示意图;
图5-6是本发明实施例提供的一种在源漏极图形上形成钝化层的示意图;
图5-7是本发明实施例提供的一种在钝化层上形成公共电极的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供一种阵列基板,如图2所示,图2是本发明实施例提供的一种阵列基板10的膜层结构示意图,该阵列基板10可以包括:
衬底基板11。
在衬底基板11上设置有栅极12。
在栅极12上设置有带有凹槽的栅极绝缘层13,该凹槽位于栅绝缘层13远离衬底基板11的一侧。
在凹槽内依次设置有源层14和源漏极图形15。
在源漏极图形15上设置有钝化层16。
请参考图1,在现有技术提供的阵列基板00中,由于栅极绝缘层03在与栅极02的重叠处存在段差,使得有源层04与栅极绝缘层03的重叠处存在段差,进而使得源漏极图形05与有源层04的重叠处存在段差,最终使得钝化层06与源漏极图形05重叠处存在的段差较大,也即钝化层06存在相对段差较大;请参考图2,在本发明实施例提供的阵列基板10中,消除了栅极绝缘层13在与栅极12重叠处的段差,相应的,可以消除有源层14与栅极绝缘层13重叠处的段差,将源漏极图形15设置在凹槽内,可以减小了源漏极图形15与有源层14重叠处的段差,且可以减小钝化层16与源漏极图形15重叠处的段差,也即可以减小钝化层16存在的相对段差。
综上所述,本发明实施例提供的一种阵列基板,通过在栅极上设置带有凹槽的栅极结缘层,该凹槽位于栅极绝缘层远离衬底基板的一侧,并将有源层和源漏极图形依次设置在凹槽内,再将钝化层设置在源漏极图形上,消除了栅极绝缘层在与栅极的重叠处的段差,以及消除了有源层与栅极绝缘层的重叠处的段差,并且减小了源漏极图形与有源层重叠处的段差,且减小了钝化层与源漏极图形重叠处的段差,也即减小了钝化层存在的相对段差,进而提高了阵列基板中膜层的平坦度,降低了钝化层断裂的风险,进而有效的提高了显示装置的显示质量。
实际应用中,为了进一步减小钝化层的相对段差,需要保证在凹槽内依次设置的有源层和源漏极图形的厚度等于凹槽的最大深度,也即有源层、至少一部分源漏极图形和凹槽的开口面在一个平面内,但是由于有源层的厚度通常小于源漏极的厚度,因此,可以在凹槽内需要设置一个凸起结构,将有源层设置在该凸起结构的上表面上,该上表面为凸起结构远离衬底基板的一侧的表面,使得有源层、至少一部分源漏极图形和凹槽的开口面在一个平面内。
可选的,请参考图3-1,图3-1是本发明实施例提供的一种栅极绝缘层13的结构示意图,在栅极绝缘层13中的凹槽17的底部为平面C,在该平面C上设置有凸起结构171,其中,该凸起结构171的上表面A低于凹槽13的开口面B。
请参考图3-2,图3-2是本发明实施例提供的另一种阵列基板10的膜层结构示意图,将栅极绝缘层13中的凹槽内的凸起结构171的上表面上设置有源层14,并将源漏极图形15设置在凹槽内,可选的,有源层的14厚度等于凸起结构171的上表面到凹槽的开口面的距离d1,源漏极图形15的厚度等于凹槽的最大深度d2,使得有源层14、至少一部分源漏极图形15和凹槽的开口面在一个平面内。在本发明实施例中,栅极绝缘层13的厚度大于栅极12的厚度与源漏极图形15的厚度之和,使得在栅极绝缘层13中设置的凹槽不会与栅极12接触,避免栅极与有源层短路,可选的,栅极绝缘层13的厚度为5000安~6000安。
实际应用中,在凹槽中的源漏极图形的结构有多种可实现方式,本发明实施例以以下两种可实现方式为例,进行示意性说明:
在第一种可实现方式中,请参考图3-2,源漏极图形15中靠近衬底基板11的一侧的一部分源漏极图形151与凹槽底部接触,另一部分源漏极图形152搭接在有源层14上,此时,在源漏极图形15上设置钝化层16后,钝化层16存在的相对段差为M1、M2、N1和N2。
在第二种可实现方式中,请参考图3-3,图3-3是本发明实施例提供的又一种阵列基板的膜层结构示意图,源漏极图形15靠近衬底基板11的一侧的全部与凹槽底部接触,源漏极图形15的侧壁与有源层14接触,此时,在源漏极图形15上设置钝化层16后,钝化层16不存在相对段差。
可选的,请参考图3-2,该阵列基板10还包括公共电极18和像素电极(图3-2中未画出),该公共电极18和像素电极的材质均可以为氧化铟锡(英文:Indium Tin Oxide;简称:ITO),该公共电极18可以设置在钝化层16上,像素电极可以与源漏极图形15同层设置。
在现有技术中,请参考图1,钝化层06存在相对段差L1、L2、L3、L4、H1、H2和H3,钝化层06到有源层04的总段差为h为钝化层06到有源层04的总段差h为栅极绝缘层03、有源层04、源漏极图形05和钝化层06的厚度之和,由于钝化层06的存在相对段差过大,以及钝化层06到有源层04的总段差h过大,导致阵列基板00中膜层的平坦度降低,且钝化层06容易断裂,进而导致设置在钝化层06上的公共电极07断裂,最终导致显示装置的显示质量降低。
而本发明实施例提供的阵列基板中,请参考图3-2,钝化层16存在的相对段差为M1、M2、N1和N2,钝化层16到有源层14的总段差为h’为源漏极图形15与钝化层16的厚度之和,根据图1和图3-2,可容易得到:本发明实施例提供的阵列基板10中钝化层16的相对段差减小,且钝化层16到有源层14的总段差h’也相应减小,使得阵列基板10中膜层的平坦度提高,且钝化层16不易断裂,进而提高了显示装置的显示质量。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的柔性阵列基板具体制造过程,可以参考下述方法实施例中的对应过程,在此不再赘述。
综上所述,本发明实施例提供的一种阵列基板,通过在栅极上设置带有凹槽的栅极结缘层,该凹槽位于栅极绝缘层远离衬底基板的一侧,并将有源层和源漏极图形依次设置在凹槽内,再将钝化层设置在源漏极图形上,消除了栅极绝缘层在与栅极的重叠处的段差,以及消除了有源层与栅极绝缘层的重叠处的段差,并且减小了源漏极图形与有源层重叠处的段差,且减小了钝化层与源漏极图形重叠处的段差,也即减小了钝化层存在的相对段差,且减小了钝化层到有源层的总段差,进而提高了阵列基板中膜层的平坦度,降低了钝化层断裂的风险,进而有效的提高了显示装置的显示质量。
本发明实施例提供了一种阵列基板的制造方法,如图4所示,图4是本发明实施例提供的一种阵列基板的制造方法的流程图,该阵列基板的制造方法可以包括如下几个步骤:
步骤401、在衬底基板上形成栅极。
步骤402、在栅极上形成带有凹槽的栅极绝缘层,该凹槽位于栅绝缘层远离衬底基板的一侧。
步骤403、在凹槽内依次形成有源层和源漏极图形。
步骤404、在源漏极图形上形成钝化层。
综上所述,本发明实施例提供的一种阵列基板,通过在栅极上形成带有凹槽的栅极结缘层,该凹槽位于栅极绝缘层远离衬底基板的一侧,并将有源层和源漏极图形依次形成在凹槽内,再将钝化层形成在源漏极图形上,消除了栅极绝缘层在与栅极的重叠处的段差,以及消除了有源层与栅极绝缘层的重叠处的段差,并且减小了源漏极图形与有源层重叠处的段差,且减小了钝化层与源漏极图形重叠处的段差,也即减小了钝化层存在的相对段差,进而提高了阵列基板中膜层的平坦度,降低了钝化层断裂的风险,进而有效的提高了显示装置的显示质量。
请参考图5-1,图5-1是本发明实施例提供的另一种阵列基板的制造方法流程图,该阵列基板的制造方法可以包括如下几个步骤:
步骤501、在衬底基板上形成栅极。
可选的,栅极可以采用金属材料形成,例如,栅极采用金属钼(简称:Mo)、金属铜(简称:Cu)、金属铝(简称:Al)或合金材料制造而成,栅极的厚度的取值范围可以根据实际需要设置,本发明实施例对此不作限定。
示例的,请参考图5-2,图5-2是本发明实施例提供的一种在衬底基板上形成栅极的示意图,在衬底基板通过沉积、涂敷、溅射等多种方式中的任一种形成栅极金属层,然后对该栅极金属层通过一次构图工艺形成栅极,该一次构图工艺可以包括:光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤502、在栅极上形成带有凹槽的栅极绝缘层,该凹槽位于栅绝缘层远离衬底基板的一侧。
可选的,在形成带有凹槽的栅极绝缘层的同时,还需要在凹槽内形成凸起结构,且凸起结构的上表面低于凹槽的开口面。该栅极绝缘层材质可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料,栅极绝缘层的厚度需要大于栅极的厚度与源漏极图形的厚度之和。
示例的,请参考图5-3,图5-3是本发明实施例提供的一种在栅极上形成带有凹槽的栅极绝缘层的示意图,在形成有栅极的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成栅极绝缘层薄膜,然后对该栅极绝缘层薄膜通过一次构图工艺形成带有凹槽的栅极绝缘层,该一次构图工艺可以包括:光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
需要说明的是,将光刻胶涂覆到栅极绝缘层之后,需要通过半色调掩膜版(英文:Half Tone Mask)对涂覆在栅极绝缘层上的光刻胶进行曝光。该半色调掩膜版包括非透光区域、透光区域和半透光区域,当光刻胶为正性光刻胶时,使用半色调掩膜版时,在栅极绝缘层上没有形成凹槽的区域对应半色调掩膜版的非透光区域,凹槽区域内处凸起结构之外的区域对应的半色调掩膜版的透光区域,且凸起结构所在区域对应的半色调掩膜版的半透光区域,其中该半透光区的光线透过率介于上述透光区域和非透光区域之间。
步骤503、在凹槽内依次形成有源层和源漏极图形。
可选的,可以在凹槽内凸起结构的上表面形成有源层;在形成有有源层的凹槽内形成源漏极图形,使源漏极图形靠近衬底基板的一侧的一部分与凹槽底部接触,另一部分搭接在有源层上;或者,使源漏极图形靠近衬底基板的一侧的全部与凹槽底部接触,源漏极图形的侧壁与有源层接触。其中,有源层的材质可以为非晶硅或多晶硅,有源层的厚度等于凸起结构的上表面到凹槽的开口面的距离;源漏极图形的材质可以为金属Mo、金属Cu、金属Al或合金材料,源漏极图形的厚度等于凹槽的最大深度。
示例的,请参考图5-4,图5-4是本发明实施例提供的一种在凹槽内的凸起结构的上表面形成有源层的示意图,在形成有栅极绝缘层的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成有源层薄膜,然后对该有源层薄膜通过一次构图工艺形成有源层,该一次构图工艺可以包括:光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离;请参考图5-5,图5-5是本发明实施例提供的一种在凹槽内形成源漏极图形的示意图,在形成有有源层的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成源漏极薄膜,然后对该有源层薄膜通过一次构图工艺形成源漏极图形,该一次构图工艺可以包括:光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
需要说明的是,在源漏极图形之前,所述方法还包括:在形成有有源层的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成像素电极层,然后对该有源层薄膜通过一次构图工艺形成像素电极,该一次构图工艺可以包括:光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。可选的,该像素电极的材质可以为ITO。
步骤504、在源漏极图形上形成钝化层。
可选的,钝化层的材质可以为二氧化硅或者氮化硅,钝化层的厚度的取值范围可以根据实际需要设置,本发明实施例对此不作限定。
示例的,请参考图5-6,图5-6是本发明实施例提供的一种在源漏极图形上形成钝化层的示意图,在形成有源漏极图形的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成钝化层。
步骤505、在钝化层上形成公共电极。
可选的,公共电极的材质可以为ITO。
示例的,请参考图5-7,图5-7是本发明实施例提供的一种在钝化层上形成公共电极的示意图,在形成有钝化层的衬底基板上通过沉积、涂覆、喷射等多种方式中的任一种形成公共电极层,然后对该公共电极层通过一次构图工艺形成公共电极,该一次构图工艺可以包括:光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的阵列基板具体原理,可以参考前述阵列基板结构的实施例,在此不再赘述。
综上所述,本发明实施例提供的一种阵列基板的制造方法,通过在栅极上形成带有凹槽的栅极结缘层,该凹槽位于栅极绝缘层远离衬底基板的一侧,并将有源层和源漏极图形依次形成在凹槽内,再将钝化层形成在源漏极图形上,消除了栅极绝缘层在与栅极的重叠处的段差,以及消除了有源层与栅极绝缘层的重叠处的段差,并且减小了源漏极图形与有源层重叠处的段差,且减小了钝化层与源漏极图形重叠处的段差,也即减小了钝化层存在的相对段差,且减小了钝化层到有源层的总段差,进而提高了阵列基板中膜层的平坦度,降低了钝化层断裂的风险,进而有效的提高了显示装置的显示质量。
本发明实施例还提供了一种显示装置,其包括上述任意一种阵列基板。显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板,其特征在于,包括:
衬底基板;
所述衬底基板上设置有栅极;
在所述栅极上设置有带有凹槽的栅极绝缘层,所述凹槽位于所述栅绝缘层远离所述衬底基板的一侧;
在所述凹槽内依次设置有源层和源漏极图形;
在所述源漏极图形上设置有钝化层。
2.根据权利要求1所述的阵列基板,其特征在于,
在所述凹槽底部设置有凸起结构;
所述有源层设置在所述凸起结构的上表面上,所述上表面为所述凸起结构远离所述衬底基板的一侧的表面;
其中,所述凸起结构的上表面低于所述凹槽的开口面。
3.根据权利要求2所述的阵列基板,其特征在于,
所述有源层的厚度等于所述凸起结构的上表面到所述凹槽的开口面的距离。
4.根据权利要求1至3任一所述的阵列基板,其特征在于,
所述源漏极图形的厚度等于所述凹槽的最大深度。
5.根据权利要求1至3任一所述的阵列基板,其特征在于,
所述栅极绝缘层的厚度大于所述栅极的厚度与所述源漏极图形的厚度之和。
6.根据权利要求1所述的阵列基板,其特征在于,
所述源漏极图形靠近所述衬底基板的一侧的一部分与所述凹槽底部接触,另一部分搭接在所述有源层上;或者,所述源漏极图形靠近所述衬底基板的一侧的全部与所述凹槽底部接触,所述源漏极图形的侧壁与所述有源层接触。
7.一种阵列基板的制造方法,其特征在于,所述方法包括:
在衬底基板上形成栅极;
在所述栅极上形成带有凹槽的栅极绝缘层,所述凹槽位于所述栅绝缘层远离所述衬底基板的一侧;
在所述凹槽内依次形成有源层和源漏极图形;
在所述源漏极图形上形成钝化层。
8.根据权利要求7所述的方法,其特征在于,在所述凹槽底部设置有凸起结构;
所述在所述凹槽内依次形成有源层和源漏极图形,包括:
在所述凸起结构的上表面形成所述有源层;
在形成有所述有源层的凹槽上形成所述源漏极图形,使所述源漏极图形靠近所述衬底基板的一侧的一部分与所述凹槽底部接触,另一部分搭接在所述有源层上;或者,使所述源漏极图形靠近所述衬底基板的一侧的全部与所述凹槽底部接触,所述源漏极图形的侧壁与所述有源层接触。
9.根据权利要求7或8所述的方法,其特征在于,
所述在所述栅极上形成带有凹槽的栅极绝缘层,包括:
采用半色调掩膜版在所述栅极上形成带有凹槽的栅极绝缘层。
10.一种显示装置,其特征在于,所述显示装置包括权利要求1至6任一所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710324020.8A CN107170751B (zh) | 2017-05-08 | 2017-05-08 | 阵列基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710324020.8A CN107170751B (zh) | 2017-05-08 | 2017-05-08 | 阵列基板及其制造方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107170751A true CN107170751A (zh) | 2017-09-15 |
CN107170751B CN107170751B (zh) | 2020-05-26 |
Family
ID=59813870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710324020.8A Active CN107170751B (zh) | 2017-05-08 | 2017-05-08 | 阵列基板及其制造方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107170751B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518073A (zh) * | 2019-08-29 | 2019-11-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示装置 |
CN110828485A (zh) * | 2019-11-19 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070153149A1 (en) * | 2006-01-02 | 2007-07-05 | Wintek | Tft substrate, liquid crystal display panel, and methods for manufacturing the same |
CN102820330A (zh) * | 2011-05-17 | 2012-12-12 | 三星显示有限公司 | 氧化物半导体器件及其制造方法以及具有氧化物半导体器件的显示装置及其制造方法 |
CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
CN104183648A (zh) * | 2014-07-25 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN105355662A (zh) * | 2015-11-04 | 2016-02-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
CN105355664A (zh) * | 2015-12-17 | 2016-02-24 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制作方法 |
CN106057827A (zh) * | 2016-08-12 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN106549020A (zh) * | 2016-10-18 | 2017-03-29 | 广东东邦科技有限公司 | 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法 |
-
2017
- 2017-05-08 CN CN201710324020.8A patent/CN107170751B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070153149A1 (en) * | 2006-01-02 | 2007-07-05 | Wintek | Tft substrate, liquid crystal display panel, and methods for manufacturing the same |
CN102820330A (zh) * | 2011-05-17 | 2012-12-12 | 三星显示有限公司 | 氧化物半导体器件及其制造方法以及具有氧化物半导体器件的显示装置及其制造方法 |
CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
CN104183648A (zh) * | 2014-07-25 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN105355662A (zh) * | 2015-11-04 | 2016-02-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
CN105355664A (zh) * | 2015-12-17 | 2016-02-24 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制作方法 |
CN106057827A (zh) * | 2016-08-12 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN106549020A (zh) * | 2016-10-18 | 2017-03-29 | 广东东邦科技有限公司 | 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518073A (zh) * | 2019-08-29 | 2019-11-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示装置 |
CN110518073B (zh) * | 2019-08-29 | 2023-05-26 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示装置 |
CN110828485A (zh) * | 2019-11-19 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107170751B (zh) | 2020-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102236179B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN102938394B (zh) | 显示装置、透反式薄膜晶体管阵列基板及其制作方法 | |
US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
CN107623009A (zh) | 阵列基板的制备方法、阵列基板和显示装置 | |
CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN107132710A (zh) | 一种阵列基板及其制备方法、显示面板 | |
CN106935546B (zh) | 阵列基板的制备方法、阵列基板、显示面板和显示装置 | |
US20200343329A1 (en) | Array substrate, manufacturing method therefor, and display device | |
CN106653774A (zh) | 阵列基板及其制造方法、掩膜版、显示装置 | |
CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
CN108511394A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103515375B (zh) | 阵列基板及其制造方法、以及显示装置 | |
CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104538413B (zh) | 阵列基板及其制作方法、显示装置 | |
CN107170751A (zh) | 阵列基板及其制造方法、显示装置 | |
WO2023024256A1 (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN107611181A (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
CN105097837A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102931138A (zh) | 阵列基板及其制造方法、显示装置 | |
WO2019218822A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN107703687A (zh) | 阵列基板的制造方法、阵列基板及反射式液晶显示器 | |
CN107978608A (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
CN105140179B (zh) | 阵列基板及其制造方法、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |