CN105355662A - 薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents
薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN105355662A CN105355662A CN201510742085.5A CN201510742085A CN105355662A CN 105355662 A CN105355662 A CN 105355662A CN 201510742085 A CN201510742085 A CN 201510742085A CN 105355662 A CN105355662 A CN 105355662A
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- thin
- groove
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 75
- 239000012212 insulator Substances 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 239000002243 precursor Substances 0.000 claims description 19
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 230000008602 contraction Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000001035 drying Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000003570 air Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，该薄膜晶体管包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，所述薄膜晶体管还包括凹槽，所述氧化物半导体层设置在所述凹槽中。本发明提供的薄膜晶体管，其中的氧化物半导体层可以采用溶液制程法制作，当对氧化物半导体层的前驱体溶液进行退火时，利用凹槽外的溶液向凹槽内流动的倾向性，对凹槽中溶液的收缩提供补给，使凹槽中形成的膜层不易产生气泡，并且通过设置凹槽，可以增大氧化物半导体层的附着力，防止氧化物半导体层变形脱落。
Description
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位，TFT(薄膜晶体管)是TFT-LCD中的重要组成部分，现有技术中，根据沟道材料的不同，TFT主要有氧化物半导体TFT(OxideTFT，简称氧化物TFT)和非晶硅TFT两种，其中，氧化物TFT因其具有更大的开关电流比，使其更适合制作高分辨率、高刷新率的高端显示产品。
目前，氧化物TFT中氧化物半导体的制作方法主要包括sputter(溅射)法和溶液制程法，其中，与sputter方法相比，溶液制程法无须购买昂贵的sputter设备及靶材，并且具有成分可调性好、生产成本低，产品尺寸限制小等优势，目前已成为研究热点，然而，通过溶液制程法得到的氧化物半导体层，由于在对前驱体溶液进行烘干及退火过程中其中的有机成分发生收缩，容易在膜层内部产生大量气泡，进而导致不良。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何解决现有技术在采用溶液制程法制作氧化物半导体层时膜层内部产生气泡的问题。
(二)技术方案
为解决上述技术问题，本发明的技术方案提供了一种薄膜晶体管，包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，所述薄膜晶体管还包括凹槽，所述氧化物半导体层设置在所述凹槽中。
优选地，还包括设置在所述基底上的缓冲层，所述凹槽设置在所述缓冲层上。
优选地，所述氧化物半导体层的上表面与所述缓冲层在所述凹槽区域之外的上表面位于同一平面。
优选地，所述栅极绝缘层、所述栅极依次设置在所述氧化物半导体层上，所述栅极上还形成有层间介质层，所述源极、所述漏极通过所述层间介质层上的过孔与所述氧化物半导体层连接。
优选地，所述凹槽设置在所述栅极绝缘层上。
优选地，所述氧化物半导体层的上表面与所述栅极绝缘层在所述凹槽区域之外的上表面位于同一平面。
优选地，所述栅极绝缘层设置在所述栅极上，所述源极、所述漏极设置在所述氧化物半导体层上。
优选地，所述凹槽的深度为30nm～100nm，所述凹槽的坡度角为20度～60度。
为解决上述技术问题，本发明还提供了一种阵列基板，包括上述的薄膜晶体管。
为解决上述技术问题，本发明还提供了一种显示装置，包括上述的阵列基板。
为解决上述技术问题，本发明还提供了一种薄膜晶体管的制作方法，所述薄膜晶体管包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，其中，形成所述氧化物半导体层包括：
形成凹槽；
在所述凹槽中形成所述氧化物半导体层。
优选地，所述形成凹槽包括：
在所述基底上形成缓冲层，对所述缓冲层进行刻蚀从而形成所述凹槽。
优选地，所述形成凹槽包括：
对所述栅极绝缘层进行刻蚀从而形成所述凹槽。
优选地，在所述凹槽中形成所述氧化物半导体层包括：
将所述氧化物半导体层的前驱体溶液涂布在所述凹槽上；
对所述前驱体溶液进行退火处理，形成氧化物半导体薄膜；
去除位于所述凹槽外的氧化物半导体薄膜，形成所述氧化物半导体层。
优选地，所述退火处理的气氛包含以下的至少一种：氧气、一氧化二氮。
优选地，所述退火处理的压强为0.5MPa～2MPa。
(三)有益效果
本发明提供的薄膜晶体管，其中的氧化物半导体层可以采用溶液制程法制作，当对氧化物半导体层的前驱体溶液进行退火时，利用凹槽外的溶液向凹槽内流动的倾向性，对凹槽中溶液的收缩提供补给，使凹槽中形成的膜层不易产生气泡，并且通过设置凹槽，可以增大氧化物半导体层的附着力，防止氧化物半导体层变形脱落。
附图说明
图1是本发明实施方式提供的一种薄膜晶体管的示意图；
图2是本发明实施方式提供的另一种薄膜晶体管的示意图；
图3～图10是本发明实施方式提供的一种制作薄膜晶体管的示意图。
附图标记说明
10：基底；20：缓冲层；30：氧化物半导体层；40：栅极绝缘层；50：栅极；60：层间介质层；71：源极；72：漏极；31：前驱体溶液；32：氧化物半导体薄膜；200：研磨设备。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施方式提供了一种薄膜晶体管，该薄膜晶体管包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，所述薄膜晶体管还包括凹槽，所述氧化物半导体层设置在所述凹槽中。
本发明实施方式提供的薄膜晶体管，其中的氧化物半导体层可以采用溶液制程法制作，当对氧化物半导体层的前驱体溶液进行退火时，利用凹槽外的溶液向凹槽内流动的倾向性，对凹槽中溶液的收缩提供补给，使凹槽中形成的膜层不易产生气泡，并且通过设置凹槽，可以增大氧化物半导体层的附着力，防止氧化物半导体层变形脱落。
参见图1，图1是本发明实施方式提供的一种薄膜晶体管的示意图，该薄膜晶体管包括基底10以及设置在所述基底10上的缓冲层20、氧化物半导体层30、栅极绝缘层40、栅极50、层间介质层60、源极71和漏极72，
其中，缓冲层20上设置有凹槽，氧化物半导体层30设置在该凹槽中，并且氧化物半导体层30的上表面与缓冲层20在凹槽区域之外的上表面位于同一平面；
栅极绝缘层40、栅极50依次设置在氧化物半导体层30上，层间介质层60设置在栅极50上，源极71、漏极72通过层间介质层60上的过孔与氧化物半导体层30连接；
其中，上述凹槽的深度可以为30nm～100nm，例如，可以为50nm、70nm、90nm等，凹槽的坡度角α可以为20度～60度，例如，可以为30度、50度等。
参见图2，图2是本发明实施方式提供的另一种薄膜晶体管的示意图，该薄膜晶体管包括基底10以及设置在所述基底10上的栅极50、栅极绝缘层40、氧化物半导体层30、源极71和漏极72；
其中，栅极绝缘层40上设置有凹槽，氧化物半导体层30设置在该凹槽中，并且氧化物半导体层30的上表面与栅极绝缘层40在凹槽区域之外的上表面位于同一平面；
栅极绝缘层40设置在栅极50上，源极71、漏极72设置在氧化物半导体层30上；
其中，上述凹槽的深度可以为30nm～100nm，例如，可以为50nm、70nm、90nm等，凹槽的坡度角α可以为20度～60度，例如，可以为30度、50度等。
本发明实施方式还提供了一种阵列基板，包括上述的薄膜晶体管。
本发明实施方式还提供了一种显示装置，包括上述的阵列基板。其中，本发明实施方式提供的显示装置可以是笔记本电脑显示屏、显示器、电视、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施方式还提供了一种薄膜晶体管的制作方法，所述薄膜晶体管包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，其中，形成所述氧化物半导体层包括：
形成凹槽；
在所述凹槽中形成所述氧化物半导体层。
例如，对于顶栅结构的薄膜晶体管，所述形成凹槽的步骤可以包括：在所述基底上形成缓冲层，对所述缓冲层进行刻蚀从而形成所述凹槽。
对于底栅结构的薄膜晶体管，所述形成凹槽的步骤可以包括：对所述栅极绝缘层进行刻蚀从而形成所述凹槽。
优选地，在所述凹槽中形成所述氧化物半导体层的步骤可以包括：
将所述氧化物半导体层的前驱体溶液涂布在所述凹槽上；
对所述前驱体溶液进行退火处理，形成氧化物半导体薄膜；
去除位于所述凹槽外的氧化物半导体薄膜，形成所述氧化物半导体层。
例如，对于顶栅结构的薄膜晶体管，其制作方法可以包括S1～S5；
S1：形成凹槽，如图3所示，首先在基底10上形成缓冲层20，通过对缓冲层20进行刻蚀从而形成所需的凹槽；
S2：在步骤S1形成的凹槽中形成氧化物半导体层，该步骤可以具体包括S21～S23；
S21：如图4所示，将氧化物半导体层的前驱体溶液31涂布在缓冲层20上，例如，可以采用旋涂法将前驱体溶液涂布在缓冲层上；
S22：对所述前驱体溶液31进行退火处理，形成氧化物半导体薄膜；
在对该前驱体溶液进行干燥和退火时，利用凹槽外的溶液向凹槽内流动的倾向性，对凹槽中溶液的收缩提供补给，从而使凹槽中形成的氧化物半导体膜层不易产生气泡；
优选地，上述退火处理的气氛可以包含以下的至少一种：氧气(O2)、一氧化二氮(N2O)，在对前驱体溶液进行干燥和退火时，溶液中有机物气体化的过程会消耗一定的氧，使得膜层内部容易产生氧空位，通过在退火处理的气氛中添加上述气体，可以有效降低氧空位产生的概率，例如，退火处理的气氛可以包含氧气、一氧化二氮和空气；
此外，还可以如图5所示采用加压退火的方式对前驱体溶液进行干燥和退火，参见图6，图6是图5中虚线框内的放大示意图，由于前驱体溶液在干燥和退火过程中受到外界气氛(如氧气)压力的作用，当其内部产生气泡时，可以使各个位置的溶液向气泡的位置流动，从而加快气泡的排出，同时加压的气氛可以使溶液离子受到挤压，从而使所形成的膜层更加紧密，并且其表面更加平整，例如，退火处理的压强可以为0.5MPa～2MPa，如1MPa、1.5MPa等。
S23：去除位于所述凹槽外的氧化物半导体薄膜，例如，可以对氧化物半导体薄膜进行研磨，从而在凹槽中形成氧化物半导体层；
如图7所示，通过研磨设备200对步骤S22形成的氧化物半导体薄膜32进行研磨，从而去除氧化物半导体薄膜32中位于凹槽之外的部分，如图8所示，经过研磨后，所形成的氧化物半导体层30的上表面与缓冲层20在凹槽区域之外的上表面位于同一平面。
S3：如图9所示，在氧化物半导体层30上形成栅极绝缘层40(GI层)和栅极50；
S4：如图10所示，在经过步骤S3处理后的基底上沉积形成层间介质层(ILD)60，并在其对应源极和漏极的位置上形成过孔；
S5：在层间介质层(ILD)60上进行SD图案(包括源极和漏极)的制作，从而形成如图1所示的薄膜晶体管。
此外，对于底栅结构的薄膜晶体管，其在栅极绝缘层上形成氧化物半导体的步骤与上述顶栅结构在缓冲层上形成氧化物半导体的步骤相似，本发明对此不再赘述。
本发明实施方式提供的薄膜晶体管的制作方法，通过在凹槽中制作氧化物半导体层，当对氧化物半导体层的前驱体溶液进行退火时，利用凹槽外的溶液向凹槽内流动的倾向性，对凹槽中溶液的收缩提供补给，使凹槽中形成的膜层不易产生气泡，此外，通过在含氧气氛下对前驱体溶液进行加压退火，不但可以加快气泡的排出，降低氧空位产生的概率，还可以使溶液离子受到挤压，使所形成的膜层更加紧密，并且其表面更加平整，有效的提高了膜层质量和良率。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (16)
1.一种薄膜晶体管，包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，其特征在于，所述薄膜晶体管还包括凹槽，所述氧化物半导体层设置在所述凹槽中。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括设置在所述基底上的缓冲层，所述凹槽设置在所述缓冲层上。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述氧化物半导体层的上表面与所述缓冲层在所述凹槽区域之外的上表面位于同一平面。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极绝缘层、所述栅极依次设置在所述氧化物半导体层上，所述栅极上还形成有层间介质层，所述源极、所述漏极通过所述层间介质层上的过孔与所述氧化物半导体层连接。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述凹槽设置在所述栅极绝缘层上。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述氧化物半导体层的上表面与所述栅极绝缘层在所述凹槽区域之外的上表面位于同一平面。
7.根据权利要求5所述的薄膜晶体管，其特征在于，所述栅极绝缘层设置在所述栅极上，所述源极、所述漏极设置在所述氧化物半导体层上。
8.根据权利要求1-7任一所述的薄膜晶体管，其特征在于，所述凹槽的深度为30nm～100nm，所述凹槽的坡度角为20度～60度。
9.一种阵列基板，其特征在于，包括权利要求1-8任一所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
11.一种薄膜晶体管的制作方法，所述薄膜晶体管包括基底以及设置在所述基底上的氧化物半导体层、栅极绝缘层、栅极、源极和漏极，其特征在于，形成所述氧化物半导体层包括：
形成凹槽；
在所述凹槽中形成所述氧化物半导体层。
12.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，所述形成凹槽包括：
在所述基底上形成缓冲层，对所述缓冲层进行刻蚀从而形成所述凹槽。
13.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，所述形成凹槽包括：
对所述栅极绝缘层进行刻蚀从而形成所述凹槽。
14.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，在所述凹槽中形成所述氧化物半导体层包括：
将所述氧化物半导体层的前驱体溶液涂布在所述凹槽上；
对所述前驱体溶液进行退火处理，形成氧化物半导体薄膜；
去除位于所述凹槽外的氧化物半导体薄膜，形成所述氧化物半导体层。
15.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，所述退火处理的气氛包含以下的至少一种：氧气、一氧化二氮。
16.根据权利要求14所述的薄膜晶体管的制作方法，其特征在于，所述退火处理的压强为0.5MPa～2MPa。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510742085.5A CN105355662A (zh) | 2015-11-04 | 2015-11-04 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510742085.5A CN105355662A (zh) | 2015-11-04 | 2015-11-04 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105355662A true CN105355662A (zh) | 2016-02-24 |
Family
ID=55331594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510742085.5A Pending CN105355662A (zh) | 2015-11-04 | 2015-11-04 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355662A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170751A (zh) * | 2017-05-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN112542472A (zh) * | 2020-12-09 | 2021-03-23 | 合肥维信诺科技有限公司 | 显示面板及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656618A (zh) * | 2002-05-21 | 2005-08-17 | 俄勒冈州，由高等教育州委员会代表俄勒冈州立大学 | 晶体管结构和制造该晶体管结构的方法 |
| CN103779425A (zh) * | 2014-01-27 | 2014-05-07 | 上海交通大学 | 一种铟镓锌氧化物半导体薄膜的制备方法 |
| CN103943630A (zh) * | 2013-12-24 | 2014-07-23 | 厦门天马微电子有限公司 | Tft基板及其制作方法、显示面板 |
| US20140339548A1 (en) * | 2013-05-20 | 2014-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2015
- 2015-11-04 CN CN201510742085.5A patent/CN105355662A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656618A (zh) * | 2002-05-21 | 2005-08-17 | 俄勒冈州，由高等教育州委员会代表俄勒冈州立大学 | 晶体管结构和制造该晶体管结构的方法 |
| US20140339548A1 (en) * | 2013-05-20 | 2014-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103943630A (zh) * | 2013-12-24 | 2014-07-23 | 厦门天马微电子有限公司 | Tft基板及其制作方法、显示面板 |
| CN103779425A (zh) * | 2014-01-27 | 2014-05-07 | 上海交通大学 | 一种铟镓锌氧化物半导体薄膜的制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107170751A (zh) * | 2017-05-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN107170751B (zh) * | 2017-05-08 | 2020-05-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN112542472A (zh) * | 2020-12-09 | 2021-03-23 | 合肥维信诺科技有限公司 | 显示面板及其制备方法 |
| CN112542472B (zh) * | 2020-12-09 | 2023-06-23 | 合肥维信诺科技有限公司 | 显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9947757B2 (en) | Display device, array substrate, and thin film transistor | |
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| US9589995B2 (en) | TFT substrate having three parallel capacitors | |
| CN103928470B (zh) | 一种氧化物半导体tft阵列基板及其制造方法 | |
| US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
| CN104393017B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN109524475B (zh) | 薄膜晶体管、其制备方法及显示装置 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN105914229B (zh) | 一种amoled显示基板及其制作方法、显示装置 | |
| TW200725901A (en) | Liquid crystal display device and method for manufacturing the same | |
| CN105470195B (zh) | Tft基板的制作方法 | |
| US20140034944A1 (en) | Display panel, thin film transistor and method of fabricating the same | |
| CN103474437A (zh) | 一种阵列基板及其制备方法与显示装置 | |
| CN104701328A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103489921A (zh) | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| WO2015192418A1 (zh) | 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构 | |
| WO2016173012A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104393051A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN103745953A (zh) | 柔性oled面板的制作方法 | |
| CN104465670B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105355662A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| TW201618168A (zh) | 顯示面板之製備方法 | |
| WO2017054407A1 (zh) | 一种薄膜晶体管、阵列基板及相关制作方法、以及显示装置 | |
| CN105785684A (zh) | 薄膜晶体管基板、其制作方法及使用之液晶显示面板 | |
| CN102623398B (zh) | 一种无结薄膜晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160224 |
|
| RJ01 | Rejection of invention patent application after publication |