CN102623398B - 一种无结薄膜晶体管的制作方法 - Google Patents

Abstract

本发明公开了一种无结薄膜晶体管的制作方法。该方法包括：首先，在绝缘衬底上依次沉积导电层、栅介质层与重掺杂半导体层；然后采用激光烧蚀工艺对得到的三层膜结构进行两类激光图形化开槽，分别形成用于分离源、漏电极与栅电极的第一隔离带，以及分离薄膜晶体管单元的第二隔离带，从而获得无结薄膜晶体管阵列。与现有技术相比，本发明只需要简单的三层薄膜沉积与激光选择性图形化烧蚀工艺，即可获得大面积无结薄膜晶体管阵列，极大地简化了制作工艺流程，降低了制作成本，在平板显示和便携式电子器件等领域具有十分广阔的应用前景。

Description

一种无结薄膜晶体管的制作方法

技术领域

本发明涉及薄膜晶体管技术领域，具体涉及一种无结薄膜晶体管的制作方法。

背景技术

薄膜晶体管(Thin-film transistors，TFTs)作为一类重要的半导体器件，在有源矩阵显示、透明电子器件、柔性电子器件及便携式电子学器件应用等领域有着广泛的应用价值，已成为当代微电子技术中不可缺少的组成部分。其中，由于宽带隙氧化物半导体具有制作工艺温度低、电子迁移率较高、可见光透明、与柔性衬底兼容、优异的高场输运特性且生产成本较低等优点，基于宽带隙氧化物半导体的薄膜晶体管在有源矩阵显示、透明电子器件和柔性电子器件等领域的应用日益引起了人们的广泛关注，是最有希望的下一代薄膜晶体管，愈来愈受到业界的广泛关注。

在这一背景下，目前已经涌现出了多种类型的薄膜晶体管。从结构上看，薄膜晶体管的结构与传统的MOS管类似，由源极/漏极、有源层、栅介质绝缘层以及栅电极组成。各功能层是由在衬底上沉积的几十到几百纳米的薄膜构成。栅极与源漏电极可以在器件的同一侧，也可以在器件的两侧。根据电极分布的异同，薄膜晶体管可以分为底栅结构和顶栅结构，而根据有源层与源、漏电极的沉积次序的不同，可以分为交错和共面两种形式。因此，总的说来，薄膜晶体管的结构有四种：底栅交错结构、底栅共面结构、顶栅交错和顶栅共面结构。其中，底栅交错结构可以通过栅介质的界面修饰作用改善半导体有源层的结构和形貌，提高器件的性能，但是采用掩膜沉积源漏电极，并采用光刻工艺将污染有源层。对底栅共面结构而言，电极与栅介质层间存在台阶，不利于电荷的注入。顶栅交错结构和顶栅共面结构对衬底的要求很高，需要有很好的化学稳定性和平整的表面结构。

从晶体管材料的选择方面，已经开发了以多种半导体作为有源层的薄膜晶体管，例如非晶硅、多晶硅薄膜晶体管、有机半导体材料薄膜晶体管以及新型氧化物薄膜晶体管(包括In、Ga、Zn和Sn等的单一金属氧化物，以及InSnO、InZnO和InGaZnO等的多元金属氧化物)。其中，有机薄膜晶体管的迁移率非常小，性能不稳定；非晶硅和多晶硅薄膜晶体管虽然已经用于平板显示器件，但是其迁移率或者稳定性尚存在不足；相比而言，氧化物半导体薄膜晶体管迁移率比较高，一般在1～100cm²/Vs范围，因此极具竞争优势，但是其制作工艺还不够成熟。

然而，总的说来，传统氧化物半导体薄膜晶体管的制作工艺复杂、工艺成本居高不下，与薄膜晶体管在大面积应用方面的需求背道而驰。与此同时，氧化物半导体薄膜晶体管通常需要较高的工作电压才能获得高的迁移率和电流开关比，不符合薄膜晶体管高性能、低能耗便携式应用的要求。低工作电压的氧化物半导体薄膜晶体管可以有效地减小器件和电路的功耗，在便携式电子学领域具有极好的应用前景。因此，探索新型工艺简单、低工作电压的氧化物半导体薄膜晶体管已经成为近几年的研究热点之一。

发明内容

本发明的技术目的是针对上述薄膜晶体管的技术现状，提出一种薄膜晶体管制作的新工艺，该制作工艺简单易行，工艺成本低廉，能够大规模制作具有栅极与源漏电极共平面结构的无结薄膜晶体管。

本发明实现上述技术目的所采用的技术方案是：一种无结薄膜晶体管的制作方法，如图1所示，包括如下工艺：

首先，在绝缘衬底1上依次沉积导电层2、栅介质层3和重掺杂半导体层4，得到三层薄膜结构；然后，采用激光烧蚀工艺自重掺杂半导体层4表面对该三层薄膜进行两类激光图形化开槽，其中一类将重掺杂半导体层4烧断，形成用于分离源、漏电极与栅电极的第一隔离带5，另一类将重掺杂半导体层4、栅介质层3以及导电层2烧断，形成用于分离薄膜晶体管单元的第二隔离带6，从而获得具有多个薄膜晶体管单元的无结薄膜晶体管阵列。

上述技术方案中：

所述的重掺杂半导体层包括但不限于锡掺杂氧化铟(ITO)、铟掺杂氧化锌(IZO)或者重掺杂的硅薄膜。

所述的重掺杂半导体层的厚度优选为10～40纳米。

所述的单个薄膜晶体管单元中，重掺杂半导体层4被第一隔离带5分隔后形成两个重掺杂半导体区域，每个区域的形状不限，包括正方形或者长方形，区域大小优选为0.05mm×0.05mm～5mm×5mm。

与现有的薄膜晶体管的制作工艺相比，本发明具有如下有益效果：

(1)重掺杂半导体层同时作为晶体管的沟道、源、漏电极及侧栅电极，形成源、漏电极与栅电极的共平面结构，大大简化了制作工艺，降低了薄膜晶体管封装的工艺难度；

(2)制作工艺简单，制作效率高，只需简单的薄膜制备及激光选择性图形化烧蚀工艺，无需复杂、昂贵的光刻工艺，即可获得大面积薄膜晶体管阵列；

因此，本发明提供的薄膜晶体管的制作方法极大地简化了薄膜晶体管的制作工艺流程，降低了制作成本，在平板显示和便携式电子器件等领域具有十分广阔的应用前景。

附图说明

图1是本发明制作得到的共平面栅无结薄膜晶体管单元的截面示意图；

图2是本发明实施例1制作得到的共平面栅无结薄膜晶体管阵列的正面俯视图；

图3是本发明实施例2制作得到的共平面栅无结薄膜晶体管阵列的正面俯视图。

具体实施方式

下面结合附图与实施例对本发明作进一步详细描述，需要指出的是，以下所述实施例旨在便于对本发明的理解，而对其不起任何限定作用。

附图的标记为1：绝缘衬底；2：导电层；3：栅介质层；4：重掺杂半导体层；5：第一隔离带；6：第二隔离带。

实施例1：

本实施例中，如图1所示，绝缘衬底1选择玻璃衬底，导电层2选择锡掺杂氧化铟薄膜(ITO)薄膜层，栅介质层3选择二氧化硅栅介质层，重掺杂半导体层4选择锡掺杂氧化铟(ITO)薄膜层。

薄膜晶体管的制作方法包括如下步骤：

步骤1：在玻璃衬底1表面制备ITO薄膜层2，得到ITO玻璃衬底，采用酒精超声清洗该ITO玻璃衬底；

步骤2：把清洗过的ITO玻璃衬底放入PECVD反应腔内，通入硅烷和氧气，在室温条件下在ITO玻璃衬底上沉积一层二氧化硅颗粒膜3作为栅介质层，二氧化硅颗粒膜3的厚度为2微米；

步骤3：将沉积有二氧化硅颗粒膜3的ITO玻璃放入溅射真空腔，通过溅射工艺在二氧化硅颗粒膜上沉积一层ITO薄膜4作为重掺杂半导体层，膜厚为20nm；

步骤4：如图1与2所示，采用激光烧蚀工艺对上述三层膜结构进行两类激光图形化开槽，其中一类将ITO薄膜层4烧断，形成薄膜晶体管单元中用于分离源、漏电极与栅电极的第一隔离带5，另一类将ITO薄膜层4、二氧化硅颗粒膜3以及ITO薄膜层2烧断，在玻璃衬底1表面形成用于分离薄膜晶体管单元的第二隔离带6，从而获得如图2所示的具有多个独立薄膜晶体管单元的无结薄膜晶体管阵列，每个独立的薄膜晶体管具有共平面栅结构；

如图2所示，在每个独立的薄膜晶体管单元中，ITO薄膜层4被第一隔离带5分隔后形成两个呈正方形的ITO薄膜区域，每个区域尺寸为0.05mm×0.05mm；

步骤5：在一个ITO薄膜区域表面引出源、漏电极，另一个ITO薄膜区域表面引出栅极，然后进行后续封装等工艺，得到独立的薄膜晶体管。

实施例2：

本实施例中，如图1所示，绝缘衬底1选择玻璃衬底，导电层2选择锡掺杂氧化铟薄膜(ITO)薄膜层，栅介质层3选择氧化铝(Al₂O₃)栅介质层，重掺杂半导体层4选择铟掺杂氧化锌(IZO)薄膜层。

薄膜晶体管的制作方法包括如下步骤：

步骤1：选择玻璃衬底1，在其表面制备ITO薄膜2，即得到ITO玻璃衬底，采用酒精超声清洗该ITO玻璃衬底；

步骤2：把清洗过的ITO玻璃衬底放入磁控溅射腔内，在室温条件下，在ITO玻璃衬底上沉积一层Al₂O₃薄膜作为栅介质层3，Al₂O₃栅介质层3的厚度为100纳米；

步骤3：在沉积有Al₂O₃栅介质层3的ITO玻璃上，通过溅射工艺沉积一层铟掺杂氧化锌(IZO)薄膜4作为重掺杂半导体层，膜厚为30nm；

步骤4：采用激光烧蚀工艺对上述三层膜结构进行两类激光图形化烧蚀，其中一类将IZO薄膜层4烧断，形成薄膜晶体管单元中用于分离源、漏电极与栅电极的第一隔离带5，另一类将IZO薄膜层4、Al₂O₃栅介质层3以及ITO薄膜层2烧断，在玻璃衬底1表面形成用于分离薄膜晶体管单元的第二隔离带6，从而获得如图3所示的具有多个独立薄膜晶体管单元的无结薄膜晶体管阵列，每个独立的薄膜晶体管具有共平面栅结构；

如图3所示，在每个独立的薄膜晶体管单元中，IZO薄膜层4被第一隔离带5分隔后形成两个呈正方形的IZO薄膜区域，每个区域尺寸为5mm×5mm；

步骤5：在一个IZO薄膜区域表面引出源、漏电极，另一个IZO薄膜区域表面引出栅极，然后进行后续封装等工艺，得到独立的薄膜晶体管。

以上所述的实施例对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的具体实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种无结薄膜晶体管的制作方法，其特征是：包括如下工艺：

首先，在绝缘衬底（1）上依次沉积导电层（2）、栅介质层（3）和重掺杂半导体层（4），得到三层薄膜结构，所述的重掺杂半导体层同时作为晶体管的沟道、源、漏电极及侧栅电极，形成源、漏电极与栅电极的共平面结构；然后，采用激光烧蚀工艺自重掺杂半导体层（4）表面对该三层薄膜进行两类激光图形化开槽，其中一类将重掺杂半导体层（4）烧断，形成用于分离源、漏电极与栅电极的第一隔离带（5），另一类将重掺杂半导体层（4）、栅介质层（3）以及导电层（2）烧断，形成用于分离薄膜晶体管单元的第二隔离带（6），从而获得具有多个薄膜晶体管单元的无结薄膜晶体管阵列；所述的重掺杂半导体层（4）包括锡掺杂氧化铟薄膜、铟掺杂氧化锌薄膜或者重掺杂的硅薄膜。

2.根据权利要求1所述的一种无结薄膜晶体管的制作方法，其特征是：所述的重掺杂半导体层（4）的厚度为10～40纳米。

3.根据权利要求1所述的一种无结薄膜晶体管的制作方法，其特征是：所述的单个薄膜晶体管单元中，重掺杂半导体层（4）被第一隔离带（5）分隔后形成的两个重掺杂半导体区域的形状包括正方形或者长方形。

4.根据权利要求3所述的一种无结薄膜晶体管的制作方法，其特征是：所述的每个区域大小为0.05mm×0.05mm～5mm×5mm。