CN103022144B - 氧化物半导体 - Google Patents

氧化物半导体 Download PDF

Info

Publication number
CN103022144B
CN103022144B CN201210359296.7A CN201210359296A CN103022144B CN 103022144 B CN103022144 B CN 103022144B CN 201210359296 A CN201210359296 A CN 201210359296A CN 103022144 B CN103022144 B CN 103022144B
Authority
CN
China
Prior art keywords
exemplary embodiment
oxide semiconductor
oxygen
difference
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210359296.7A
Other languages
English (en)
Other versions
CN103022144A (zh
Inventor
安秉斗
李制勋
朴世容
朴埈贤
金建熙
林志勋
朴在佑
朴镇成
钉宫敏洋
三木绫
森田晋也
岸智也
田尾博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pu Zhencheng
Samsung Display Co Ltd
Original Assignee
Kobe Steel Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Samsung Display Co Ltd filed Critical Kobe Steel Ltd
Publication of CN103022144A publication Critical patent/CN103022144A/zh
Application granted granted Critical
Publication of CN103022144B publication Critical patent/CN103022144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明提供了一种氧化物半导体。该氧化物半导体包括第一材料和第二材料，该第一材料包括选自由锌（Zn）和锡（Sn）组成的组中的至少一种，其中第一材料与氧（O）之间的电负性差值减去第二材料与氧（O）之间的电负性差值而得到的值小于约1.3。

Description

氧化物半导体
技术领域
本发明的示范性实施例涉及氧化物半导体、包括该氧化物半导体的薄膜晶体管以及包括该薄膜晶体管的薄膜晶体管阵列面板。
背景技术
例如，平板显示器诸如液晶显示器（LCD）、有机发光二极管（OLED）显示器、电泳显示器、等离子体显示器通常包括多对电场产生电极以及插置在成对的电场产生电极之间的光电有源层。LCD包括液晶层作为光电有源层，OLED包括有机发光层作为光电有源层。在平板显示器中，一对电场产生电极中的一个可以连接到开关元件以接收电信号，光电有源层将电信号转换成光信号以显示图像。
平板显示器可以包括具有薄膜晶体管的显示面板，例如薄膜晶体管阵列面板。薄膜晶体管阵列面板可以被图案化有多个电极和半导体，在图案化工艺中可以使用掩模。
在薄膜晶体管阵列面板中，半导体是确定其中的薄膜晶体管的特性的重要因素。在包括非晶硅的半导体中，其中的电荷迁移率低，使得在制造高性能薄膜晶体管上受到限制。在包括多晶硅的半导体中，其中的电荷迁移率可以较高，使得可以有效地制造高性能薄膜晶体管，然而制造成本可能较高并且均匀性低，使得在制造大尺寸薄膜晶体管阵列面板上受到限制。
因此，已经研究使用与非晶硅相比具有高电荷迁移率和高的开/关电流比且与多晶硅相比具有低成本和高均匀性的氧化物半导体的薄膜晶体管。
已经进行了使用锌氧化物（ZnO）、锡氧化物（SnO2）和锌-锡氧化物（ZnSnO）作为氧化物半导体的研究。另外，已经进行了添加新材料到原材料以改善氧化物半导体的特性的研究；然而，用于确定添加材料的传统方法（其没有理论基础地在周期表中进行）低效率的，因为对于该方法制造了薄膜晶体管的样品并验证其特性。
发明内容
本发明的示范性实施例包括利用添加到第一材料（其是氧化物半导体的原材料）的第二材料、基于第一材料和第二材料的特性而具有改善的特性的氧化物半导体，包括含有第一和第二材料的半导体的薄膜晶体管、以及包括含有该半导体的薄膜晶体管的薄膜晶体管阵列面板。
根据本发明的氧化物半导体的示范性实施例包括：第一材料，包括选自由锌（Zn）和锡（Sn）组成的组中的至少一种；以及第二材料，其中第一材料与氧（O）之间的电负性差值减去第二材料与氧（O）之间的电负性差值而得到的值小于约1.3。
在示范性实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约0.35埃。
在示范性实施例中，第一材料的晶体结构可以包括四方结构和八边形结构中的至少一种。
在示范性实施例中，第二材料可以包括选自由钇(Y)、铌(Nb)、钽(Ta)、铪(Hf)、镧(La)、钪(Sc)、钒(V)、钛(Ti)、镁(Mg)、铝(Al)、镓(Ga)和硅(Si)组成的组中的至少一种。
在示范性实施例中，第一材料还可以包括选自由铟（In）和镓（Ga）组成的组中的至少一种。
在示范性实施例中，第一材料可以是锌氧化物（ZnO），第一材料中的锌与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于约0.8。
在示范性实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约0.35埃。
在示范性实施例中，第一材料的晶体结构可以包括四方结构和八边形结构中的至少一种。
在示范性实施例中，第一材料可以是锡氧化物（SnO），第一材料中的锡与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于约0.5。
在示范性实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约0.35埃。
在示范性实施例中，第一材料的晶体结构可以包括四方结构和八边形结构中的至少一种。
根据本发明的薄膜晶体管的示范性实施例包括：栅电极；源电极；漏电极，与源电极相对地设置；氧化物半导体，设置在栅电极与源电极之间或者栅电极与漏电极之间；以及栅绝缘层，设置在栅电极与源电极之间或栅电极与漏电极之间，其中氧化物半导体包括第一材料和第二材料，该第一材料包括选自由锌（Zn）和锡（Sn）组成的组的至少一种，第一材料与氧（O）之间的电负性差值减去第二材料与氧（O）之间的电负性差值而得到的值小于约1.3。
在示范性实施例中，形成第一材料的元素的离子半径与第二材料的离子半径之间的差可以小于约0.35埃。
在示范性实施例中，第二材料可以包括选自由钇(Y)、铌(Nb)、钽(Ta)、铪(Hf)、镧(La)、钪(Sc)、钒(V)、钛(Ti)、镁(Mg)、铝(Al)、镓(Ga)和硅(Si)组成的组的至少一种。
在示范性实施例中，第一材料还可以包括选自由铟（In）和镓（Ga）组成的组中的至少一种。
在示范性实施例中，栅电极可以设置在氧化物半导体下面，源电极和漏电极可以设置在氧化物半导体上。
在示范性实施例中，栅电极可以设置在氧化物半导体上，源电极和漏电极可以设置在氧化物半导体下面。
根据本发明的薄膜晶体管阵列面板的可选示范性实施例包括：基板；栅极线，设置在基板上且包括栅电极；栅绝缘层，设置在栅极线上；氧化物半导体，设置在栅绝缘层上；数据线，设置在氧化物半导体上且连接到源电极；漏电极，与源电极相对地设置在氧化物半导体上；以及钝化层，设置在数据线上，其中氧化物半导体包括第一材料和第二材料，该第一材料包括选自由锌（Zn）和锡（Sn）组成的组中的至少一种，第一材料与氧（O）之间的电负性差值减去第二材料与氧（O）之间的电负性差值而得到的值小于约1.3。
在示范性实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约0.35埃。
在示范性实施例中，第二材料可以包括选自由钇(Y)、铌(Nb)、钽(Ta)、铪(Hf)、镧(La)、钪(Sc)、钒(V)、钛(Ti)、镁(Mg)、铝(Al)、镓(Ga)和硅(Si)组成的组中的至少一种。
在示范性实施例中，第一材料还可以包括选自由铟（In）和镓（Ga）组成的组中的至少一种。
在示范性实施例中，源电极和漏电极可以接触氧化物半导体。
根据本发明的示范性实施例，将基于电负性差和离子半径差确定的元素添加到氧化物半导体的材料，从而薄膜晶体管的特性被显著改善。
附图说明
通过参照附图更详细地描述本发明的示范性实施例，以上和其它的方面以及特征将变得更加明显，附图中：
图1是曲线图，示出在根据本发明的氧化物半导体的示范性实施例中包括的材料的电负性差；
图2至图4是曲线图，示出在根据本发明的氧化物半导体的示范性实施例中包括的材料的离子半径差；
图5是曲线图，示出电荷迁移率与电负性差之间的关系；
图6是曲线图，示出阈值电压与离子半径差之间的关系；
图7是根据本发明的薄膜晶体管的示范性实施例的截面图；
图8是根据本发明的薄膜晶体管的可选示范性实施例的截面图；
图9是根据本发明的薄膜晶体管阵列面板的示范性实施例的俯视平面图；以及
图10是图9中的薄膜晶体管阵列面板沿线X-X’截取的截面图。
具体实施方式
在下文将参照附图更充分地描述本发明，附图中示出各个实施例。然而，本发明可以以许多不同的形式实施而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开充分和完整，并将本发明的范围充分传达给本领域技术人员。相同的附图标记始终指示相同的元件。
将理解，当一元件或层被称为在另一元件或层“上”或者“连接到”或“耦接到”另一元件或层时，它可以直接在其他元件上、直接连接到或耦接到另一元件或层，或者可以存在中间的元件或层。相反，当一元件被称为“直接”在另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，则没有中间元件或层存在。相同的附图标记始终表示相同的元件。在这里使用时，术语“和/或”包括一个或多个所列相关项目的任意和所有组合。
将理解，虽然术语第一、第二等可以在这里用于描述各个元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离本发明的教导。
为了描述的方便，这里可以使用空间相对术语诸如“下面”、“下方”、“下”、“上方”、“上”等来描述如附图所示的一个元件或特征与另一个（些）元件或特征的关系。将理解，空间相对术语旨在涵盖除了附图所示的取向之外装置在使用或操作中的不同取向。例如，如果附图中的装置被翻转过来，则被描述为在其他元件或特征“下方”或“下面”的元件将会取向在所述其他元件或特征“上方”。因此，示例性术语“下方”可以涵盖之上和之下两种取向。装置可以另外地取向（旋转90度或在其它取向），这里使用的空间相对描述语作相应地解释。
这里所用的术语仅是为了描述特定实施例的目的，并非要限制本发明。如这里所用的，除非上下文另有明确表述，否则单数形式“一”和“该”也同时旨在包括复数形式。将进一步理解的是，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
除非另行定义，此处使用的所有术语（包括技术术语和科学术语）都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
这里参照截面图描述示范性实施例，这些图为理想化实施例的示意图。因而，由例如制造技术和/或公差引起的图示形状的变化是可能发生的。因此，这里描述的实施例不应被解释为限于如这里所示的区域的特定形状，而是包括由例如制造引起的形状偏差在内。例如，示出或描述为平坦的区域通常可以具有粗糙和/或非线性的特征。此外，示出的尖角可以是圆化的。因此，附图中示出的区域在本质上是示意性的，它们的形状不旨在示出区域的精确形状且不旨在限制这里阐述的权利要求的范围。
这里描述的所有方法可以按适当的顺序执行，除非在此另外地表示或者与上下文明确矛盾。任何和所有示例或者示范性语言（例如，“诸如”）的使用仅旨在更好地说明本发明且而不对本发明的范围施加限制，除非另外地要求。当在这里使用时，说明书中的语言都不应被解释为表明任何未要求的元件对于本发明的实践是必需的。
在下文，将参照附图详细描述本发明的示范性实施例。
现在将描述根据本发明的氧化物半导体的示范性实施例。
氧化物半导体的示范性实施例包括包含锌（Zn）和锡（Sn）中的至少一种的第一材料。在示范性实施例中，第一材料可以包括锌氧化物、锡氧化物或锌-锡氧化物。
在这样的实施例中，氧化物半导体还包括第二材料。第二材料可以基于以下描述的条件来确定。
作为第一个条件，第一材料中的元素与氧之间的电负性差减去第二材料中的元素与氧之间的电负性差而得到的值将小于预定值。在一个示范性实施例中，例如，当第一材料中的元素是锌（Zn）或锡（Sn）并且第二材料的元素被称为元素X时，电负性差可以由以下的公式1来表示。
[公式1]
E(电负性差)=|(|EO-EZn|或|EO-ESn|)-|EO-EX||
这里，EX表示元素X的电负性，EO表示氧的电负性，EZn表示锌的电负性，ESn表示锡的电负性。
作为第二个条件，第一材料中的元素的离子半径与第二材料中的元素的离子半径之间的差小于预定值。
在示范性实施例中，第二材料可以包括钇(Y)、铌(Nb)、钽(Ta)、铪(Hf)、镧(La)、钪(Sc)、钒(V)、钛(Ti)、镁(Mg)、铝(Al)、镓(Ga)和硅(Si)中的至少一种。
在备选的示范性实施例中，第一材料还可以包括铟或镓。在备选的示范性实施例中，氧化物半导体可以不包括铟或镓，因为铟和镓的成本相当高。
在第一个条件中，预定值可以基于作为母料（mother material）的第一材料而改变。在下文，将描述其中母料为锌-锡氧化物的示范性实施例。
图1是曲线图，示出可以被包括在根据本发明的氧化物半导体的示范性实施例中的材料的电负性差。以下的表1和表2示出在图1的曲线图中表示的数据值。锌（Zn）的电负性值是1.65，锡（Sn）的电负性值是1.96，氧（O）的电负性值是3.44。
表1
元素X 电负性 |EO-EX| ||EO-EZn|-|EO-EX||
Al 1.61 1.83 0.04
Nb 1.6 1.84 0.05
Ti 1.54 1.9 0.11
Ta 1.5 1.94 0.15
Ga 1.81 1.63 0.16
Sc 1.36 2.08 0.29
Mg 1.31 2.13 0.34
Hf 1.3 2.14 0.35
Y 1.22 2.22 0.43
Ce 1.12 2.32 0.53
La 1.1 2.34 0.55
表2
元素X 电负性 |EO-EX| ||EO-ESn|-|EO-EX||
Ga 1.81 1.63 0.15
Al 1.61 1.83 0.35
Nb 1.6 1.84 0.36
Ti 1.54 1.9 0.42
Ta 1.5 1.94 0.46
Sc 1.36 2.08 0.6
Mg 1.31 2.13 0.65
Hf 1.3 2.14 0.66
Y 1.22 2.22 0.74
Ce 1.12 2.32 0.84
La 1.1 2.34 0.86
参照图1、表1和表2，与氧跟锌和锡的母料之间的电负性差相比，例如，诸如镓、铝、铌、钛和钽的元素与氧之间的电负性差相对较小。
图2至图4是曲线图，示出包括在根据本发明的氧化物半导体的示范性实施例中的第一材料和第二材料的离子半径差。
图2示出当锌和锡（它们是氧化物半导体的母料）的晶体结构是四方结构（tetragonal structure）时在第一材料中的锌和锡与第二材料中的元素之间的离子半径差；图3示出当锌和锡的晶体结构是八边形结构（octagonal structure）时第一材料中的锌和锡与第二材料中的元素之间的离子半径差。
图4示出第二材料中的元素与图2中示出的四方晶系结构的锌之间的离子半径差。以下的表3和表4示出在图2至图4的曲线图中表示的数据值。
表3
表4
参照图2至图4、表3和表4，母料诸如锌或锡与元素诸如钽（Ta）、铪（Hf）、铌（Nb）、钪（Sc）和镓（Ga）之间的离子半径差在表3和表4中示出的元素之中是相对较小的。
在根据本发明的氧化物半导体的示范性实施例中，其中母料为锌-锡氧化物，将包括在第二材料中的元素可以被确定，使得利用以下公式2确定的电负性差小于约1.3。
[公式2]
E(电负性差)=|(|EO-EZn|+|EO-ESn|)-2|EO-EX||
在示范性实施例中，作为第一材料的锌和锡的每一个的离子半径与第二材料的离子半径之间的差的总和可以小于
在备选的示范性实施例中，小于1.3的电负性差值以及小于的离子半径差值可以根据氧化物半导体的母料的变化而变化。在一个示范性实施例中，例如，在第一材料是锌氧化物（ZnO）的情形下，锌与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于0.8。在这样的实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于
在示范性实施例中，在第一材料是锡氧化物（SnO）的情形下，锡与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于0.5。在这样的实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于
在下文，将描述包括氧化物半导体的薄膜晶体管的示范性实施例的特性。
在示范性实施例中，测量根据电负性差的电荷迁移率以观察根据形成氧化物半导体的母料与添加到其中的第二材料之间的电负性差、以及氧的电负性以及其间的离子半径差的薄膜晶体管的特性。
图5是曲线图，示出根据示例性实验的电负性差和电荷迁移率之间的关系，图6是曲线图，示出根据示例性实验的阈值电压和离子半径差之间的关系。
参照图5，电荷迁移率随着形成氧化物半导体的母料与添加到其中的第二材料之间的电负性差的增加而减小。
当产生氧空位时可以产生用作载流子的电子，因为氧已经从氧化物半导体脱离。当母料的元素与氧之间的电负性差减去第二材料与氧之间的电负性差而得到的值相当大时，电荷迁移率相对较低。当母料的元素与氧之间的电负性差减去添加的材料与氧之间的电负性差而得到的值相当小时，电荷迁移率相对较高。在这样的实施例中，氧空位的产生可能性降低，因为从母料的元素与氧之间的电负性差所减去的第二材料与氧之间的电负性差的值相对较大，从而有效防止通过氧空位产生的电子的浓度的增加。
参照图6，阈值电压的变化程度随着母料的元素的离子半径与第二材料的离子半径之间的差增大而增大。这里，随着阈值电压的变化程度变大，薄膜晶体管的可靠性降低。
随着母料的元素的离子半径与第二材料的离子半径之间的差增大，产生晶格畸变从而增大了形成的间隙位置的可能性，使得氧化物半导体可能被损伤。
因此，在包括氧化物半导体的薄膜晶体管的示范性实施例中，第二材料（其可以被添加到母料）基于电负性差和离子半径差来确定，从而可以减少试验和误差并可以制造具有改善的特性的薄膜晶体管。
在下文，将参照图7描述根据本发明的薄膜晶体管的示范性实施例。
图7是根据本发明的薄膜晶体管的示范性实施例的截面图。
参照图7，薄膜晶体管包括绝缘基板110以及设置在绝缘基板110上的栅电极124。在示范性实施例中，绝缘基板110可以是绝缘的基板并可以包括例如塑料或玻璃。
在示范性实施例中，栅电极124可以包括例如铝（Al）或铝合金的铝基金属、银（Ag）或银合金的银基金属、铜（Cu）或铜合金诸如CuMn的铜基金属、钼（Mo）或钼合金的钼基金属、铬（Cr）、钽（Ta）和钛（Ti）。在示范性实施例中，栅电极124可以包括诸如铟锡氧化物（ITO）、铟锌氧化物（IZO）和铝掺杂的ZnO（AZO）的透明导电材料。在示范性实施例中，栅电极124可以具有包括至少两个导电膜（未示出）的多层结构。
薄膜晶体管还包括设置在栅电极124上的栅绝缘层140。栅绝缘层140可以包括硅氮化物（SiNx）、硅氧化物（SiOx）、硅氮氧化物（SiON）或有机绝缘材料。栅绝缘层140可以具有包括至少两个绝缘层（未示出）的多层结构。在示范性实施例中，例如，栅绝缘层140的上层可以包括SiOx，下层可以包括SiNx，或者上层可以包括SiOx以及下层可以包括SiON。在示范性实施例中，接触氧化物半导体154的栅绝缘层140包括氧化物，从而有效防止沟道的退化。
薄膜晶体管还包括设置在栅绝缘层140上的氧化物半导体154。
在示范性实施例中，氧化物半导体154包括第一材料和第二材料，该第一材料包括锌（Zn）和锡（Sn）中的至少一种。在这样的实施例中，氧化物半导体154可以包括锌氧化物、锡氧化物或锌-锡氧化物。第二材料可以基于以下条件来确定。
作为第一个条件，第一材料中的元素与氧之间的电负性差减去第二材料中的元素与氧之间的电负性差而得到的值将小于预定值。在一个示范性实施例中，例如，当形成第一材料的元素是锌（Zn）或锡（Sn）并且形成第二材料的元素被称为元素X时，电负性差可以通过以下的公式1来表示。
[公式1]
E(电负性差)=|(|EO-EZn|或|EO-ESn|)-|EO-EX||
这里，|EX|表示元素X的电负性的绝对值。
作为第二个条件，第一材料中的元素的离子半径与第二材料中的元素的离子半径之间的差将小于预定值。
在示范性实施例中，第二材料可以包括钇(Y)、铌(Nb)、钽(Ta)、铪(Hf)、镧(La)、钪(Sc)、钒(V)、钛(Ti)、镁(Mg)、铝(Al)、镓(Ga)和硅(Si)中的至少一种。
在示范性实施例中，第一材料还可以包括铟或镓。在备选的示范性实施例中，可以省略铟或镓，因为铟和镓的成本高。
在第一个条件中，预定值可以根据作为母料的第一材料而改变。在示范性实施例中，在母料是锌锡氧化物的情形下，第二材料中的元素可以被确定使得利用公式2确定的电负性差可以为约1.3。
[公式2]
E(电负性差)=|(|EO-EZn|+|EO-ESn|)-2|EO-EX||
此外，作为第一材料的元素的锌和锡的每一个的离子半径与第二材料的离子半径的差的总和可以小于约
在示范性实施例中，如上所述，电负性差值可以小于约1.3，离子半径差值可以小于约但是本发明不限于此。在示范性实施例中，第一个条件和第二个条件的预定值可以根据氧化物半导体的母料的变化而变化。在一个示范性实施例中，例如，在第一材料是锌氧化物（ZnO）的情形下，锌与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于约0.8。在这样的实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约
在示范性实施例中，在第一材料是锡氧化物（SnO）的情形下，锡与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于约0.5。在这样的实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约
图8是根据本发明的薄膜晶体管的备选示范性实施例的截面图。
与图7中的薄膜晶体管不同，在图8的薄膜晶体管中，栅电极124位于氧化物半导体154上，源电极173和漏电极175位于氧化物半导体154下面。图8中的薄膜晶体管的材料、多层结构和氧化物半导体可以与图7的薄膜晶体管的那些基本相同。
接着，将参照图9和图10来描述根据本发明的薄膜晶体管阵列面板的示范性实施例。在示范性实施例中，例如，薄膜晶体管阵列面板可以例如应用于现在将描述的液晶显示器。然而，在备选的示范性实施例中，薄膜晶体管阵列面板可以例如应用于其他类型的平板显示器诸如有机发光器件。
图9是根据本发明的薄膜晶体管阵列面板的示范性实施例的俯视平面图。图10是图9的薄膜晶体管阵列面板100沿线X-X’截取的截面图。
薄膜晶体管阵列面板100可以包括绝缘基板110，绝缘基板110包括例如玻璃或塑料。薄膜晶体管阵列面板100包括设置在绝缘基板110上的栅极线121（和129）、栅电极124、存储电极线131和存储电极137。在示范性实施例中，栅极线121传输栅信号且实质上沿行方向延伸，并包括从其向上突出的多个栅电极124以及端部分129。在备选的示范性实施例中，可以省略栅极线的端部分129。
存储电极线131被施加有预定电压且实质上平行于栅极线121延伸，并包括具有实质上四边形形状的存储电极137。在示范性实施例中，存储电极线131和存储电极137的形状和布置不限于特定形状和布置，而是可以不同地变化。在备选的示范性实施例中，可以省略存储电极线131和存储电极137。
栅极线121（包括其端部分129）和存储电极线131可以包括例如铝（Al）或铝合金的铝基金属、银（Ag）或银合金的银基金属、铜（Cu）或铜合金诸如CuMn的铜基金属、钼（Mo）或钼合金的钼基金属、铬（Cr）、钽（Ta）和钛（Ti）。在示范性实施例中，栅极线121（包括其端部分129）和存储电极线131可以例如包括诸如ITO、IZO和AZO的透明导电材料。在示范性实施例中，栅极线121（包括其端部分129）和存储电极线131可以具有包括两个导电膜（未示出）的多层结构。
薄膜晶体管阵列面板100可以包括设置在栅极线121和存储电极线131上的栅绝缘层140。栅绝缘层140可以包括硅氮化物（SiNx）、硅氧化物（SiOx）、硅氮氧化物（SiON）或有机绝缘材料。栅绝缘层140可以具有包括至少两个绝缘层（未示出）的多层结构。在示范性实施例中，例如，栅绝缘层140可以包括上层和下层。在这样的实施例中，栅绝缘层140的上层可以包括SiOx以及下层可以包括SiNx，或者上层可以包括SiOx以及下层可以包括SiON。在示范性实施例中，接触氧化物半导体154的栅绝缘层140包括氧化物，从而有效防止沟道的退化。
薄膜晶体管阵列面板100可以包括氧化物半导体154，该氧化物半导体154包括第一材料和第二材料，该第一材料包括锌（Zn）和锡（Sn）中的至少一种。这里，氧化物半导体154可以包括锌氧化物、锡氧化物或锌-锡氧化物。第二材料可以基于以下的条件来确定。
作为第一个条件，第一材料中的元素与氧之间的电负性差减去第二材料中的元素与氧之间的电负性差而得到的值将小于预定值。在一个示范性实施例中，例如，当形成第一材料的元素是锌（Zn）或锡（Sn）并且第二材料中的元素被称为元素X时，电负性差可以由以下的公式1来表示。
[公式1]
E(电负性差)=|(|EO-EZn|或|EO-ESn|)-|EO-EX||
这里，EX表示元素X的电负性，EO表示氧的电负性，EZn表示锌的电负性，ESn表示锡的电负性。
作为第二个条件，第一材料中的元素的离子半径与第二材料中的元素的离子半径之间的差将小于预定值。
在示范性实施例中，第二材料可以包括钇(Y)、铌(Nb)、钽(Ta)、铪(Hf)、镧(La)、钪(Sc)、钒(V)、钛(Ti)、镁(Mg)、铝(Al)、镓(Ga)和硅(Si)中的至少一种。
在示范性实施例中，第一材料可以包括铟或镓。在备选的示范性实施例中，可以省略铟或镓，因为铟和镓的成本相当高。
在第一个条件中，预定值可以根据作为母料的第一材料而改变。当母料为锌锡氧化物时，利用公式2确定的电负性差可以为约1.3。
[公式2]
E(电负性差)=|(|EO-EZn|+|EO-ESn|)-2|EO-EX||
作为形成第一材料的元素的锌和锡的每一个的离子半径与第二材料的离子半径的差的总和可以小于约
在示范性实施例中，如上所述，小于约1.3的电负性差值以及小于约的离子半径差值可以根据氧化物半导体的母料的变化而变化。在示范性实施例中，在第一材料是锌氧化物（ZnO）的情形下，锌与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于约0.8。在这样的实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约
在示范性实施例中，在第一材料是锡氧化物（SnO）的情形下，锡与氧之间的电负性差值减去第二材料与氧之间的电负性差值而得到的值可以小于约0.5。在这样的实施例中，第一材料的离子半径与第二材料的离子半径之间的差可以小于约
薄膜晶体管阵列面板100可以包括设置在氧化物半导体154上的数据线171（包括其端部分179）、源电极173和漏电极175。在示范性实施例中，用杂质掺杂的欧姆接触层可以设置在氧化物半导体154与数据线171（包括其端部分179）之间。在备选的示范性实施例中，用杂质掺杂的欧姆接触层可以不设置在氧化物半导体154与数据线171（包括其端部分179）之间。数据线171传输数据电压并实质上沿列方向延伸，从而交叉栅极线121。数据线171包括端部分179、在栅电极124上且以类似U的形状弯曲的源电极173，但是不限于此。在示范性实施例中，源电极173的形状可以不同地变化。
漏电极175与数据线171分离，并包括窄部分和宽部分177。窄部分包括被源电极173围绕的端部分，宽部分177实质上是四边形且重叠存储电极137。漏电极175的宽部分177可以具有与存储电极137的面积实质上相同的面积。
数据线171（包括其端部分179）、源电极173和漏电极175（包括其宽部分177）可以包括铝（Al）或铝合金的铝基金属、银（Ag）或银合金的银基金属、铜（Cu）或铜合金诸如CuMn的铜基金属、钼（Mo）或钼合金的钼基金属、铬（Cr）、钽（Ta）、钛（Ti）等。在一个示范性实施例中，例如，钼合金可以是Mo-Nb或Mo-Ti。在示范性实施例中，数据线171（包括其端部分179）和漏电极175（包括其宽部分177）可以例如包括诸如ITO、IZO和AZO的透明导电材料。在示范性实施例中，数据线171（包括其端部分179）、源电极173和漏电极175（包括其宽部分177）具有多层结构，该多层结构包括具有不同物理特性的至少两个导电膜（未示出）。在示范性实施例中，多层结构可以例如包括Mo/Al/Mo、Mo/Al、Mo/Cu、CuMn/Cu和Ti/Cu。
在示范性实施例中，栅电极124、源电极173和漏电极175与氧化物半导体154一起共同定义薄膜晶体管，薄膜晶体管的沟道设置在源电极173与漏电极175之间的半导体154中。漏电极175连接到像素电极191，从而施加驱动电压。
氧化物半导体154、以及数据线171（包括其端部分179）和漏电极175（包括其宽部分177）可以具有实质上相同的平面形状。然而，数据线171（包括其端部分179）、源电极173和漏电极175（包括其宽部分177）不覆盖薄膜晶体管的沟道。在示范性实施例中，包括氧化物半导体154、数据线171（包括其端部分179）和漏电极177的三层可以依次沉积在表面上并可以使用一个掩模来图案化。在备选的示范性实施例中，氧化物半导体154和数据线171（包括其端部分179）的每个可以使用一个掩模形成。
薄膜晶体管阵列面板100还可以包括设置在数据线171（包括其端部分179）和漏电极175上的钝化层180。钝化层180可以例如包括硅氮化物（SiNx）、硅氧化物（SiOx）或硅氮氧化物（SiON）。钝化层180可以包括有机绝缘材料。钝化层180可以具有多层结构。在一个示范性实施例中，例如，钝化层180可以包括上层和下层。在这样的实施例中，钝化层180的上层可以包括SiOx以及下层可以包括SiNx，或者上层可以包括SiOx以及下层可以包括SiON。在示范性实施例中，接触氧化物半导体154的钝化层180包括氧化物，从而有效防止沟道的退化。钝化层180包括暴露漏电极177的第一接触孔185、暴露栅极线121的端部分129的第二接触孔181以及暴露数据线的端部分179的第三接触孔182。像素电极191通过第一接触孔185连接到漏电极177。数据线121的端部分129通过第二接触孔181连接到连接构件81，数据线171的端部分179通过第三接触孔182连接到连接构件82。
像素电极191设置在钝化层180上。像素电极191可以例如包括诸如ITO、IZO和AZO的透明导电氧化物。连接构件81和82分别设置在栅极线121的端部分129和数据线171的端部分179上。连接构件81和82可以包括与像素电极191的材料实质上相同的材料。
尽管已经结合目前被认为可行的示范性实施例的内容描述了本发明，但是将理解，本发明不限于所公开的实施例，而是相反地，旨在覆盖包括在权利要求的精神和范围内的各种变型和等同布置。

Claims (6)

1.一种氧化物半导体，包括：
第一材料，所述第一材料是铟锌氧化物(InZnO)或镓锌氧化物(GaZnO)，所述第一材料是所述氧化物半导体的母料并具有晶体结构；以及
第二材料，被添加到所述母料，所述第二材料包括选自由铈(Ce)、锆(Zr)和钒(V)组成的组中的至少一种，
其中所述第一材料中的锌与氧之间的电负性差值减去所述第二材料与氧之间的电负性差值而得到的值小于0.8。
2.根据权利要求1所述的氧化物半导体，其中
所述第一材料中的锌的离子半径与所述第二材料的离子半径之间的差小于
3.根据权利要求2所述的氧化物半导体，其中
所述第一材料的晶体结构包括四方结构和八边形结构中的至少一种。
4.一种氧化物半导体，包括：
第一材料，所述第一材料是铟锡氧化物(InSnO)或镓锡氧化物(GaSnO)，所述第一材料是所述氧化物半导体的母料并具有晶体结构；以及
第二材料，被添加到所述母料，所述第二材料包括选自由铈(Ce)、锆(Zr)和钒(V)组成的组中的至少一种，
其中所述第一材料中的锡与氧之间的电负性差值减去所述第二材料与氧之间的电负性差值而得到的值小于1.3。
5.根据权利要求4所述的氧化物半导体，其中
所述第一材料中的锡的离子半径与所述第二材料的离子半径之间的差小于或等于
6.根据权利要求5所述的氧化物半导体，其中
所述第一材料的晶体结构包括四方结构和八边形结构中的至少一种。
CN201210359296.7A 2011-09-22 2012-09-24 氧化物半导体 Active CN103022144B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0095748 2011-09-22
KR1020110095748A KR101891650B1 (ko) 2011-09-22 2011-09-22 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
CN103022144A CN103022144A (zh) 2013-04-03
CN103022144B true CN103022144B (zh) 2018-06-15

Family

ID=47910259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210359296.7A Active CN103022144B (zh) 2011-09-22 2012-09-24 氧化物半导体

Country Status (4)

Country Link
US (1) US9190523B2 (zh)
JP (1) JP6208418B2 (zh)
KR (1) KR101891650B1 (zh)
CN (1) CN103022144B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
WO2014181777A1 (ja) 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
KR101500175B1 (ko) * 2013-10-25 2015-03-06 희성금속 주식회사 고밀도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자
CN109075205A (zh) 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
JP6930885B2 (ja) * 2017-09-21 2021-09-01 株式会社東芝 半導体装置
CN108178624A (zh) 2018-01-03 2018-06-19 京东方科技集团股份有限公司 一种氧化物靶材及其制备方法、薄膜晶体管、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936188B1 (en) * 2000-03-27 2005-08-30 Tohoku Techno Arch Co., Ltd. Zinc oxide semiconductor material
CN102859701A (zh) * 2010-04-20 2013-01-02 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
EP0677593B1 (en) 1992-12-15 2000-03-22 Idemitsu Kosan Company Limited Transparent conductive film, transparent conductive base material, and conductive material
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
DE10129376A1 (de) * 2001-06-20 2003-01-09 Degussa Indium-Zinn-Oxide
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN1869277B (zh) 2002-08-02 2010-09-29 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
WO2007058248A1 (ja) 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR20080111736A (ko) * 2007-06-19 2008-12-24 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101519480B1 (ko) * 2008-05-30 2015-05-12 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2008156312A2 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20100075026A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2010110571A2 (en) 2009-03-23 2010-09-30 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
US8399344B2 (en) * 2009-10-07 2013-03-19 Asm International N.V. Method for adjusting the threshold voltage of a gate stack of a PMOS device
KR101113370B1 (ko) * 2009-11-11 2012-02-29 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
WO2011058865A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR20110124530A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936188B1 (en) * 2000-03-27 2005-08-30 Tohoku Techno Arch Co., Ltd. Zinc oxide semiconductor material
CN102859701A (zh) * 2010-04-20 2013-01-02 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管

Also Published As

Publication number Publication date
US9190523B2 (en) 2015-11-17
KR20130032067A (ko) 2013-04-01
JP6208418B2 (ja) 2017-10-04
KR101891650B1 (ko) 2018-08-27
US20130075720A1 (en) 2013-03-28
JP2013070052A (ja) 2013-04-18
CN103022144A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN103022144B (zh) 氧化物半导体
JP5137146B2 (ja) 半導体素子及びその製造方法
KR101681483B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8890141B2 (en) Oxide semiconductor transistors and methods of manufacturing the same
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
US9070605B2 (en) Display apparatus and method of manufacturing the display apparatus
CN103872138B (zh) 晶体管、制造晶体管的方法和包括该晶体管的电子器件
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20160073923A (ko) 박막트랜지스터 어레이 기판
US8748222B2 (en) Method for forming oxide thin film transistor
CN102646715A (zh) 薄膜晶体管及其制造方法
US9553197B2 (en) Thin film transistor and display device including the same
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
US20210005750A1 (en) Semiconductor substrate
KR20150037795A (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2023155091A1 (zh) 金属氧化物薄膜晶体管、阵列基板及显示装置
KR101463032B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN117936550A (zh) 阵列基板以及显示面板
KR20170115639A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221214

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Patentee after: Pu Zhencheng

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

Patentee before: Pu Zhencheng

Patentee before: Kobe Steel, Ltd.

TR01 Transfer of patent right