CN102859701A - 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管 - Google Patents

薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管 Download PDF

Info

Publication number
CN102859701A
CN102859701A CN2011800197349A CN201180019734A CN102859701A CN 102859701 A CN102859701 A CN 102859701A CN 2011800197349 A CN2011800197349 A CN 2011800197349A CN 201180019734 A CN201180019734 A CN 201180019734A CN 102859701 A CN102859701 A CN 102859701A
Authority
CN
China
Prior art keywords
oxide
semiconductor layer
tft
thin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800197349A
Other languages
English (en)
Other versions
CN102859701B (zh
Inventor
三木绫
岩成裕美
钉宫敏洋
森田晋也
寺尾泰昭
安野聪
朴在佑
李制勋
安秉斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Kobe Steel Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Samsung Display Co Ltd filed Critical Kobe Steel Ltd
Publication of CN102859701A publication Critical patent/CN102859701A/zh
Application granted granted Critical
Publication of CN102859701B publication Critical patent/CN102859701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种薄膜晶体管的开关特性优异，特别是在ZnO浓度高的区域，另外在形成保护膜后和外加应力后，仍可以稳定得到良好的特性的薄膜晶体管半导体层用氧化物。本发明的薄膜晶体管的半导体层用氧化物，是用于薄膜晶体管的半导体层的氧化物，其中，所述氧化物含有Zn和Sn，还含有从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的X群中选择的至少一种元素。

Description

薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
技术领域
本发明涉及用于液晶显示器和有机EL显示器等的显示装置的薄膜晶体管的半导体层用氧化物和用于成膜上述氧化物的溅射靶以及薄膜晶体管。
背景技术
非晶(非晶质)氧化物半导体，与通用的非晶硅(a-Si)相比，因为具有高载流子迁移率，光学带隙大，能够以低温成膜，所以期待其面向要求大型/高分辨率/高速驱动的划时代显示器和耐热性低的树脂基板等的应用。
作为氧化物半导体的例子，例如可列举含In的非晶质氧化物半导体(In-Ga-Zn-O，In-Zn-O等)，但使用作为稀有金属的In，在大量生产过程中要担心材料成本的上升。因此，作为不含In而能够削减材料成本，并适于大量生产的氧化物半导体，就提出有在Zn中添加Sn而非晶化的ZTO系的氧化物半导体(例如专利文献1)。
先行技术文献
专利文献
专利文献1：日本特开2007-142196号公报
以氧化物半导体作为薄膜晶体管的半导体层使用时，不仅要求载流子浓度高，而且要求TFT的开关特性(晶体管特性，TFT特性)优异。具体来说，有如下等要求：(1)通态电流(向栅极电极和漏极电极施加正电压时的最大漏极电流)高；(2)断态电流(向栅极电极施加负电压，向漏极电压施加正电压时的漏极电流)低；(3)S值(亚阈值摆幅：SubthresholdSwing，サブスレッショルドスィング，使漏极电流提高一个数量级所需要的栅极电压)低；(4)阈值(对漏极电极施加正电压，对栅极电压施加正负任意一种电压时，漏极电流开始流通的电压，也称为阈值电压)稳定而没有时间性的变化(意味着在基板面内也均匀)。
此外，使用了ZTO等的氧化物半导体层的TFT，要求对于外加电压和光照射等的应力的耐性(应力耐性)优异。例如，对栅极电压持续外加正电压或负电压时，和持续照射光吸收开始的蓝色波段时，虽然是阈值电压大幅变化(漂移)，但由此指出的是，TFT的开关特性发生变化。另外，液晶面板驱动时和对栅极电极施加负偏压而使像素亮灯时等情况下，从液晶单元漏出的光照射到TFT上，但该光对于TFT施加应力而成为使特性劣化的原因。特别是阈值电压的漂移，招致具备TFT的液晶显示器和有机EL显示器等的显示装置自身的可靠性降低，因此盼望应力耐性的提高(应力施加前后的变化量少)。
可是在ZTO系氧化物半导体中存在这样的问题，即载流子浓度容易高浓度化，TFT元件的保护膜(绝缘膜)形成过程之时，半导体层导体化，得不到稳定的开关性能。为了得到稳定的开关性能，虽然有降低ZTO系氧化物半导体中的ZnO浓度的方法，但如果过于降低ZnO浓度，则ZTO系氧化物半导体的溅射靶的导电率降低，将难以采用装置结构简易并容易控制的DC溅射法进行成膜。因此，能否实现高浓度保持ZnO浓度的ZTO系氧化物半导体的材料设计很重要。
发明内容
本发明鉴于上述情况而形成，其目的在于，提供一种具备ZTO系氧化物半导体的薄膜晶体管的开关特性和应力耐性优异，特别是在ZnO浓度高的区域，另外在保护膜形成后和应力施加后也可以稳定获得良好的TFT特性的薄膜晶体管半导体层用氧化物，使用了该氧化物的薄膜晶体管，和用于该氧化物的形成的溅射靶。
本发明包括以下的形态。
(1)一种用于薄膜晶体管的半导体层的氧化物，其中，
所述氧化物含有Zn和Sn，还含有从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的X群中选择的至少一种元素。
(2)根据(1)所述的氧化物，其中，设半导体层用氧化物所含的Zn和Sn的含量(原子％)分别为[Zn]和[Sn]时，[Zn]/([Zn]+[Sn])的比为0.8以下。
(3)根据(1)或(2)所述的氧化物，其中，作为所述X群的元素而含有Ga时，若设半导体层用氧化物所含的Ga的含量(原子％)为[Ga]，则[Ga]/([Zn]+[Sn]+[Ga])的比为0.01以上、0.5以下，作为所述X群的元素而含有Ga以外的元素(X1)时，若设半导体层用氧化物所含的X1的合计量(原子％)为[X1]，则[X1]/([Zn]+[Sn]+[X1])的比为0.01以上、0.3以下。
(4)一种薄膜晶体管，其具备(1)～(3)中任一项所述的氧化物作为薄膜晶体管的半导体层。
(5)根据(4)所述的薄膜晶体管，其中，所述半导体层的密度为5.8g/cm3以上。
(6)一种用于形成(1)～(3)中任一项所述的氧化物的溅射靶，其中，含有Zn和Sn，还含有Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素所构成的X群中选择的至少一种元素。
(7)根据(6)所述的溅射靶，其中，设溅射靶所含的Zn和Sn的含量(原子％)分别为[Zn]和[Sn]时，[Zn]/([Zn]+[Sn])的比为0.8以下。
(8)根据(6)或(7)所述的溅射靶，其中，作为所述X群的元素含有Ga时，若设溅射靶所含的Ga的含量(原子％)为[Ga]，则[Ga]/([Zn]+[Sn]+[Ga])的比为0.01以上、0.5以下，作为所述X群的元素而含有Ga以外的元素(X1)时，若设溅射靶所含的X1的合计量(原子％)为[X1]，则[X1]/([Zn]+[Sn]+[X1])的比为0.01以上、0.3以下。
根据本发明，能够得到薄膜晶体管的开关特性和应力耐性优异的半导体层用ZTO系氧化物。如果使用本发明的半导体层用氧化物，则能够提供一种薄膜晶体管，其即使在氧化物半导体中的ZnO浓度高的区域(具体来说，就是构成氧化物半导体的Zn和Sn中所占的Zn的比率(原子比)大致为0.6以上的区域)，另外在保护膜形成后和应力施加后，也能够稳定获得良好的特性。其结果是，如果使用上述薄膜晶体管，则能够得到可靠性高的显示装置。
附图说明
图1是用于说明具备氧化物半导体的薄膜晶体管的概略剖面图。
图2(a)和(b)是表示使用ZTO(现有例)时的保护膜形成前后的TFT特性的图，图2(a)表示保护膜形成前的TFT特性，图2(b)表示保护膜形成后的TFT特性。
图3(a)和(b)是表示使用ZTO-Al时的保护膜形成前后的TFT特性的图，图3(a)表示保护膜形成前的TFT特性，图3(b)表示保护膜形成后的TFT特性。
图4(a)和(b)是表示使用ZTO-Hf时的保护膜形成前后的TFT特性的图，图4(a)表示保护膜形成前的TFT特性，图4(b)表示保护膜形成后的TFT特性。
图5(a)和(b)是表示使用ZTO-Ta时的保护膜形成前后的TFT特性的图，图5(a)表示保护膜形成前的TFT特性，图5(b)表示保护膜形成后的TFT特性。
图6(a)和(b)是表示使用ZTO-Ti时的保护膜形成前后的TFT特性的图，图6(a)表示保护膜形成前的TFT特性，图6(b)表示保护膜形成后的TFT特性。
图7(a)和(b)是表示使用ZTO-Nb时的保护膜形成前后的TFT特性的图，图7(a)表示保护膜形成前的TFT特性，图7(b)表示保护膜形成后的TFT特性。
图8(a)和(b)是表示使用ZTO-Mg时的保护膜形成前后的TFT特性的图，图8(a)表示保护膜形成前的TFT特性，图8(b)表示保护膜形成后的TFT特性。
图9(a)和(b)是表示使用ZTO-Sc时的保护膜形成前后的TFT特性的图，图9(a)表示保护膜形成前的TFT特性，图9(b)表示保护膜形成后的TFT特性。
图10(a)和(b)是表示使用ZTO-Y时的保护膜形成前后的TFT特性的图，图10(a)表示保护膜形成前的TFT特性，图10(b)表示保护膜形成后的TFT特性。
图11(a)和(b)是表示使用ZTO-Ga时的保护膜形成前后的TFT特性的图，图11(a)表示保护膜形成前的TFT特性，图11(b)表示保护膜形成后的TFT特性。
图12是表示使用了ZTO-Mg时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图13是表示使用ZTO-Nb时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图14是表示使用ZTO-Sc时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图15是表示使用ZTO-Ti时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图16是表示使用ZTO-Al时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图17是表示使用ZTO-Hf时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图18是表示使用ZTO(现有例)时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图19是表示使用ZTO-Ta时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图20是表示使用ZTO-Ga时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
图21是表示使用ZTO-Y时的应力施加前后的TFT特性的图，虚线表示应力施加前的TFT特性，实线表示应力施加后的TFT特性。
具体实施方式
本发明者们为了提高将含有Zn和Sn的氧化物(ZTO)用于TFT的活性层(半导体层)时的TFT特性(特别是保护膜形成后和应力施加后的TFT特性)，而反复进行了各种研究。其结果发出，如果将在ZTO中，还含有从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的X群中选择的至少一种元素的ZTO-X用于TFT的半导体层，则能够达成预期的目的，从而完成了本发明。如后述的实施例所示可知，具备含有属于上述X群的元素(X群元素)的氧化物半导体的TFT，与使用了不添加X群元素的现有的ZTO的情况相比，特别是在保护膜形成后和应力施加后的TFT特性极其优异。
即，本发明的薄膜晶体管(TFT)的半导体层用氧化物，其特征在于，含有Zn和Sn；和从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的X群中选择的至少一种元素(有以X群元素代表的情况。)。在本说明书中，有将本发明的氧化物以ZTO-X或ZTO+X表示的情况。
首先，对于构成本发明的氧化物的作为母材成分的金属(Zn和Sn)进行说明。
关于上述金属(Zn、Sn)，如果含有这些金属的氧化物(ZTO)具有非晶相，并且，是显示半导体特性的范围，则各金属间的比率没有特别限定。若形成结晶相，则有可能产生晶体管特性的偏差大等问题。
在此，设半导体层用氧化物所含的Zn和Sn的含量(原子％)分别为[Zn]和[Sn]时，[Zn]/([Zn]+[Sn])优选的比为0.8以下，由此能够得到期望的TFT特性。另一方面，若上述比变小，则存在蚀刻性降低等问题，因此优选使上述比为0.2以上，更优选为0.3以上。
本发明的氧化物，在ZTO中含有X群元素。通过在ZTO中添加从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的群(X群)中选择的至少一种X群元素，即使在Zn量多的区域，ZTO-X也不会导体化，而是能够稳定获得良好的TFT特性。另外，通过实验确认，也未见到因X群元素的添加带来的湿式蚀刻时的蚀刻不良等问题。其可以单独添加，也可以两种以上并用。在此所谓“稀土类元素”，意思是镧系元素元素(周期表中，从原子序数57的La至原子序数71的Lu的合计15个元素)，加上Sc(钪)和Y(钇)的元素群，稀土类元素能够使用一种或两种以上。
上述X群元素的添加带来的特性提高的详细机理尚不明确，但推测是X群元素具有抑制氧缺陷发生的效果，氧缺陷在氧化物半导体中成为剩余电子的原因。通过X群元素的添加，氧缺陷被降低，氧化物具有稳定的构造，由此认为可防止ZTO-X整体或表面导体化。
构成本发明的氧化物(ZTO-X)的全部金属(Zn、Sn、X群元素)中所含的X群元素的优选比率[X/(Zn+Sn+X)]，考虑载流子密度和半导体的稳定性等而决定，但根据X群元素的种类也有一些不同，作为X群元素含有Ga时，与不含Ga的情况相比，能够增大上述比率的优选上限。具体来说，若设氧化物(ZTO-X)中所含的Ga的含量(原子％)为[Ga]，则[Ga]/([Zn]+[Sn]+[Ga])的优选比为0.01以上、0.5以下。另一方面，作为所述X群的元素含有Ga以外的元素(X1)时，若设氧化物中所含的X1的合计量(原子％)为[X1]，则[X1]/([Zn]+[Sn]+[X1])的优选比为0.01以上、0.3以下。更优选为0.25以下，进一步优选为0.2以下。还有，也能够任意组合上述[X1]/([Zn]+[Sn]+[X1])的上限和下限而达到此范围。关于[X1]，是含有Ga以外的X群元素两种以上时其合计量，单独含有Ga以外的X群元素时为单独的量。若[Ga]或[X1]的添加比率过少，则氧缺陷的发生抑制效果有可能无法充分取得。另一方面，若[Ga]或[X1]的添加比率过多，则半导体中的载流子密度的降低，或迁移率降低，因此通态电流有可能容易减少。迁移率的优选范围在饱和区域为3cm2/Vs以上，更优选为5cm2/Vs以上，进一步优选为7.5cm2/Vs以上。
述X群元素的添加带来的特性提高的详细的机理尚不明确，但推测是X群元素具有氧缺陷发生的效果，氧缺陷在氧化物半导体中成为剩余电子的原因。通过X群元素的添加，氧缺陷降低，氧化物具有稳定的构造，由此认为对于电压和光等的应力的应力耐性等提高。
以上，对于本发明的氧化物进行了说明。
上述氧化物，优选以溅射法使用溅射靶(以下称为“靶”。)进行成膜。虽然也能够通过涂布法等的化学的成膜法形成氧化物，但根据溅射法，能够容易地形成成分和膜厚的膜面内均匀性优异的薄膜。
作为用于溅射法的靶，通过含有前述的元素，适当合成ZnO、SnO2、X群元素-O的各比率，能够形成期望的组成比的薄膜。具体来说，作为靶，能够使用含有Zn和Sn；从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的群(X群)中选择的至少一种元素的氧化物靶。
或者，采用使组成不同的两个靶同时放电的共溅射法(Co-Sputter法)也可以成膜，由此，能够在同一基板面内形成X元素的含量不同的氧化物半导体膜。例如后述的实施例所示，准备ZnO的靶、ZTO(或SnO2)的靶和由X群元素的氧化物构成的靶这3个靶，通过共溅射法能够成膜期望的ZTO-X的氧化物。
上述靶能够通过例如粉末烧结法制造。
使用上述靶进行溅射时，优选使基板温度为室温，适当控制氧添加量而进行。氧添加量根据溅射装置的构成和靶组成等适当控制即可，但优选大致使氧化物半导体的载流子浓度为1015～1016cm-3而添加氧量。本实施例中的氧添加量以添加流量比计，为O2/(Ar+O2)＝2％。
另外，以上述氧化物作为TFT的半导体层时的氧化物半导体层的优选密度为5.8g/cm3以上(后述。)，为了成膜这样的氧化物，优选适当控制溅射成膜时的气压、对溅射靶的接通功率、基板温度等。例如若使成膜时的气压低，则溅射原子之间的散乱消失，认为能够形成致密(高密度)的膜，因此成膜时的总气压，在溅射的放电稳定的程度下越低越好，优选控制在大致0.5～5mTorr的范围内，更优选为1～3mTorr的范围内。另外，接通功率越高越好，推荐以DC或RF计，大致设定在2.0W/cm2以上。成膜时的基板温度也越高越好，推荐大致控制在室温～200℃的范围内。
如上述成膜的氧化物的优选膜厚为30nm以上、200nm以下，更优选为30nm以上、150nm以下。
在本发明中，也包含具备上述氧化物作为TFT的半导体层的TFT。TFT在基板上，至少具有栅极电极、栅极绝缘膜、上述氧化物的半导体层、源极电极、漏极电极、保护膜(绝缘膜)即可，只要其构成是通常采用的则没有特别限定。
在此，优选上述氧化物半导体层的密度为5.8g/cm3以上。若氧化物半导体层的密度变高，则膜中的缺陷减少，膜质提高，另外因为原子间距变小，所以TFT元件的电场效应迁移率大幅增加，导电性也变高，面向对于光照射的应力的稳定性提高。上述氧化物半导体层的密度越高越好，更优选为5.9g/cm3以上，更优选为6.0g/cm3以上。还有，氧化物半导体层的密度通过后述的实施例中所述的方法进行测量。
以下，一边参照图1，一边说明上述TFT的制造方法的实施方式。图1和以下的制造方法，表示本发明的优选的实施方式的一例，没有限定于此的意思。例如在图1中显示底栅型构造的TFT，但并不限定于此，也可以是在氧化物半导体层之上，依次具备栅极绝缘膜和栅极电极的顶栅型的TFT。
如图1所示，在基板1上形成有栅极电极2和栅极绝缘膜3，在其上形成有氧化物半导体层4。在氧化物半导体层4上形成有源极/漏极电极5，在其上形成有保护膜(绝缘膜)6，经由接触孔7，透明导电膜8与漏极电极5电连接。
在基板1上形成栅极电极2和栅极绝缘膜3的方法没有特别限定，能够采用通常使用的方法。另外，基板1、栅极电极2和栅极绝缘膜3的种类也没有特别限定，能够使用通用的。例如，作为基板1能够优选使用玻璃等。另外，作为栅极电极2，能够优选使用电阻率低的Al和Cu的金属及其合金。另外，作为栅极绝缘膜3，典型性地例示了硅氧化膜、硅氮化膜，氧氮化硅膜等。除此以外，也能够使用Al2O3和Y2O3等的氧化物，和将其层叠使用。
接着，形成氧化物半导体层4。氧化物半导体层4，如上述，优选通过使用了与薄膜为同组成的溅射靶的DC溅射法或RF溅射法进行成膜。或者，也可以通过共溅射法成膜。
对于氧化物半导体层4进行湿式蚀刻后，进行图案形成。优选在图案形成之后，为了改善氧化物半导体层4的膜质而优选进行热处理(预退火)，由此，将使晶体管特性的通态电流和电场效应迁移率上升，晶体管性能提高。
预退火之后，形成源极·漏极电极5。源极·漏极电极5的种类没有特别限定，能够使用通用的。例如可以与栅极电极2同样使用Al和Cu等的金属或合金，也可以如后述的实施例那样使用纯Ti。
作为源极·漏极电极5的形成方法，例如能够由磁控管溅射法形成金属薄膜后，再通过剥离法形成。或者，也有不是像上述这样通过剥离法形成电极，而是通过溅射法预先形成规定的金属薄膜后，再通过图案形成形成电极的方法，但在此方法中，电极的蚀刻时在氧化物半导体层会有损伤侵入，因此晶体管特性有可能降低。因此，为了避免这样的问题，而在氧化物半导体层之上预先形成保护膜后，再形成电极，并进行图案形成的方法也得到采用，在后述的实施例中采用了此方法。
接着，在氧化物半导体层4之上通过CVD(化学气相沉积：ChemicalVapor Deposition)法形成保护膜(绝缘膜)6。氧化物半导体层4的表面有可能由于CVD造成的等离子体损伤而容易导通化(推测恐怕是由于在氧化物半导体表面生成的氧缺陷成为电子供体。)，因此为了避免上述问题，在后述的实施例中，在保护膜的成膜前进行N2O等离子体照射。N2O等离子体的照射条件，采用下述文献所述的条件，其内容在此参照并援引。
J.Par.k等，Appl.Phys.Lett.，1993，053505(2008)。
接下来，基于常规方法，经由接触孔7使透明导电膜8与漏极电极5电连接。透明导电膜和漏极电极的种类没有特别限定，能够使用通常所用的。作为透明导电膜，能够优选使用ITO、IZO等。另外，作为漏极电极，能够使用例如前述的源极·漏极电极所例示的。
实施例
以下，列举实施例更具体地说明本发明，但本发明不受下述实施例限制，在能够符合前、后述宗旨的范围内也可以加以变更实施，这些均包含在本发明的技术范围内。
实施例1
基于前述的方法，制作图1所示的薄膜晶体管(TFT)，评价保护膜形成前后的TFT特性。
首先，在玻璃基板(コ一ニング社制イ一グル2000，直径100mm×厚0.7mm)上，作为栅极电极，依次成膜Ti薄膜100nm和栅极绝缘膜Si02(200nm)。栅极电极使用纯Ti的溅射靶，通过DC溅射法，以成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr进行成膜。另外，栅极绝缘膜使用等离子体CVD法，以载气：SiH4和N2O的混合气体、成膜功率：100W、成膜温度：300℃进行成膜。
接着，使用溅射靶(后述。)通过溅射法成膜表1所述的各种组成的氧化物薄膜。作为氧化物薄膜，除了在ZTO中含有X群元素的ZTO-X(本发明例)这外，为了进行比较，还成膜不含X群元素的ZTO(现有例)。用于溅射的装置是(株)アルバック制“CS-200”，溅射条件如下。
基板温度：室温
气压：5mTorr
氧分压：O2/(Ar+O2)＝2％
膜厚：50～150nm
使用靶尺寸：
Figure BDA00002273822800111
英寸×5mm
在ZTO(现有例)的成膜时，采用使Zn∶Sn的比(原子％比)为6∶4的氧化物靶(ZTO)和ZnO的靶同时放电的Co-Sputter法进行成膜。另外，在ZTO中含有X群元素的氧化物薄膜的成膜时，采用使用于上述ZTO的成膜的靶[即，Zn∶Sn的比(原子％比)为6∶4的氧化物靶(ZTO)和ZnO的靶]与X群元素的氧化物靶同时放电的Co-Sputter法进行成膜。
如此得到的氧化物薄膜中的金属元素的各含量，通过XPS(X射线光电子能谱：X-ray Photoelectron Spectroscopy)法进行分析。详细地说，就是以Ar离子溅射从最表面至1nm左右深度的范围后，以下述条件进行分析。
X射线源：Al Kα
X射线输出功率：350W
光电子飞离角：20°
如上述形成氧化物薄膜后，通过光刻法和湿式蚀刻进行图案形成。作为湿式蚀刻液，使用关东化学制“ITO-07N”。在本实施例中，对于进行了实验的氧化物薄膜，通过光学显微镜观察评价湿式蚀刻性。由评价结果确认，进行了实验的全部组成下没有来自湿式蚀刻的残渣，能够恰当地进行蚀刻。
对氧化物半导体膜进行图案形成后，为了使膜质提高而进行预退火处理。预退火在大气压下，以350℃进行1小时。
接着，使用纯Ti，通过剥离法形成源极·漏极电极。具体来说就是使用光致抗蚀剂进行图案形成后，通过DC溅射法形膜Ti薄膜(膜厚为100nm)。源极·漏极电极用Ti薄膜的成膜方法，与前述的栅极电极的情况相同。接下来，在丙酮中放入超音波洗净器而除去需要的光致抗蚀剂，使TFT的沟道长度为10μm，沟道宽度为200μm。
如此形成源极·漏极电极后，形成用于保护氧化物半导体层的保护膜。作为保护膜，使用SiO2(膜厚200nm)和SiN(膜厚200nm)的层叠膜(合计膜厚400nm)。上述SiO2和SiN的形成，使用サムコ制“PD-220NL”，使用等离子体CVD法进行。在本实施例中，通过N2O气进行等离子体处理后，依次形成SiO2和SiN膜。在SiO2膜的形成中使用N2O和SiH4的混合气体，在SiN膜的形成中使用SiH4、N2、NH3的混合气体。无论哪种情况，成膜功率均为100W，成膜温度均为150℃。
接着通过光刻法和干式蚀刻，在保护膜上形成用于晶体管特性评价用探测的接触孔。接着，使用DC溅射法，以载气：氩和氧气的混合气体、成膜功率：200W、气压：5mTorr成膜ITO膜(膜厚80nm)，制作图1的TFT。
对于如此得到的各TFT，以如下方式，调查保护膜形成前后的(1)晶体管特性(漏极电流-栅极电压特性，Id-Vg特性)，(2)阈值电压和(3)S值。
(1)晶体管特性的测量
晶体管特性的测量使用National Instruments社制“4156C”的半导体参数分析仪。详细的测量条件如下。在本实施例中，计算Vg＝30V时的通态电流(Ion)。
源极电压：0V
漏极电压：10V
栅极电压：-30～30V(测量间隔：1V)
(2)阈值电压(Vth)
所谓阈值电压，粗略地说，就是晶体管从断态(漏极电流低的状态)向通态(漏极电流高的状态)过渡时的栅极电压的值。在本实施例中，将漏极电流处于通态电流和断态电流之间的1nA附近时的电压定义为阈值电压，测量各TFT每的阈值电压。
(3)S值
S值是使漏极电流增加一个数量级所需要的栅极电压的最小值。
这些结果显示在表1和表2中。表1中记述保护膜形成前后的通态电流(Ion)、阈值电压和S值的各值。在本实施例中，Ion≥1×10-5A，-10V≤Vth≤10V，S≤1.0V/dec时，判定为各特性良好。表1和表2的最右一栏中设有“判定”一栏，保护膜形成前后的各特性全部良好的附加○，某一特性不良的附加“×”。在以下的表和图中，所谓“E-0X”意思是E×10-0X。例如2.E-04就是2×10-4的意思。
[表1]
Figure BDA00002273822800131
[表2]
Figure BDA00002273822800132
在表1和表2中，例如ZTO+Al(表1的No.3)，是作为X群元素含有Al的例子。详细地说，意思就是氧化物中的金属由Zn和Sn和Al构成，[Al]对于[Zn]+[Sn]+[Al]的原子比为0.04，[Zn]对于[Zn]+[Sn]的原子比为0.70。同样，表2的No.25，是作为X群元素含有Al和La两方的复合添加例(X＝Al+La)，氧化物中的金属由Zn和Sn和Al和La构成。详细地说，意思就是[Al]对于[Zn]+[Sn]+[Al]+[La]的原子比为0.02，[La]对于[Zn]+[Sn]+[Al]+[La]的原子比为0.02，并且，[Zn]对于[Zn]+[Sn]的原子比为0.70。
另外，在图2～11中，显示使用各种氧化物时的保护膜形成前后的漏极电流-栅极电压特性(Id-Vg特性)的结果。图2(a)和(b)是使用现有例的ZTO的结果，图3～11是本发明所规定的含有X群元素的ZTO+X的结果。
在各图中，(a)表示保护膜形成前的结果，(b)表示保护膜形成后的结果。
图3(a)和(b)，是作为X群元素含有Al，氧化物中的金属由Zn和Sn和Al构成的例子，是[Al]对于[Zn]+[Sn]+[Al]的原子比是0.04，并且，[Zn]对于[Zn]+[Sn]的原子比是0.7的例子。
图4(a)和(b)是作为X群元素含有Hf，氧化物中的金属由Zn和Sn和Hf构成的例子，是[Hf]对于[Zn]+[Sn]+[Hf]的原子比是0.04，并且，[Zn]对于[Zn]+[Sn]的原子比是0.65的例子。
图5(a)和(b)是作为X群元素含有Ta，氧化物中的金属由Zn和Sn和Ta构成的例子，是[Ta]对于[Zn]+[Sn]+[Ta]的原子比是0.04，并且，[Zn]对于[Zn]+[Sn]的原子比是0.6的例子。
图6(a)和(b)是作为X群元素含有Ti，氧化物中的金属由Zn和Sn和Ti构成的例子，是[Ti]对于[Zn]+[Sn]+[Ti]的原子比为0.04，并且，[Zn]对于[Zn]+[Sn]的原子比为0.65的例子。
图7(a)和(b)是作为X群元素含有Nb，氧化物中的金属由Zn和Sn和Nb构成的例子，是[Nb]对于[Zn]+[Sn]+[Nb]的原子比为0.04，并且，[Zn]对于[Zn]+[Sn]的原子比为0.6的例子。
图8(a)和(b)是作为X群元素含有Mg，氧化物中的金属由Zn和Sn和Mg构成的例子，是[Mg]对于[Zn]+[Sn]+[Mg]的原子比为0.04，并且，[Zn]对于[Zn]+[Sn]的原子比为0.65的例子。
图9(a)和(b)是作为X群元素含有Sc，氧化物中的金属由Zn和Sn和Sc构成的例子，是[Sc]对于[Zn]+[Sn]+[Sc]的原子比为0.04，并且，[Zn]对于[Zn]+[Sn]的原子比为0.6的例子。
图10(a)和(b)是作为X群元素含有Y，氧化物中的金属由Zn和Sn和Y构成的例子，是[Y]对于[Zn]+[Sn]+[Y]的的原子比为0.04，并且，[Zn]对于[Zn]+[Sn]的原子比为0.65的例子。
图11(a)和(b)是作为X群元素含有Ga，氧化物中的金属由Zn和Sn和Ga构成的例，是[Ga]对于[Zn]+[Sn]+[Ga]的原子比为0.04，并且，[Zn]对于[Zn]+[Sn]的原子比为0.6的例子。
首先，对于使用现有例的ZTO的结果进行考察。
保护膜形成前，通态电流Ion、S值和阈值电压Vth均良好，但保护膜形成后，不能进行阈值的测量，另外，S值不能增加或测量。另外，若看图2，则保护膜形成前，漏极电流Id从栅极电压Vg在-10V附近开始增加，可见开关动作[参照图2(a)]，相对于此，保护膜形成后，如图2(b)所示，完全看不到开关动作。
相对于此，使用含有本发明中规定的X群元素的ZTO+X膜时，无论在保护膜形成前后均可见良好的特性(参照表1和表2以及图3～11)。另外，由表1和表2可知，有助于上述特性提高的X群元素的含量的范围，根据X群元素的种类而可见有一些不同的倾向。即，X群元素为Ga以外时，随着构成氧化物的全部金属元素中的X群元素的比率(原子比)增加，一般可见Ion降低，S值和Vth增加的倾向，相对于此，X群元素为Ga时，即使构成氧化物的全部金属元素中的Ga的比率(原子比)增加，仍处于可维持良好的TFT特性的倾向，Ion和Vth均几乎没有发生变化，只可见S值稍有增加的倾向。
另外，Zn量对于Zn和Sn的合计量的比(原子比)，可见的倾向是，上述比率越小，TFT特性越降低(Ion增加，S值和Vth减少)，但根据本发明可确认，即使使上述比率多达大约0.5～0.8邻域(即，在ZnO量多的区域)，也能够得到良好的TFT特性。
由以上的实验结果确认，如果使用以规定量含有本发明所规定的X群元素的氧化物半导体，则在保护膜形成前后，氧化物不会导体化，经过保护膜的形成也能够得到稳定的TFT特性。另外，湿式蚀刻加工也得到良好地进行，因此推测出添加有X群元素的氧化物是非晶构造。
实施例2
在本实施例中，对于使用表1和表2所述的各种氧化物薄膜，与实施例1同样制作的各TFT，以如下方式，评价(4)应力施加前后的应力耐性。
(4)应力耐性的评价(作为应力外加光照射+负偏压)
在本实施例中，模拟实际的面板驱动时的环境(应力)，进行一边对栅极电极施加负偏压一边照射光的应力施加试验。应力施加条件如下。作为光的波长，选择靠近氧化物半导体的带隙，晶体管特性容易发生变动的400nm左右。
栅极电压：-20V
漏极电压：10V
基板温度：60℃
光应力
波长：400nm
照度(照射到TFT的光的强度)：80nW/cm2
光源：OPTOSUPPLY社制LED(由ND滤光片调整光量)
应力施加时间：1小时
在本实施例中，与前述的实施例1同样，测量(I)应力施加前后的阈值电压(漏极电流为通态电流和断态电流之间在1nA附近时的电压)的变化量(漂移量)，和(II)晶体管特性[Vg＝30V时的通态电流(Ion)]。
这些结果显示在表3和表4中。在这些表中，记述应力施加后的阈值电压漂移量，和应力施加前后的载流子迁移率的各值。载流子迁移率(电场效应迁移率)，使用下式在饱和区域计算迁移率。在本实施例中，如此得到的饱和迁移率在5cm2/Vs以上的为合格。在这些表中，也包含与前述的实施例1中使用的氧化物薄膜相同组成的氧化物薄膜，表1和表2的“保护膜形成后”的各值与表3和表4的“应力施加前”的各值对应。
[算式1]
I d = 1 2 μ FE C OX W L ( V gs - V th ) 2
Cox：绝缘膜的容量
W：沟道宽度
L：沟道长度
Vth：阈值电压
另外，在一部分的示例中，应力施加前后的漏极电流-栅极电压特性(Id-Vg特性)的结果显示在图12～21。在这些图中，由虚线表示应力施加前的结果，由实线表示应力施加后的结果。
[表3]
Figure BDA00002273822800172
[表4]
Figure BDA00002273822800181
首先，对于使用了现有例的ZTO的结果(表3的No.1，图18)进行考察。
如图18所示，在应力施加前(图中，虚线)，漏极电流Id从栅极电压Vg在-3V附近开始增加，可见开关动作。若设Vg＝-30V时的Id为断态电流Ioff(A)，设Vg＝30V时的Id为通态电流Ion(A)，则Ion/Ioff的比在8个数量级以上。另外，应力施加前的Ion为1.0×10-3A(参照表3)。
相对于此，在应力施加后，Ion为1.0×10-3A(参照表3)，这些值在应力施加前后几乎没有变化，但如图18所示，阈值电压剧烈变化，0小时(无应力)～1小时(应力施加)的阈值电压漂移量为-9V(参照表3)。
在本实施例中，以上述No.1的结果为基准，各结果与No.1等同或更小时为合格。
表3中，No.2～4(X群元素＝Al)、6～9(X群元素＝Hf)、11～17(X群元素＝Ta)、18～21(X群元素＝Ti)、22～25(X群元素＝Nb)、26～29(X群元素＝Mg)；表4中、No.1～4(X群元素＝Sc)、5～8(X群元素＝Y)、9～11(X群元素＝La)、12～19(X群元素＝Ga)、20～22(X群元素＝Al+Ta)、23(X群元素＝Al+La)、24(X群元素＝Al+Ga)、25(X群元素＝Ta+Ga)、26(X群元素＝Al+La)，是使用了在优选的规定范围含有本发明所规定的X群元素的氧化物半导体的例子，与No.1相比，阈值电压漂移量的绝对值均变低，并且，应力施加前后的Ion同样变小。
还有，表3的No.5(X群元素＝Al)、10(X群元素＝Hf)，是使用了在优选的范围不含本发明所规定的X元素的氧化物半导体的例子，如前述的实施例1所示，保护膜形成后的TFT特性降低，但应力施加前后的TFT特性自身良好。
其中表3的No.28(X群元素＝Mg)、表3的No.25(X群元素＝Nb)、表4的No.1(X群元素＝Sc)、表3的No.18(X群元素＝Ti)、表3的No.3(X群元素＝Al)、表3的No.6(X群元素＝Hf)、表3的No.12(X群元素＝Ta)、表4的No.17(X群元素＝Ga)、表4的No.6(X群元素＝Y)的TFT特性的结果分别显示在图12～17、19～21中。还有，图中，虚线表示应力施加前的TFT特性的结果，实线表示应力施加后的TFT特性的结果。
由以上的实验结果确认，如果使用以规定量含有本发明所规定的X群元素的氧化物半导体，则能够得到毫不逊色于使用现有的ZTO时的TFT特性。另外，由于湿式蚀刻加工也可良好地进行，所以添加有X群元素的氧化物可推测为非晶构造。
由上述的实施例1和实施例2的结果可确认，如果使用本发明的氧化物，则在保护膜形成后和应力施加后也能够得到良好的TFT特性。
实施例3
在本实施例中，使用对应表3的No.3的组成的氧化物(ZnSnO+3at％Al，[Zn]∶[Sn]＝6∶4，Zn比＝[Zn]/[Zn]+[Sn]＝0.6，Al比＝[Al]/[Zn]+[Sn]+[Al]＝0.03)，测量将溅射成膜时的气压控制为1mTorr、3mTorr或5mTorr而得到的氧化物膜(膜厚100nm)的密度，并且对于与前述的实施例2同样制成的TFT，调查迁移率和应力试验(外加光照射+负偏压)后的阈值电压的变化量(ΔVth)。膜密度的测量法方如下。
(氧化物膜的密度的测量)
氧化物膜的密度，使用XRR(X射线反射率法)进行测量。详细的测量条件如下。
·分析装置：(株)リガク制水平型X射线衍射装置SmartIab
·靶：Cu(辐射源：Kα射线)
·靶输出功率：45kV-200mA
·测量试料的制作
使用的试料是，在玻璃基板上以下述溅射条件成膜各组成的氧化物(膜厚100nm)后，模拟前述的实施例1的TFT制造过程中的预退火处理，实施了与预退火处理相同的热处理的试料
溅射气压：1mTorr、3mTorr或5mTorr
氧分压：O2/(Ar+O2)＝2％
成膜功率密度：DC2.55W/cm2
热处理：在大气气氛中以350℃进行1小时
这些结果显示在表5中。
[表5]
根据表5，含有本发明中规定的X群元素的Al的表5的氧化物，均能够得到5.8g/cm3以上的高密度。详细地说，气压＝5mTorr时(No.3)的膜密度为5.8g/cm3，相对于此，气压＝3mTorr时(No.2)的膜密度为6.0g/cm3，气压＝1mTorr时(No.1)的膜密度为6.2g/cm3，随着气压力变低，能够得到更高的密度。另外，伴随膜密度的上升，电场效应迁移率提高，此外，应力试验的阈值电压漂移量ΔVth的绝对值也减少。
由以上的实验结果可知，氧化物膜的密度根据溅射成膜时的气压变化，若降低该气压，则膜密度上升，随之而来的是电场效应迁移率也大幅增加，应力试验(光照射+负偏压应力)中的阈值电压漂移量ΔVth的绝对值也减少。这被推测是因为，通过使溅射成膜时的气压降低，溅射的原子(分子)的动乱得到抑制，膜中的缺陷变少，迁移率和导电性提高，TFT的稳定性提高。
详细并参照特定的实施方式说明了本申请，但能够不脱离本发明的精神和范围而加以各种变更和修改，这对于从业者来说很清楚。
本申请基于2010年4月20日申请的日本专利申请(专利申请2010-097350)、2010年7月8日申请的日本专利申请(专利申请2010-156232)、2011年1月18日申请的日本专利申请(专利申请2011-008324)，其内容在此参照并援引。
产业上的可利用性
根据本发明，能够得到薄膜晶体管的开关特性和应力耐性优异的半导体层用ZTO系氧化物。如果使用本发明的半导体层用氧化物，则能够提供一种薄膜晶体管，即使是氧化物半导体中的ZnO浓度高的区域(具体来说，就是构成氧化物半导体的Zn和Sn中所占的Zn的比率(原子比)大致在0.6以上的区域)，另外在保护膜形成后和应力施加后也可以稳定得到良好的特性。其结果是，如果使用上述薄膜晶体管，则能够得到可靠性的高的显示装置。
符号说明
1基板
2栅极电极
3栅极绝缘膜
4氧化物半导体层
5源极·漏极电极
6保护膜(绝缘膜)
7接触孔
8透明导电膜

Claims (10)

1.一种薄膜晶体管的半导体层用氧化物，是用于薄膜晶体管的半导体层的氧化物，其中，所述氧化物含有Zn和Sn，还含有从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的X群中选择的至少一种元素。
2.根据权利要求1所述的氧化物，其中，在将半导体层用氧化物中所含的Zn和Sn的含量(原子％)分别作为[Zn]和[Sn]时，[Zn]/([Zn]+[Sn])的比为0.8以下。
3.根据权利要求1所述的氧化物，其中，作为所述X群的元素含有Ga时，在将半导体层用氧化物中所含的Ga的含量(原子％)作为[Ga]时，[Ga]/([Zn]+[Sn]+[Ga])的比为0.01以上0.5以下，作为所述X群的元素含有Ga以外的元素(Xl)时，在将半导体层用氧化物中所含的Xl的合计量(原子％)作为[Xl]时，[Xl]/([Zn]+[Sn]+[Xl])的比为0.01以上0.3以下。
4.根据权利要求2所述的氧化物，其中，作为所述X群的元素含有Ga时，在将半导体层用氧化物中所含的Ga的含量(原子％)作为[Ga]时，[Ga]/([Zn]+[Sn]+[Ga])的比为0.01以上0.5以下，作为所述X群的元素含有Ga以外的元素(Xl)时，在将半导体层用氧化物中所含的Xl的合计量(原子％)作为[Xl]时，[Xl]/([Zn]+[Sn]+[Xl])的比为0.01以上0.3以下。
5.一种薄膜晶体管，其具备权利要求1～4中任一项所述的氧化物作为薄膜晶体管的半导体层。
6.根据权利要求5所述的薄膜晶体管，其中，所述半导体层的密度为5.8g/cm3以上。
7.一种溅射靶，是用于形成权利要求1～4中任一项所述的氧化物的溅射靶，其中，含有Zn和Sn，还含有从由Al、Hf、Ta、Ti、Nb、Mg、Ga和稀土类元素构成的X群中选择的至少一种元素。
8.根据权利要求7所述的溅射靶，其中，在将溅射靶中所含的Zn和Sn的含量(原子％)分别作为[Zn]和[Sn]时，[Zn]/([Zn]+[Sn])的比为0.8以下。
9.根据权利要求7所述的溅射靶，其中，作为所述X群的元素含有Ga时，在将溅射靶中所含的Ga的含量(原子％)作为[Ga]时，[Ga]/([Zn]+[Sn]+[Ga])的比为0.01以上0.5以下，作为所述X群的元素含有Ga以外的元素(Xl)时，在将溅射靶中所含的Xl的合计量(原子％)作为[X1]时，[X1]/([Zn]+[Sn]+[X1])的比在0.01以上0.3以下。
10.根据权利要求8所述的溅射靶，其中，作为所述X群的元素含有Ga时，在将溅射靶中所含的Ga的含量(原子％)作为[Ga]时，[Ga]/([Zn]+[Sn]+[Ga])的比为0.01以上0.5以下，作为所述X群的元素含有Ga以外的元素(Xl)时，在将溅射靶中所含的X1的合计量(原子％)作为[X1]时，[X1]/([Zn]+[Sn]+[X1])的比为0.01以上0.3以下。
CN201180019734.9A 2010-04-20 2011-04-18 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管 Active CN102859701B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010097350 2010-04-20
JP2010-097350 2010-04-20
JP2010-156232 2010-07-08
JP2010156232 2010-07-08
JP2011008324A JP2012033854A (ja) 2010-04-20 2011-01-18 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2011-008324 2011-01-18
PCT/JP2011/059554 WO2011132644A1 (ja) 2010-04-20 2011-04-18 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN102859701A true CN102859701A (zh) 2013-01-02
CN102859701B CN102859701B (zh) 2015-06-24

Family

ID=44834163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180019734.9A Active CN102859701B (zh) 2010-04-20 2011-04-18 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管

Country Status (6)

Country Link
US (1) US8907334B2 (zh)
JP (1) JP2012033854A (zh)
KR (1) KR101407402B1 (zh)
CN (1) CN102859701B (zh)
TW (1) TWI442576B (zh)
WO (1) WO2011132644A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022144A (zh) * 2011-09-22 2013-04-03 三星显示有限公司 氧化物半导体
CN105121694A (zh) * 2013-04-12 2015-12-02 日立金属株式会社 氧化物半导体靶材、氧化物半导体膜及其制造方法、以及薄膜晶体管
CN105518843A (zh) * 2013-09-13 2016-04-20 株式会社神户制钢所 氧化物半导体薄膜的评价装置
CN109103263A (zh) * 2018-08-10 2018-12-28 广州新视界光电科技有限公司 薄膜晶体管及其制作方法、显示面板的制作方法
CN112335058A (zh) * 2018-06-21 2021-02-05 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR101501629B1 (ko) * 2011-04-12 2015-03-11 미쓰이 긴조꾸 고교 가부시키가이샤 산화물형 반도체 재료 및 스퍼터링 타깃
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN104272463B (zh) 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
US9202926B2 (en) 2012-06-06 2015-12-01 Kobe Steel, Ltd. Thin film transistor
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR20150105527A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
CN109075205A (zh) * 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
WO2019106896A1 (ja) * 2017-11-28 2019-06-06 Ａｇｃ株式会社 薄膜トランジスタ
CN113711378A (zh) * 2019-04-25 2021-11-26 Ａｇｃ株式会社 纳米粒子的集合体、纳米粒子的分散液、油墨、薄膜、有机发光二极管和纳米粒子的集合体的制造方法
WO2020261748A1 (ja) * 2019-06-28 2020-12-30 株式会社アルバック スパッタリングターゲット及びスパッタリングターゲットの製造方法
WO2021161699A1 (ja) * 2020-02-12 2021-08-19 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料
CN118401695A (zh) * 2022-01-05 2024-07-26 Ｊｘ金属株式会社 氧化物膜和氧化物溅射靶

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080527B1 (ko) 2005-09-20 2011-11-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
JP4960244B2 (ja) 2005-09-22 2012-06-27 出光興産株式会社 酸化物材料、及びスパッタリングターゲット
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
CN103320755A (zh) 2006-12-13 2013-09-25 出光兴产株式会社 溅射靶及氧化物半导体膜
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
KR101254906B1 (ko) 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR20130097809A (ko) 2010-12-28 2013-09-03 가부시키가이샤 고베 세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022144A (zh) * 2011-09-22 2013-04-03 三星显示有限公司 氧化物半导体
CN103022144B (zh) * 2011-09-22 2018-06-15 三星显示有限公司 氧化物半导体
CN105121694A (zh) * 2013-04-12 2015-12-02 日立金属株式会社 氧化物半导体靶材、氧化物半导体膜及其制造方法、以及薄膜晶体管
CN105121694B (zh) * 2013-04-12 2018-07-06 日立金属株式会社 氧化物半导体靶材、氧化物半导体膜及其制造方法、以及薄膜晶体管
CN105518843A (zh) * 2013-09-13 2016-04-20 株式会社神户制钢所 氧化物半导体薄膜的评价装置
CN105518843B (zh) * 2013-09-13 2018-09-04 株式会社神户制钢所 氧化物半导体薄膜的评价装置
CN112335058A (zh) * 2018-06-21 2021-02-05 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
CN112335058B (zh) * 2018-06-21 2024-03-08 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
CN109103263A (zh) * 2018-08-10 2018-12-28 广州新视界光电科技有限公司 薄膜晶体管及其制作方法、显示面板的制作方法
CN109103263B (zh) * 2018-08-10 2022-03-15 广州新视界光电科技有限公司 薄膜晶体管及其制作方法、显示面板的制作方法

Also Published As

Publication number Publication date
TWI442576B (zh) 2014-06-21
WO2011132644A1 (ja) 2011-10-27
TW201205818A (en) 2012-02-01
US8907334B2 (en) 2014-12-09
KR101407402B1 (ko) 2014-06-13
CN102859701B (zh) 2015-06-24
JP2012033854A (ja) 2012-02-16
US20130032798A1 (en) 2013-02-07
KR20130018300A (ko) 2013-02-20

Similar Documents

Publication Publication Date Title
CN102859701B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
CN103229303B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN103229302B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN103270602A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN103038888B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
KR101536491B1 (ko) 배선 구조 및 스퍼터링 타깃
CN102792451A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
KR101626241B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
CN103415926B (zh) 薄膜晶体管的半导体层用氧化物，具备上述氧化物的薄膜晶体管的半导体层和薄膜晶体管
CN104756257B (zh) 薄膜晶体管
CN104272463A (zh) 薄膜晶体管和显示装置
Edwards Investigation of Electrical Characteristics of Sputtered IGZO TFTs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230331

Address after: South Korea Gyeonggi Do Yongin

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Japan Hyogo Prefecture

Patentee before: Kobe Steel, Ltd.

Patentee before: SAMSUNG DISPLAY Co.,Ltd.