CN102792451A - 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管 - Google Patents

薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管 Download PDF

Info

Publication number
CN102792451A
CN102792451A CN2011800129568A CN201180012956A CN102792451A CN 102792451 A CN102792451 A CN 102792451A CN 2011800129568 A CN2011800129568 A CN 2011800129568A CN 201180012956 A CN201180012956 A CN 201180012956A CN 102792451 A CN102792451 A CN 102792451A
Authority
CN
China
Prior art keywords
atom
oxide
film
film transistor
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800129568A
Other languages
English (en)
Inventor
森田晋也
钉宫敏洋
前田刚彰
安野聪
寺尾泰昭
三木绫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN102792451A publication Critical patent/CN102792451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种在薄膜晶体管的半导体层使用氧化物半导体时，薄膜晶体管的开关特性及应力耐受性良好的薄膜晶体管的半导体层用氧化物。本发明的薄膜晶体管的半导体层用氧化物是用于薄膜晶体管的半导体层的氧化物，所述氧化物包含：选自由In、Ga及Zn构成的组中的至少一种元素；以及选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素。

Description

薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
技术领域
本发明涉及在液晶显示器、有机EL显示器等显示装置中使用的薄膜晶体管的半导体层用氧化物及用于对上述氧化物进行成膜的溅射靶材、以及薄膜晶体管。
背景技术
无定形(非晶质)氧化物半导体与通用的无定形硅(a-Si)相比具有更高的载流子迁移率，光学带隙大，能够在低温下成膜，因此，可以期待将其适用于要求大型化·高分辨率·高速驱动的下一代显示器、耐热性低的树脂基板等。
在氧化物半导体中，尤其是由铟、钙、锌及氧构成的无定形氧化物半导体(In-Ga-Zn-O，以下有时称为“IGZO”)具有非常高的载流子迁移率，因此优选使用。例如在非专利文献1及2中，公开了将In∶Ga∶Zn＝1.1∶1.1∶0.9(原子％比)的氧化物半导体薄膜用作薄膜晶体管(TFT)的半导体层(活性层)的情况。另外，在专利文献1公开了包含In、Zn、Sn、Ga等元素和Mo，并且Mo相对于无定形氧化物中的全部金属原子数的原子组成比率为0.1～5原子％的无定形氧化物，在实施例中，公开了使用了向IGZO中添加Mo的活性层的TFT。
在先技术文献
专利文献
专利文献1：日本国特开2009-164393号公报
非专利文献
非专利文献1：固体物理，VOL44，P621(2009)
非专利文献2：Nature，VOL432，P488(2004)
发明内容
发明要解决的课题
在将氧化物半导体作为薄膜晶体管的半导体层使用的情况下，不仅要求载流子浓度高，而且还要求TFT的开关特性(晶体管特性)优良。具体而言，存在如下要求等，即，(1)接通电流(对栅电极和漏电极施加正电压时的最大漏极电流)高，(2)断开电流(对栅电极施加负电压且对漏极电压施加正电压时的漏极电流)低，(3)SS(Sub threshold Swing，亚阈值摆幅，使漏极电流提高1位数所需的栅极电压)值低，(4)阈值(当对漏电极施加正电压而对栅极电压施加正负任意一种电压时漏极电流开始流动的电压，也称为“阈值电压”)不随时间变化而稳定(是指在基板面内均匀的意思)等。对于前述的专利文献1中记载的包含Mo的IGZO半导体，当本发明人等对上述特性进行研究时发现，与IGZO相比接通电流降低、SS值上升。
进一步而言，使用了IGZO等氧化物半导体层的TFT要求对电压施加、光照射等应力具有优良的耐性(应力耐受性)。例如，指出存在有如下情况，即，当对栅极电压持续施加正电压或负电压时，或者持续照射光吸收开始的蓝色带时，阈值电压大幅度变化(偏移)，由此TFT的开关特性发生变化。另外，当液晶面板驱动时或对栅电极施加负偏压而使像素点亮时等，从液晶单元漏出的光照射到TFT，该光成为赋予TFT应力而导致特性劣化的原因。尤其是，由于阈值电压的偏移会导致具备TFT的液晶显示器或有机EL显示器等显示装置本身的可靠性降低，从而迫切期望应力耐受性的提高(应力施加前后的变化量少)。
本发明是鉴于上述情况而完成的，其目的在于提供一种具备氧化物半导体的薄膜晶体管的开关特性及应力耐受性良好，尤其是应力施加前后的阈值电压变化量小且稳定性优良的薄膜晶体管半导体层用氧化物及用于上述氧化物的成膜的溅射靶材以及使用了上述氧化物的薄膜晶体管。
用于解决课题的手段
本发明包括以下的形态。
(1)一种薄膜晶体管的半导体层用氧化物，其用于薄膜晶体管的半导体层，并且所述氧化物包含：选自由In、Ga及Zn构成的组中的至少一种元素；以及选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素。
(2)根据(1)所述的氧化物，其中，
当作为所述X组的元素含有Al时，Al/(In+Ga+Zn+Al)×100＝0.1～10原子％，
当作为所述X组的元素含有Si时，Si/(In+Ga+Zn+Si)×100＝0.1～15原子％，
当作为所述X组的元素含有Ni时，Ni/(In+Ga+Zn+Ni)×100＝0.1～5原子％，
当作为所述X组的元素含有Ge时，Ge/(In+Ga+Zn+Ge)×100＝0.1～10原子％，
当作为所述X组的元素含有Sn时，Sn/(In+Ga+Zn+Sn)×100＝0.1～15原子％，
当作为所述X组的元素含有Hf时，Hf/(In+Ga+Zn+Hf)×100＝0.1～10原子％，
当作为所述X组的元素含有Ta时，Ta/(In+Ga+Zn+Ta)×100＝0.1～10原子％，
当作为所述X组的元素含有W时，W/(In+Ga+Zn+W)×100＝0.1～10原子％。
(3)一种薄膜晶体管，其具有(1)或(2)中记载的氧化物作为薄膜晶体管的半导体层。
(4)根据(3)中记载的薄膜晶体管，其中，所述半导体层的密度为5.8g/cm3以上。
(5)一种溅射靶材，其用于形成(1)或(2)中记载的氧化物，并且包含：选自由In、Ga及Zn构成的组中的至少一种元素；以及选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素。
(6)根据(5)中记载的溅射靶材，其中，
当作为所述X组的元素含有Al时，Al/(In+Ga+Zn+Al)×100＝0.1～10原子％，
当作为所述X组的元素含有Si时，Si/(In+Ga+Zn+Si)×100＝0.1～15原子％，
当作为所述X组的元素含有Ni时，Ni/(In+Ga+Zn+Ni)×100＝0.1～5原子％，
当作为所述X组的元素含有Ge时，Ge/(In+Ga+Zn+Ge)×100＝0.1～10原子％，
当作为所述X组的元素含有Sn时，Sn/(In+Ga+Zn+Sn)×100＝0.1～15原子％，
当作为所述X组的元素含有Hf时，Hf/(In+Ga+Zn+Hf)×100＝0.1～10原子％，
当作为所述X组的元素含有Ta时，Ta/(In+Ga+Zn+Ta)×100＝0.1～10原子％，
当作为所述X组的元素含有W时，W/(In+Ga+Zn+W)×100＝0.1～10原子％。
发明效果
对于本发明的氧化物而言，由于薄膜晶体管的开关特性及应力耐受性优良，尤其是应力施加后的阈值电压变化小，因此能够提供TFT特性及应力耐受性优良的薄膜晶体管。其结果是，若使用上述薄膜晶体管，则能够获得可靠性高的显示装置。
附图说明
图1是用于说明在实施例1中具备氧化物半导体的薄膜晶体管的简要剖视图。
图2是表示在实施例1中示出无定形相的IGZO的构成的图。
图3是表示在实施例1中使用了No.1的组成(IGZO)时的应力施加前后的TFT特性的图。
图4是表示在实施例1中使用了No.10的组成(IGZO-Ni)时的应力施加前后的TFT特性的图。
图5是表示在实施例1中使用了No.6的组成(IGZO-Si)时的应力施加前后的TFT特性的图。
图6是表示在实施例1中使用了No.12的组成(IGZO-Hf)时的应力施加前后的TFT特性的图。
图7是表示在实施例1中使用了No.17的组成(IGZO-Al)时的应力施加前后的TFT特性的图。
图8是表示在实施例1中使用了No.15的组成(IGZO-Sn)时的应力施加前后的TFT特性的图。
图9是表示在实施例1中使用了No.22的组成(IGZO-Ta)时的应力施加前后的TFT特性的图。
图10是表示在实施例1中使用了No.2的组成(IGZO-Cu)时的应力施加前的TFT特性的图。
图11是表示在实施例1中使用了No.3的组成(IGZO-La)时的应力施加前的TFT特性的图。
图12是表示在实施例1中使用了No.4的组成(IGZO-Mo)时的应力施加前的TFT特性的图。
图13是表示在实施例2中使用了No.1的半导体组成(IGZO)时的应力施加前后的TFT特性的图。
图14是表示在实施例2中使用了No.2的半导体组成(IGZO-Si)时的应力施加前后的TFT特性的图。
具体实施方式
本发明人等为了提高将氧化物(IGZO)用作TFT的活性层(半导体层)时的TFT特性及应力耐受性，反复进行了各种研究，其中，所述氧化物(IGZO)包含选自由In、Ga、及Zn构成的组中的至少一种元素。其结果是，发现了如下情况，即，在IGZO中，若将包含选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素的IGZO-X用作TFT的半导体层，则可达成所期望的目的，从而完成了本发明。根据后述的实施例所示可知，对于具备包含属于上述X组的元素(X组元素)的氧化物半导体的TFT而言，与使用专利文献1所记载的Mo、X组元素以外的元素的情况相比，TFT特性及应力耐受性更为优良。
即，本发明的薄膜晶体管(TFT)的半导体层用氧化物的特征在于包含：选自由In、Ga，及Zn构成的组中的至少一种元素和选自由Al、Si、Ni、Ge、Sn、Hf、Ta、及W构成的X组中的至少一种元素(有时以“X组元素”表示)。在本说明书中，有时以IGZO-X表示本发明的氧化物。
首先，对构成本发明的氧化物的基材成分即金属(In、Ga、Zn)进行说明。
需要说明的是，IGZO氧化物通常作为金属原子In、Ga及Zn均等共存的氧化物而存在，或者其中局部含有In2O3、Ga2O3、ZnO的氧化物。无论在哪种情况下，通常，金属原子与氧原子的比例大概由NI+NG+NZ∶1.5NI+1.5NG+NZ(NI、NG、NZ分别表示In、Ga、Zn的原子数)表示。
对于上述金属(In、Ga、Zn)而言，只要含有这些金属的氧化物(IGZO)具有无定形相且且为显示半导体特性的范围内，则对各金属间的比率没有特别限制。IGZO本身是公知的，可形成无定形相的各金属的比率(详细而言为InO、GaO、ZnO的各摩尔比)例如在前述的非专利文献1中有所记载，其内容作为参照而纳入本申请中。在本说明书中，该图作为图2示出。若大幅超出图2中记载的无定形相的范围，ZnO或In2O3的比率非常高而形成结晶相，则可能产生难以通过湿式蚀刻进行加工，或者无法显示晶体管特性等问题。
作为代表性的组成，In∶Ga∶Zn的比(原子％比)例如可列举出2∶2∶1、1∶1∶1的比值。
另外，对于上述金属(In、Ga、Zn)而言，为了获得所期望的TFT特性等，优选适当地对构成本发明的氧化物(IGZO-X)的金属(In+Ga+Zn)中各金属所占的比率进行控制。具体而言，对于Zn而言，优选上述金属中Zn所占的比率为70原子％以下。若Zn的比率超过70原子％，则由于氧化物半导体膜结晶化、产生晶界捕捉顺序，从而可能导致载流子迁移率下降，SS值变大等晶体管特性降低的情况。Zn的更为优选的比率为40原子％以下，更加优选为30原子％以下。另外，关于Zn的下限，若考虑到形成无定形结构等，则上述金属中Zn所占的比率优选为10原子％以上。Zn的更为优选的比率为15原子％以上，更优选为20原子％以上。需要说明的是，可以将上述Zn的比率的上限和下限任意组合而确定其范围。
对于Zn以外的上述金属(In、Ga)，只要以Zn被控制在上述范围内且各金属的比率满足前述的范围的方式进行适当控制即可。具体而言，上述金属(In+Ga+Zn)中In所占的适当的比率优选为10原子％以上70原子％以下，更优选为25原子％以上。另外，上述金属(In+Ga+Zn)中Ga所占的比率优选为25原子％以上70原子％以下。
对于本发明的氧化物而言，在IGZO中含有X组元素。通过将选自由Al、Si、Ni、Ge、Sn、Hf、Ta、及W构成的组(X组)中的至少一种X组元素添加到IGZO中，能够提高对电压或光等的应力耐受性。另外，不仅观察不到因X组元素的添加造成漏极电流值的大副降低，而且也观察不到对载流子密度存在不良影响(参照后述的实施例)。另外，通过实验可以得到确认的是，观察不到因X组元素的添加造成湿式蚀刻时的蚀刻不良等问题。可以将这些元素单独添加，也可以并用2种以上。优选的X组元素的种类为Si、Ni、Hf、Ge，更优选为Si、Ni。
需要说明的是，在X组元素的氧化物中，通常，X组元素均匀地分散在IGZO膜中，且主要作为氧化物存在。
虽然通过添加上述X组元素而使特性提高的详细机理还未得到明确，但是可以推断出的是，X组元素具有抑制在氧化物半导体中成为剩余电子的原因的氧欠缺的产生。可以想到的是，通过添加X组元素，氧欠缺降低氧化物具有稳定的结构，由此对电压或光等应力的应力耐受性等得以提高。
构成本发明的氧化物(IGZO-X)的所有金属(In、Ga、Zn、X组元素)中所含的X组元素的优选比率[X/(In+Ga+Zn+X)]，可以考虑载流子密度或半导体的稳定性等而确定，根据X组元素种类的不同而稍有差异。作为X组元素，使用Al、Ge、Hf、Ta、W的各元素时的优选比率(百分率)为0.1～10原子％，更优选为2.0～6.0原子％。需要说明的是，对于上述各元素，可以通过对其比率的上限和下限进行任意组合而确定其范围。另外，作为X组元素，使用Si、Sn的各元素时的优选比率为0.1原子％以上，更加优选为1原子％以上，进一步优选为2.0原子％以上，并且优选为15原子％以下，更优选为8.0原子％以下，进一步更优选为4.0原子％以下。需要说明的是，对上述各元素，可以通过对其比率的上限和下限进行任意组合而确定其范围。另外，作为X组元素使用Ni时的优选比率为0.1～5原子％，更优选为0.1～1.5原子％。若X组元素的添加比率过小，则可能无法获得充分抑制氧欠缺产生的效果。另一方面，若X组元素的添加比率过多，则半导体中的载流子密度降低，从而可能造成接通电流减小。
以上，对本发明的氧化物进行了说明。
上述氧化物优选通过溅射法并使用溅射靶材(以下有时称为“靶材”)进行成膜。虽然也可以通过涂布法等化学的成膜法来形成氧化物，但是若通过溅射法，则能够容易形成成分、膜厚的膜面内均匀性优良的薄膜。
作为溅射法中使用的靶材，优选使用包含前述的元素且与期望的氧化物为同一组成的溅射靶材，由此，能够在组成不产生偏差的情况下形成具有所期望的成分组成的薄膜。具体而言，作为靶材，可以使用包含选自由In、Ga及Zn构成的组中的至少一种元素和选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素的氧化物靶材。另外，作为优选的形态，当作为上述X组的元素而含有Al时，优选Al/(In+Ga+Zn+Al)×100＝0.1～10原子％；当作为上述X组的元素而含有Si时，优选Si/(In+Ga+Zn+Si)×100＝0.1～15原子％；当作为上述X组的元素而含有Ni时，优选Ni/(In+Ga+Zn+Ni)×100＝0.1～5原子％；当作为上述X组的元素而含有Ge时，优选Ge/(In+Ga+Zn+Ge)×100＝0.1～10原子％；当作为上述X组的元素而含有Sn时，优选Sn/(In+Ga+Zn+Sn)×100＝0.1～15原子％；当作为上述X组的元素而含有Hf时，优选Hf/(In+Ga+Zn+Hf)×100＝0.1～10原子％；当作为上述X组的元素而含有Ta时，优选Ta/(In+Ga+Zn+Ta)×100＝0.1～10原子％；当作为上述X组的元素而含有W时，优选W/(In+Ga+Zn+W)×100＝0.1～10原子％。
或者，可以使用对组成不同的二个靶材同时放电的共溅射法(Co-Sputter法)来成膜，由此，能够在同一基板面内成膜出X元素含量不同的氧化物半导体膜。例如后述的实施例所示，可以准备两个In∶Ga∶Zn为规定原子比(例如以原子％计为2∶2∶1)的靶材和在上述组成的靶材上安装有X组元素的纯金属薄片的靶材，通过共溅射法对IGZO-X的氧化物进行成膜。
上述靶材可以通过例如粉末烧结法制造。
当使用上述靶材进行溅射时，优选使基板温度为室温且对氧添加量进行适当控制地进行溅射。氧添加量可以对应于溅射装置的构成、靶材组成等而适当控制即可，大体上优选以氧化物半导体的载流子浓度成为1015～1016cm-3的方式添加氧量。本实施例中的氧添加量以添加流量比计满足O2/(Ar+O2)＝2％。
另外，以上述氧化物作为TFT的半导体层时的氧化物半导体层的优选密度为5.8g/cm3以上(对此将进行后述)，但为了对这种氧化物进行成膜，优选对溅射成膜时的气压、向溅射靶材的投入功率、基板温度等进行适当控制。例如考虑到若成膜时的气压低，则溅射原子彼此的散乱消失而可以成膜为致密(高密度)的膜，因此，成膜时的总气压低到溅射的放电稳定的程度为宜，优选大致控制在0.5～5mTorr的范围内，更优选控制在1～3mTorr的范围内。另外，投入功率越高越好，大致推荐以DC或RF中为2.0W/cm2以上。成膜时的基板温度越高越好，大致推荐控制在室温～200℃的范围内。
如上述那样成膜的氧化物的优选膜厚为30nm以上200nm以下，更优选为30nm以上80nm以下。
在本发明中，也包含具有作为TFT的半导体层的上述氧化物的TFT。TFT在基板上至少具有栅电极、栅极绝缘膜、上述氧化物的半导体层、源电极、漏电极即可，只要其构成为通常使用的构成则没有特殊限制。
在此，上述氧化物半导体层的密度优选为5.8g/cm3以上。当氧化物半导体层的密度变高时，膜中的缺陷减少而膜质提高，另外原子间距离减小，因此TFT素子的场效应迁移率大幅增加，导电性变高，针对光照射的应力的稳定性得到提高。上述氧化物半导体层的密度越高越好，优选为5.9g/cm3以上，更优选为6.0g/cm3以上。需要说明的是，氧化物半导体层的密度是根据后述的实施例中记载的方法测定的。
以下，参照图1对上述TFT的制造方法的实施方式进行说明。图1的TFT及以下的制造方法表示本发明的优选实施方式的一例，但并不表示限定于此。在例如图1中，虽然示出底部栅型构造的TFT，但是并不局限于此，也可以是在氧化物半导体层上依次具备栅极绝缘膜和栅电极的顶部栅型的TFT。
如图1所示，在基板1上形成有栅电极2及栅极绝缘膜3，在其上形成有氧化物半导体层4。在氧化物半导体层4上形成有源电极·漏电极5，在其上形成保护膜(绝缘膜)6，透明导电膜8经由接触孔7与漏电极5电连接。
对于在基板1上形成栅电极2及栅极绝缘膜3的方法没有特殊限定，可以采用通常使用的方法。另外，对栅电极及栅极绝缘膜3的种类也没有特殊限定，可以使用通用的种类。例如作为栅电极，可以使用电阻率低的Al或Cu的金属，优选使用它们的合金。另外，作为栅极绝缘膜，代表性地例示出氧化硅膜、氮化硅膜、氧氮化硅膜等。除此以外，也可以使用Al2O3、Y2O3等氧化物或将它们层叠而成的材料。
接下来，形成氧化物半导体层4。如上述那样，氧化物半导体层4优选通过使用了与薄膜为相同组成的溅射靶材的DC溅射法或RF溅射法来进行成膜。或者可以通过共溅射法进行成膜。
在氧化物半导体层4进行湿式蚀刻之后进行图案化。刚进行完图案化之后，为了改善氧化物半导体层4的膜质而优选进行热处理(预退火)，由此，晶体管特性的接通电流及场效应迁移率上升，晶体管性能得以提高。
预退火之后，形成源电极·漏电极5。对于源电极·漏电极的种类没有特殊限制，可以使用通用的种类。例如可以与栅电极同样而使用Al、Cu等金属或合金，也可以如后述的实施例那样使用纯Ti。
作为源电极·漏电极5的形成方法，例如可以通过磁控管溅射法成膜出金属薄膜后，通过剥离(lift-off)法来形成。或者，还存在不像上述那样通过剥离法形成电极，而是通过溅射法形成预先规定的金属薄膜后，通过图案化形成电极的方法，在该方法中，由于在电极蚀刻时氧化物半导体层受损，因此晶体管特性降低。因此，为了避免这种问题，采用在氧化物半导体层上预先形成保护膜后形成电极并进行图案化的方法，在后述的实施例中采用了该方法。
接下来，通过CVD(Chemical Vapor Deposition)法在氧化物半导体层4上成膜出保护膜(绝缘膜)6。氧化物半导体膜的表面因CVD导致的等离子体受损而容易造成导通化(大概可以推断出是因为在氧化物半导体表面生成的氧欠缺成为电子供体的缘故)，因此，为了避免上述问题，在后述的实施例中，在保护膜的成膜前进行N2O等离子体照射。N2O等离子体的照射条件采用上述文献中记载的条件。需要说明的是，下述文献的内容作为参照而纳入本申请中。
J.Park等，Appl.Phys.Lett.，1993，053505(2008)
接下来，根据常规方法，经由接触孔7使透明导电膜8与漏电极5电连接。对透明导电膜及漏电极的种类没有特殊限制，可以使用常用的种类。作为漏电极，例如可以使用以前述的源电极·漏电极例示出的电极。
实施例
以下，虽然列举出实施例对本发明进行了更为具体的说明，但是本发明不局限于上述实施例，可以在适合前·后述的主旨的范围加以变更而实施，这些均包含在本发明的技术范围内。
实施例1
根据前述的方法，制作图1所示的薄膜晶体管(TFT)并对TFT特性及应力耐受性进行了评价。
首先，在玻璃基板(コ一ニング(corning)社制イ一グル(eagle)2000，直径100mm×厚度0.7mm)上，依次成膜出作为栅电极的100nm的Ti薄膜及栅极绝缘膜SiO2(200nm)。栅电极使用纯Ti的溅射靶材，通过DC溅射法以成膜温度：室温、成膜功率：300W、运载气体：Ar、气压：2mTorr的条件进行成膜。另外，栅极绝缘膜使用等离子体CVD法，以运载气体：SiH4和N2O的混合气体、成膜功率：100W、成膜温度：300℃的条件进行了成膜。
接下来，使用溅射靶材(对此将进行后述)通过溅射法成膜出表1中记载的各种组成的氧化物薄膜。作为氧化物薄膜，除了IGZO中含有X组元素的IGZO-X(本发明例)之外，为了进行比较，还成膜出IGZO(以往例)及作为X组元素以外的元素在IGZO中含有Cu、La或Mo的薄膜。用于溅射的装置为(株)ァルバツク(ULVAC)制“CS-200”，溅射条件如下。
基板温度：室温
气压：5mTorr
氧分压：O2/(Ar+O2)＝2％
膜厚：50～150nm
使用靶材大小：
Figure BDA00002112944200111
英寸×5mm
在对IGZO(以往例)进行成膜时，使用In∶Ga∶Zn的比(原子％比)为2∶2∶1的溅射靶材，并使用RF溅射法进行成膜。另外，当对IGZO中含有其他元素的氧化物薄膜进行成膜时，使用对组成不同的两个溅射靶材同时放电的Co-Sputter法进行成膜。详细而言，作为溅射靶材，使用了In∶Ga∶Zn的比(原子％比)为2∶2∶1的溅射靶材和在上述溅射靶材上安装X组元素或Cu、La、Mo的纯金属薄片的靶材两者。
通过XPS(X-ray Photoelectron Spectroscopy：X射线光电能谱)法对如此获得的氧化物薄膜中的金属元素的各含有量进行了分析。
在以上述方式成膜出氧化物薄膜后，通过光刻及湿式蚀刻进行了图案化。作为湿式蚀刻液，使用了关东化学制“ITO-07N”。在本实施例中，针对进行了实验的氧化物薄膜，通过光学显微镜观察评价了湿式蚀刻性。根据评价结果确认出，在进行了实验的全部组成中，不存在因湿式蚀刻产生的残渣，从而适当地完成了蚀刻。
在对氧化物半导体膜进行图案化后，为了提高膜质进行了预退火处理。预退火在100％氧气氛下、大气压下以350℃进行了1小时。
接下来，使用纯Ti，通过剥离法形成源电极·漏电极。具体而言，在使用光致抗蚀剂进行了图案化后，通过DC溅射法成膜(膜厚为100nm)出Ti薄膜。源电极·漏电极用Ti薄膜的成膜方法与前述的栅电极的情况相同。接下来，在丙酮中使用超声波清洗器而去除不要的光致抗蚀剂，从而使TFT的沟道长度形成为10μm，使沟道宽度形成为200μm。
在如此形成源电极·漏电极后，形成用于保护氧化物半导体层的的保护膜。作为保护膜，使用了SiO2(膜厚200nm)和SiN(膜厚200nm)的层叠膜(共计膜厚400nm)。上述SiO2及SiN的形成是使用サムコ(Samco)制“PD-220NL”并通过等离子体CVD法进行的。在本实施例中，在利用N2O气体进行等离子体处理之后，依次形成SiO2及SiN膜。对于SiO2膜的形成使用N2O及SiHH4的混合气体，对于SiN膜的形成，则使用了SiH4、N2、NH3的混合气体。无论在哪种情况下，都使成膜功率为100W，成膜温度为150℃。
接下来，通过光刻及干式蚀刻，在保护膜上形成用于晶体管特性评价用探测的接触孔。然后，使用DC溅射法在运载气体：氩气及氧气的混合气体、成膜功率：200W、气压：5mTorr的条件下成膜出ITO膜(膜厚80nm)，从而制成图1的TFT。制膜功率设为200W，气压设为5mTorr，并使用了氩气及氧气。
对于如此得到的各TFT，以如下方式对应力施加前后的(1)晶体管特性(漏极电流-栅极电压特性、Id-Vg特性)以及(2)阈值电压、SS值及载流子迁移率的变化进行了研究。
(1)晶体管特性的测定
晶体管特性的测定使用Agilent Technology社制“4156C”的半导体参数分析器。详细的测定条件如下所述。
源极电压：0V
漏极电压：10V
栅极电压：-30～30V(测定间隔：1V)
(2)应力耐受性的评价(作为应力施加光照射+负偏压)
在本实施例中，对实际的面板驱动时的环境(应力)进行了模拟，进行了在对栅电极施加负偏压的同时实施光照射的应力施加试验。应力施加条件如下所述。作为光的波长，选择了接近氧化物半导体的带隙而晶体管特性容易变动的400nm左右。
栅极电压：-20V
基板温度：60℃
光应力
波长：400nm
照度(照射到TFT的光的强度)：0.1μW/cm2
光源：OPTOSUPPLY社制LED(通过ND滤光器调整光量)
应力施加时间：3小时
在此，阈值电压是指，大体上而言，晶体管从断开状态(漏极电流低的状态)移转到接通状态(漏极电流高的状态)时的栅极电压的值。在本实施例中，将漏极电流接近接通电流与断开电流间的1nA时的电压定义为阈值电压，从而测定了应力施加前后的阈值电压的变化量(偏移量)。
另外，将用于使漏极电流增加一位所需的栅极电压的最小值设为SS值。另外，载流子迁移率(场效应迁移率)是针对Id∝(Vg-Vth)(Vth＝阈值电压)的关系成立的区域(线形区域)由Id∝(Vg-Vth)的倾斜度而算出的。
这些结果在表1中示出。在表1中，记载有应力施加前后的阈值电压偏移量以及应力施加前后的载流子迁移率及SS值的各值。需要说明的是，在表1中，例如InGaZnO-0.1at％Si(No.5)是指，在构成氧化物半导体的全部金属(In+Ga+Zn+Si)中Si所占的原子％为0.1原子％。
另外，作为一部分的例子，应力施加前后的漏极电流-栅极电压特性(Id-Vg特性)的结果在图3～12中示出。在图3～9中，以虚线表示应力施加前的结果，以实线表示应力施加后的结果。
[表1]
Figure BDA00002112944200141
首先，对使用了以往例的IGZO的结果进行考察。
图3示出使用No.1(InGaZnO)的组成时的TFT特性的结果。如图3所示，在应力施加前(图3中的虚线)，从栅极电压Vg接近-3V时起漏极电流Id开始增加，可观察到开关动作。若Vg＝-30V时的Id设为断开电流Ioff(A)，Vg＝30V时的Id设为接通电流Ion(A)，则Ion/Ioff的比为8位数以上。另外，应力施加前的SS值为0.4V/decade，载流子迁移率为12.5cm2/Vs(参照表1)。
相对于此，在应力施加后，SS值为0.4V/decade，载流子迁移率为12.7cm2/Vs(参照表1)，这些值在应力施加前后几乎没有变化，但如图3所示，阈值电压大幅变化，在从0小时(无应力)～到3小时(应力施加)的阈值电压偏移量为-6.2V(参照表1)。
在本实施例中，以上述No.1的结果为基准，各结果与No.1同等或比其小时为合格。
在表1中，No.5～7(X组元素＝Si)、8～10(X组元素＝Ni)、11～13(X组元素＝Hf)、14～16(X组元素＝Sn)、17～18(X组元素＝Al)、19～20(X组元素＝Ge)、21～22(X组元素＝Ta)、23～24(X组元素＝W)是使用了在规定范围内包含本发明中规定的X组元素的氧化物半导体的例子，无论哪种，与No.1相比，阈值电压偏移量的绝对值都变低，并且应力施加前后的载流子迁移率及SS值与No.1同等或比No.1小。其中，No.10(X组元素＝Ni)、6(X组元素＝Si)、12(X组元素＝Hf)，17(X组元素＝Al)、15(X组元素＝Sn)、22(X组元素＝Ta)的TFT特性的结果分别如图4～9所示。
另一方面，在表1中，No.2～4及图10～12表示添加了本发明中规定的X组元素以外的元素(Cu、La、Mo)时的结果。No.4是对前述的专利文献1模拟后的结果。当添加有这些元素时，应力施加前的漏极电流值虽变低(参照图10～12)，但可以想到这是因为，由于添加上述元素导致半导体中的载流子密度降低。需要说明的是，由于应力施加前的TFT特性劣化，所以并未施加应力。
根据以上的实验结果可以确认的是，若使用以规定量含有本发明中规定的X组元素的氧化物半导体，则能够获得与使用以往的IGZO时相比并不逊色的TFT特性。另外，由于湿式蚀刻加工也得以良好地进行，因此可以推断出添加有X组元素的氧化物为无定形构造。
实施例2
除了氧化物薄膜为表2中记载的组成以外，以与实施例1同样的方式制成图1所示的薄膜晶体管(TFT)。
针对各TFT，按照以下的方式对有无光照射应力时的(1)晶体管特性、(2)阈值电压及SS值进行了研究。
(1)晶体管特性的测定
晶体管特性的测定使用了Agilent Technology株式会社制“4156C”的半导体参数分析器。详细的测定条件如以下所述。
源极电压：0V
漏极电压：10V
栅极电压：-30→30V→-30V(测定间隔：0.25V)
测定温度：60℃
(2)光照射应力耐受性的评价(作为应力使光照射+电压变化)
在本实施例中，对液晶及有机EL显示器等的显示装置的面板驱动时的环境进行了模拟，对在使栅极电压变化的同时未进行光照射的情况(暗状态：未施加应力)和进行了光照射的情况(明状态：施加应力)的TFT特性、阈值电压及SS值(V/dec)分别进行了研究。应力施加条件如以下所述。作为光的波长，选择了接近氧化物半导体的带隙而晶体管特性容易变动的400nm左右。具体的测定方法是在栅极电压以下述方式变化，研究了不照射光的情况(暗状态)和照射光的情况(明状态)下的Id-Vg特性的滞后现象(hysteresis)的有无。
栅极电压：-30→30V→-30V(测定间隔：0.25V)
基板温度：60℃
光照射应力
波长：400nm
照度(照射到TFT的光的强度)：6.5μW/cm2
光源：OPTOSUPPLY社制蓝色LED灯泡(通过调整对LED灯泡施加的电流而调整光强度)
需要说明的是，阈值电压的测定及SS值的算出以与实施例1同样的方式进行。
这些结果在表2中示出。表2中记载了Forward Sweep(正向扫描)和Reverse Sweep(反向扫描)的阈值电压偏移量(ΔVth(V))，及ForwardSweep的SS值(V/dec)的各值。为了，在一部分的例子中，应力施加前后的漏极电流-栅极电压特性(Id-Vg特性)的结果在图13及图14中示出。在图13及图14中，以具有中空点(○)的线表示暗状态的结果，以具有涂黑的点(●)的线表示明状态的结果。另外，在图中，左侧的箭头(朝上)表示电压从-30V上升到30V的过程(Forward Sweep)，右侧的箭头(朝下)表示从30V下降到-30V的过程(Reverse Sweep)。
[表2]
Figure BDA00002112944200171
首先，对使用了以往例的IGZO(No.1)的结果进行考察。
图13表示使用了No.1的组成(InGaZnO)时的TFT特性的结果。如图13所示，在暗状态(图13中，中空○线)中，Forward Sweep与ReverseSweep的特性差小，阈值电压偏移量为1.0V。另一方面，在明状态(图13中，涂黑●线)下，Forward Sweep与Reverse Sweep的特性差大，Id-Vg特性的上升变得舒缓，与Reverse Sweep相比的阈值电压偏移量为3.8V。可以推测出，这是因为，由于接近IGZO的带隙的蓝色光的照射使得电子和正孔被激发，通过对栅电极施加的偏压使正孔被栅极绝缘膜和半导体层界面捕捉。
在本实施例中，以上述IGZO(No.1)的结果作为基准，各结果在与No.1大致同等或比其小时为合格。
在表2中，No.2(X组元素＝Si)、No.3(X组元素＝Hf)、No.4(X组元素＝Ni)是使用了在规定范围内含有本发明中规定的X组元素的氧化物半导体的例子(IGZO均满足In∶Ga∶Zn＝2∶2∶1)，与No.1相比阈值电压偏移量的绝对值变小，并且SS值也变小。其中，No.2的TFT特性的结果在图14中示出。
如图14所示，在暗状态(图14中，中空○线)下，Forward Sweep与Reverse Sweep的特性差小，阈值电压偏移量为1.3V。另一方面，在明状态(图14中，涂黑●线)下，Forward Sweep与Reverse Sweep的特性差也小，Id-Vg特性的上升变得急剧，与Reverse Sweep相比的阈值电压偏移量为1.3V。因此可知，通过对IGZO添加Si(X组元素)，相对于光照射的TFT特性变动得到抑制，对光照射的应力耐受性得到提高。
另外，可以知晓的是，对于与No.2同样Forward Sweep与ReverseSweep的阈值电压偏移量及SS值也几乎没有变化的No.3，No.4而言，具有对于光照射的TFT特性变动的抑制效果，光照射应力耐受性得以提高。
根据以上的实验结果可知，对于使用了InGaZnO的氧化物半导体的晶体管基板而言，虽然因接近氧化物半导体的带隙的蓝色光的照射而受到的影响大(No.1)，但是，若使用以规定量含有本发明中规定的X组元素的氧化物半导体(No.2～4)，则能够抑制对于光照射的影响。
需要说明的是，在实施例2中仅示出对一部分元素的实验结果，但是本发明人等已确认出对于其他X组元素也同样能够获得比No.1更好的结果。
实施例3
在本实施例中，使用具有与表1的No.6对应的组成的氧化物(InGaZnO-5原子％Si，In∶Ga∶Zn＝2∶2∶1)，将溅射成膜时的气压控制为1mTorr或5mTorr，从而获得了氧化物膜(膜厚100nm)，并在对如此获得的获得了氧化物膜(膜厚100nm)的密度进行测定的同时，针对以与前述实施例1同样的方式制成的TFT，研究了迁移率及应力试验(施加光照射+负偏压)后的阈值电压的变化量(ΔVth)。膜密度的测定法方如下所述。
(氧化物膜的密度的测定)
氧化物膜的密度使用XRR(X线反射率法)进行了测定。详细的测定条件如下所述。
·分析装置：(株)リガク(Rigaku)制水平型X线衍射装置SmartLab
·靶材：Cu(射线源：Kα射线)
·靶材输出：45kV-200mA
·测定试料的制作
在玻璃基板上以下述溅射条件对各组成的氧化物进行成膜(膜厚100nm)后，对前述的实施例1的TFT制造过程中的预退火处理进行模拟，使用施加了与该预退火处理同样的热处理后的产物。
溅射气压：1mTorr或5mTorr
氧分压：O2/(Ar+O2)＝2％
成膜功率密度：DC2.55W/cm2
热处理：在大气气氛下以350℃进行1小时
这些结果在表3中示出。
[表3]
Figure BDA00002112944200191
根据表3可知，含有本发明规定的X组元素的Si的氧化物均获得了5.8g/cm3以上的高密度。详细而言，气压＝5mTorr时(No.2)的膜密度为5.92g/cm3，相对于此，气压＝1mTorr时(No.1)的膜密度为6.11g/cm3，获得了更高的密度。另外，随着膜密度的上升，场效应迁移率得以提高，进而基于应力试验的阈值电压偏移量ΔVth的绝对值也减小。
根据以上的实验结果可知，氧化物膜的密度因溅射成膜时的气压而变化，若该气压下降则膜密度上升，伴随于此场效应迁移率也变大增加，应力试验(光照射+负偏压应力)中的阈值电压偏移量ΔVth的绝对值减小。其原因可以推测为，通过使溅射成膜时的气压下降，被溅射的原子(分子)的扰动受到抑制，膜中的缺陷减少，迁移率和导电性提高，TFT的稳定性得到提高。
需要说明的是，虽然表3中示出了作为X组元素的Si的结果，但在使用其他X组元素时同样可观察到上述的氧化物膜的密度与TFT特性中的迁移率、应力试验后的阈值电压变化量的关系。
虽然参照详细或特定的实施方式对本申请进行了说明，但是在不脱离本发明的主旨和范围的情况下可以做出各种变更和修正，这对于本领域技术人员是不言而喻的。
本申请基于2010年4月7日申请的日本专利申请(特愿2010-088725)、2010年11月15日申请的日本专利申请(特愿2010-255249)、2011年1月18日申请的日本专利申请(特愿2011-008322)，其内容作为参照而纳入本申请中。
产业上的可利用性
对于本发明的氧化物而言，由于薄膜晶体管的开关特性及应力耐受性优越，尤其是应力施加后的阈值电压变化小，因此能够提供TFT特性及应力耐受性优良的薄膜晶体管。其结果是，若使用上述薄膜晶体管，则可以获得可靠性高的显示装置。
符号说明
1基板
2栅电极
3栅极绝缘膜
4氧化物半导体层
5源电极·漏电极
6保护膜(绝缘膜)
7接触孔
8透明导电膜

Claims (10)

1.一种氧化物，其用于薄膜晶体管的半导体层，其中，所述氧化物包含：选自由In、Ga及Zn构成的组中的至少一种的元素；以及选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素。
2.根据权利要求1所述的氧化物，其特征在于，
当作为所述X组的元素含有Al时，Al/(In+Ga+Zn+Al)×100＝0.1～10原子％，
当作为所述X组的元素含有Si时，Si/(In+Ga+Zn+Si)×100＝0.1～15原子％，
当作为所述X组的元素含有Ni时，Ni/(In+Ga+Zn+Ni)×100＝0.1～5原子％，
当作为所述X组的元素含有Ge时，Ge/(In+Ga+Zn+Ge)×100＝0.1～10原子％，
当作为所述X组的元素含有Sn时，Sn/(In+Ga+Zn+Sn)×100＝0.1～15原子％，
当作为所述X组的元素含有Hf时，Hf/(In+Ga+Zn+Hf)×100＝0.1～10原子％，
当作为所述X组的元素含有Ta时，Ta/(In+Ga+Zn+Ta)×100＝0.1～10原子％，
当作为所述X组的元素含有W时，W/(In+Ga+Zn+W)×100＝0.1～10原子％。
3.一种薄膜晶体管，其具备权利要求1所述的氧化物作为薄膜晶体管的半导体层。
4.一种薄膜晶体管，其具备权利要求2所述的氧化物作为薄膜晶体管的半导体层。
5.根据权利要求3所述的薄膜晶体管，其中，所述半导体层的密度为5.8g/cm3以上。
6.根据权利要求4所述的薄膜晶体管，其中，所述半导体层的密度为5.8g/cm3以上。
7.一种溅射靶材，其用于形成权利要求1所述的氧化物，并且包含：选自由In、Ga及Zn构成的组中的至少一种元素；以及选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中的至少一种元素。
8.一种溅射靶材，其用于形成权利要求2所述的氧化物，并且包含：选自由In、Ga及Zn构成的组中的至少一种元素；以及选自由Al、Si、Ni、Ge、Sn、Hf、Ta及W构成的X组中至少一种元素。
9.根据权利要求7所述的溅射靶材，其中，
当作为所述X组的元素含有Al时，Al/(In+Ga+Zn+Al)×100＝0.1～10原子％，
当作为所述X组的元素含有Si时，Si/(In+Ga+Zn+Si)×100＝0.1～15原子％，
当作为所述X组的元素含有Ni时，Ni/(In+Ga+Zn+Ni)×100＝0.1～5原子％，
当作为所述X组的元素含有Ge时，Ge/(In+Ga+Zn+Ge)×100＝0.1～10原子％，
当作为所述X组的元素含有Sn时，Sn/(In+Ga+Zn+Sn)×100＝0.1～15原子％，
当作为所述X组的元素含有Hf时，Hf/(In+Ga+Zn+Hf)×100＝0.1～10原子％，
当作为所述X组的元素含有Ta时，Ta/(In+Ga+Zn+Ta)×100＝0.1～10原子％，
当作为所述X组的元素含有W时，W/(In+Ga+Zn+W)×100＝0.1～10原子％。
10.根据权利要求8所述的溅射靶材，其中，
当作为所述X组的元素含有Al时，Al/(In+Ga+Zn+Al)×100＝0.1～10原子％，
当作为所述X组的元素含有Si时，Si/(In+Ga+Zn+Si)×100＝0.1～15原子％，
当作为所述X组的元素含有Ni时，Ni/(In+Ga+Zn+Ni)×100＝0.1～5原子％，
当作为所述X组的元素含有Ge时，Ge/(In+Ga+Zn+Ge)×100＝0.1～10原子％，
当作为所述X组的元素含有Sn时，Sn/(In+Ga+Zn+Sn)×100＝0.1～15原子％，
当作为所述X组的元素含有Hf时，Hf/(In+Ga+Zn+Hf)×100＝0.1～10原子％，
当作为所述X组的元素含有Ta时，Ta/(In+Ga+Zn+Ta)×100＝0.1～10原子％，
当作为所述X组的元素含有W时，W/(In+Ga+Zn+W)×100＝0.1～10原子％。
CN2011800129568A 2010-04-07 2011-04-07 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管 Pending CN102792451A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010088725 2010-04-07
JP2010-088725 2010-04-07
JP2010-255249 2010-11-15
JP2010255249 2010-11-15
JP2011008322A JP2012124446A (ja) 2010-04-07 2011-01-18 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2011-008322 2011-01-18
PCT/JP2011/058847 WO2011126093A1 (ja) 2010-04-07 2011-04-07 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN102792451A true CN102792451A (zh) 2012-11-21

Family

ID=44763027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800129568A Pending CN102792451A (zh) 2010-04-07 2011-04-07 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管

Country Status (6)

Country Link
US (1) US10468535B2 (zh)
JP (1) JP2012124446A (zh)
KR (1) KR20120130245A (zh)
CN (1) CN102792451A (zh)
TW (1) TWI453292B (zh)
WO (1) WO2011126093A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127288A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を有する表示装置
CN106380188A (zh) * 2012-07-03 2017-02-08 吉坤日矿日石金属株式会社 烧结体及非晶膜
CN107254669A (zh) * 2013-08-26 2017-10-17 捷客斯金属株式会社 烧结体和非晶膜
CN105026918B (zh) * 2013-01-11 2018-06-01 株式会社神户制钢所 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
CN109477206A (zh) * 2016-07-11 2019-03-15 株式会社半导体能源研究所 溅射靶材及该溅射靶材的制造方法
JP2019110318A (ja) * 2014-04-30 2019-07-04 株式会社半導体エネルギー研究所 トランジスタ
CN109994559A (zh) * 2019-03-29 2019-07-09 吉林建筑大学 一种半导体氧化膜及其制备方法
WO2023155085A1 (zh) * 2022-02-17 2023-08-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5627929B2 (ja) * 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR102128369B1 (ko) * 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20140086954A (ko) 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013168748A1 (ja) 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6043244B2 (ja) 2012-06-06 2016-12-14 株式会社神戸製鋼所 薄膜トランジスタ
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI632123B (zh) * 2013-01-16 2018-08-11 Idemitsu Kosan Co., Ltd. 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
CN105917450A (zh) 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管
TWI500796B (zh) * 2014-03-14 2015-09-21 China Steel Corp 鈍化層之製造方法
CN106233437A (zh) * 2014-05-01 2016-12-14 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
WO2016121152A1 (ja) * 2015-01-26 2016-08-04 住友電気工業株式会社 酸化物半導体膜および半導体デバイス
JP2016225587A (ja) * 2015-05-29 2016-12-28 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
TWI561772B (en) * 2015-06-18 2016-12-11 Ind Tech Res Inst Asymmetrical light distribution total internal reflection lens
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
US10593755B2 (en) 2016-04-07 2020-03-17 The Trustees Of The University Of Pennsylvania Electronic colloidal nanocrystal devices
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
WO2019026394A1 (ja) * 2017-08-01 2019-02-07 株式会社ニコン トランジスタの製造方法、及びトランジスタ
US20200235100A1 (en) * 2017-11-24 2020-07-23 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor
JP7063712B2 (ja) * 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP6661000B2 (ja) * 2018-06-07 2020-03-11 株式会社神戸製鋼所 記録層、光情報記録媒体及びスパッタリングターゲット
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7493688B1 (ja) 2022-09-16 2024-05-31 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622653A (en) * 1994-06-10 1997-04-22 Hoya Corporation Electro-conductive oxides and electrodes using the same
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法
CN101333644A (zh) * 2007-06-28 2008-12-31 三星康宁精密琉璃株式会社 氧化锌类的非晶质薄膜用溅射靶材及其制造方法
CN101339954A (zh) * 2007-07-04 2009-01-07 三星电子株式会社 氧化物半导体、薄膜晶体管以及制造薄膜晶体管的方法
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2009148154A1 (ja) * 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
US20100025674A1 (en) * 2008-07-31 2010-02-04 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4846726B2 (ja) * 2005-09-20 2011-12-28 出光興産株式会社 スパッタリングターゲット、透明導電膜及び透明電極
WO2007034749A1 (ja) 2005-09-22 2007-03-29 Idemitsu Kosan Co., Ltd. 酸化物材料、及びスパッタリングターゲット
CN101273153B (zh) * 2005-09-27 2012-08-29 出光兴产株式会社 溅射靶、透明导电膜和触摸板用透明电极
JP5098152B2 (ja) * 2005-10-31 2012-12-12 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
EP2669402A1 (en) 2006-12-13 2013-12-04 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
US8753548B2 (en) * 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2012151469A (ja) 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622653A (en) * 1994-06-10 1997-04-22 Hoya Corporation Electro-conductive oxides and electrodes using the same
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法
CN101333644A (zh) * 2007-06-28 2008-12-31 三星康宁精密琉璃株式会社 氧化锌类的非晶质薄膜用溅射靶材及其制造方法
CN101339954A (zh) * 2007-07-04 2009-01-07 三星电子株式会社 氧化物半导体、薄膜晶体管以及制造薄膜晶体管的方法
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2009148154A1 (ja) * 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
US20100025674A1 (en) * 2008-07-31 2010-02-04 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106380188A (zh) * 2012-07-03 2017-02-08 吉坤日矿日石金属株式会社 烧结体及非晶膜
CN105026918B (zh) * 2013-01-11 2018-06-01 株式会社神户制钢所 氧化物半导体薄膜的评价方法，和氧化物半导体薄膜的品质管理方法，以及用于上述评价方法的评价元件和评价装置
US10090208B2 (en) 2013-01-11 2018-10-02 Kobe Steel, Ltd. Evaluation method for oxide semiconductor thin film, quality control method for oxide semiconductor thin film, and evaluation element and evaluation device used in the evaluation method
CN107254669A (zh) * 2013-08-26 2017-10-17 捷客斯金属株式会社 烧结体和非晶膜
JP2019110318A (ja) * 2014-04-30 2019-07-04 株式会社半導体エネルギー研究所 トランジスタ
JP2016127288A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を有する表示装置
CN109477206A (zh) * 2016-07-11 2019-03-15 株式会社半导体能源研究所 溅射靶材及该溅射靶材的制造方法
US11081326B2 (en) 2016-07-11 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same
US11735403B2 (en) 2016-07-11 2023-08-22 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same
CN109994559A (zh) * 2019-03-29 2019-07-09 吉林建筑大学 一种半导体氧化膜及其制备方法
CN109994559B (zh) * 2019-03-29 2021-07-23 吉林建筑大学 一种半导体氧化膜及其制备方法
WO2023155085A1 (zh) * 2022-02-17 2023-08-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Also Published As

Publication number Publication date
US10468535B2 (en) 2019-11-05
KR20120130245A (ko) 2012-11-29
JP2012124446A (ja) 2012-06-28
US20130009111A1 (en) 2013-01-10
WO2011126093A1 (ja) 2011-10-13
TWI453292B (zh) 2014-09-21
TW201202452A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
CN102792451A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
CN103229303B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN102859701B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
CN103270602A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
KR101446230B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃과 박막 트랜지스터
JP5006598B2 (ja) 電界効果型トランジスタ
CN103238217B (zh) 配线结构和溅射靶材
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121121