JP2014175505A - 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 - Google Patents
薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 Download PDFInfo
- Publication number
- JP2014175505A JP2014175505A JP2013047370A JP2013047370A JP2014175505A JP 2014175505 A JP2014175505 A JP 2014175505A JP 2013047370 A JP2013047370 A JP 2013047370A JP 2013047370 A JP2013047370 A JP 2013047370A JP 2014175505 A JP2014175505 A JP 2014175505A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- thin film
- semiconductor layer
- film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 230000007547 defect Effects 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 229910052738 indium Inorganic materials 0.000 claims abstract description 9
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 8
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 30
- 239000001301 oxygen Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 description 87
- 238000000034 method Methods 0.000 description 31
- 238000002368 isothermal capactiance transient spectroscopy Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011701 zinc Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 7
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 102100031920 Dihydrolipoyllysine-residue succinyltransferase component of 2-oxoglutarate dehydrogenase complex, mitochondrial Human genes 0.000 description 4
- 101000992065 Homo sapiens Dihydrolipoyllysine-residue succinyltransferase component of 2-oxoglutarate dehydrogenase complex, mitochondrial Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000004611 spectroscopical analysis Methods 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】移動度が高く、且つ、欠陥密度も低減された薄膜トランジスタの半導体層用酸化物を提供する。
【解決手段】本発明に係る薄膜トランジスタの半導体層用酸化物は、酸化物を構成する金属元素がＩｎ、Ｇａ、およびＺｎで構成されると共に、前記酸化物の欠陥密度は２×１０16ｃｍ-3以下、移動度は６ｃｍ2／Ｖｓ以上を満足する。
【選択図】なし
【解決手段】本発明に係る薄膜トランジスタの半導体層用酸化物は、酸化物を構成する金属元素がＩｎ、Ｇａ、およびＺｎで構成されると共に、前記酸化物の欠陥密度は２×１０16ｃｍ-3以下、移動度は６ｃｍ2／Ｖｓ以上を満足する。
【選択図】なし
Description
本発明は、薄膜トランジスタ（ＴＦＴ）の半導体層用酸化物、薄膜トランジスタ、および表示装置に関する。詳細には、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に好適に用いられるＴＦＴの半導体層用酸化物、上記半導体層用酸化物を備えたＴＦＴ、および上記ＴＦＴを備えた表示装置に関するものである。
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
酸化物半導体のなかでも、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）は、非常に高いキャリア移動度を有するため、ＴＦＴの半導体層に好適に用いられる。
酸化物半導体を薄膜トランジスタの半導体層として用いる場合、キャリア濃度（移動度）が高いだけでなく、半導体層中の欠陥密度を低減することも非常に重要である。
例えば特許文献１には、酸化物半導体の不均一な組成による欠陥を低減し、酸化物半導体のトランスファ特性を改善するため、酸化物半導体からなる半導体基体を、水素プラズマまたは水素ラジカルに曝した後、上記半導体基体を水蒸気雰囲気に曝す方法が開示されている。
本発明の目的は、移動度が高く、且つ、欠陥密度も低減された薄膜トランジスタの半導体層用酸化物を提供することにある。本発明の他の目的は、上記半導体層用酸化物を備えた薄膜トランジスタ、および表示装置を提供することにある。
上記課題を解決し得た本発明に係る薄膜トランジスタの半導体層用酸化物は、薄膜トランジスタの半導体層に用いられる酸化物であって、前記酸化物を構成する金属元素は、Ｉｎ、Ｇａ、およびＺｎで構成されると共に、前記酸化物の欠陥密度は２×１０16ｃｍ-3以下、移動度は６ｃｍ2／Ｖｓ以上を満足するところに要旨を有するものである。
本発明の好ましい実施形態において、上記酸化物を薄膜トランジスタの半導体層に成膜するときの酸素分圧は１５体積％以下（０体積％を含まない）である。
本発明には、上記のいずれかに半導体層用酸化物を薄膜トランジスタの半導体層に備えた薄膜トランジスタも含まれる。
更に本発明には、上記の薄膜トランジスタを備えた表示装置も含まれる。
本発明によれば、移動度が高く、且つ、欠陥密度も低減された薄膜トランジスタの半導体層用酸化物を提供することができる。本発明の半導体層用酸化物を備えた薄膜トランジスタを用いれば、信頼性の高い表示装置が得られる。
本発明者らは、移動度が高く、且つ、欠陥密度も低減された薄膜トランジスタの半導体層用酸化物を提供するため、特に当該酸化物を構成する金属元素がＩｎ、Ｇａ、およびＺｎであるＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）について検討を行なった。欠陥密度の測定は、ＩＣＴＳ法（Ｉｓｏｔｈｅｒｍａｌ Ｃａｐａｃｉｔａｎｃｅ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ、等温容量過渡分光法；詳細は後述する。）を用いて行なった。
その結果、従来のようにＴＦＴのドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）を測定し、移動度を算出するだけでは不充分であり、一見したところＩｄ−Ｖｇ特性が同じように見えるＴＦＴ同士であっても、ＩＣＴＳ法によって欠陥密度を測定すると、その大きさが相違する場合があり、それに伴って移動度も変化することが判明した。すなわち、移動度を管理するうえで、欠陥密度の大きさを正しく把握することが不可欠であることが判明した。
そこで更に検討を重ねた結果、ＩＧＺＯを成膜するときの酸素分圧を適切に制御すれば、高い移動度と低い欠陥密度を両方達成できることを見出し、本発明を完成した。
ここで、欠陥密度の測定に用いられるＩＣＴＳ法について簡単に説明する。
ＩＣＴＳ法は、容量過渡分光法（Ｃａｐａｃｉｔａｎｃｅ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の一種であり、半導体層中に含まれる不純物原子や欠陥が作る局在電位（例えば界面トラップ、バルクトラップ）を精度良く測定する手法の一つとして知られている。容量過渡分光法は、空乏層幅が接合容量Ｃの時間変化Ｃ（ｔ）の逆数に対応することから、Ｃ（ｔ）の過渡容量を測定することにより局在準位の情報を得るものである。過渡容量の測定方法としては、上記ＩＣＴＳ法のほかに、ＤＬＴＳ法（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）が挙げられる。両者は測定原理が同一であるが、測定方法が相違する。ＤＬＴＳ法では、試料温度を変化させながらＤＬＴＳ信号を得るのに対し、ＩＣＴＳ法は一定温度（等温）下で放出時定数を変化させることによりＤＬＴＳ信号と同様の情報を得るものである。これまで、ＩＧＺＯなどの半導体層用酸化物の欠陥密度を、ＩＣＴＳ法によって詳細に測定し、欠陥密度を小さくしつつ高い移動度を得る技術は提案されていない。
以下、本発明について詳しく説明する。
上述したとおり、本発明に係る薄膜トランジスタの半導体層用酸化物は、上記酸化物を構成する金属元素がＩｎ、Ｇａ、およびＺｎで構成されているが、上記酸化物（ＩＧＺＯ）の欠陥密度は２×１０16ｃｍ-3以下と非常に低く、且つ、移動度は６ｃｍ2／Ｖｓ以上と非常に高いレベルを満足するところに特徴がある。本発明によれば、ＩＧＺＯ成膜時の酸素分圧を適切に制御して欠陥密度を低く制御することによって、移動度を一層高いレベルまで高め、欠陥密度を一層低いレベルまで低減することができる。
上記金属元素（Ｉｎ、Ｇａ、およびＺｎ）について、各金属元素間の比率は、これら金属元素を含む酸化物（ＩＧＺＯ）がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されない。ＩＧＺＯ自体は公知であり、アモルファス相を形成し得る各金属元素の比率（詳細には、ＩｎＯ、ＧａＯ、ＺｎＯの各モル比）は、例えば、固体物理、ＶＯＬ４４、Ｐ６２１（２００９）などに記載されている。また代表的な組成として、Ｉｎ：Ｇａ：Ｚｎの比（原子％比）が例えば２：２：１や、１：１：１のものが挙げられるが、原料コスト等を考慮すると高価なＩｎやＧａの含有量が少ないＩｎ：Ｇａ：Ｚｎの比が１：１：１のものが推奨される。もっとも、Ｉｎ：Ｇａ：Ｚｎの比は厳密に１：１：１に限らず、各金属元素の比率が変動してもよいが、各金属元素の比率が大幅に異なり、ＺｎやＩｎの比率が極端に高くなると、ウエットエッチングによる加工が困難になったり、トランジスタ特性を示さなくなるなどの問題が生じる。よって、各金属元素の比率の変動幅は、好ましくは上記比率±２０％の範囲内、より好ましくは±１０％の範囲内、更に好ましくは±５％の範囲内とする。
本発明の酸化物は、欠陥密度は２×１０16ｃｍ-3以下、移動度は６ｃｍ2／Ｖｓ以上を満足する。欠陥密度は低いほど良く、好ましくは１×１０16ｃｍ-3以下、より好ましくは８×１０15ｃｍ-3以下である。一方、移動度は高い程よく、好ましくは７ｃｍ2／Ｖｓ以上、より好ましくは９ｃｍ2／Ｖｓ以上である。
上記酸化物は、スパッタリング法にてスパッタリングターゲットを用いて成膜することが好ましい。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。
ここで、本発明のように欠陥密度および移動度が適切に制御された酸化物を得るためには、上記酸化物を薄膜トランジスタの半導体層に成膜するときの酸素分圧（全雰囲気ガスに対する酸素の体積比）を１５体積％以下に制御する。酸化物の欠陥密度を出来るだけ小さくし、移動度を出来るだけ高くするとの観点からすれば、上記酸素分圧は低い程よく、好ましくは１２体積％以下、より好ましくは４体積％以下である。なお、酸素分圧が小さくなり過ぎると、導体化あるいは安定した特性が得られないなどの問題があるため、本発明では、成膜時に酸素を加えることを前提とする（すなわち、０体積％は含まない）。
本発明には、上記のいずれかに半導体層用酸化物を薄膜トランジスタの半導体層に備えた薄膜トランジスタも含まれる。薄膜トランジスタの製造に当たっては、上記のとおり、半導体層成膜時における酸素分圧を制御すること以外は特に限定されず、通常用いられる方法を採用することができる。
上記半導体層の好ましい膜厚は、おおよそ３０ｎｍ以上（より好ましくは３５ｎｍ以上）、２００ｎｍ以下（より好ましくは１５０ｎｍ以下、更に好ましくは８０ｎｍ以下）である。
以下、図１のＴＦＴを参照しながら、上記ＴＦＴの製造方法の実施形態を説明する。図１および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図１には、ボトムゲート型構造のＴＦＴを示しているが、本発明の実施形態はこれに限定されない。本発明は、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴにも適用できる。
図１に示すように、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に酸化物半導体層４が形成されている。酸化物半導体層４上には保護膜［絶縁膜でもある。例えばシリコン酸化膜（ＳｉＯ2膜）等］５が形成され、その上にソース・ドレイン電極６が形成され、更にその上に表面保護膜７が形成され、最表面には透明導電膜８が形成され、該透明導電膜８は、ソース・ドレイン電極６に電気的に接続されている。
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極２として、ＡｌやＣｕの金属薄膜、これらの合金薄膜、または後述する実施例で用いているＭｏ薄膜等が挙げられる。また、ゲート絶縁膜３としては、シリコン酸化膜（ＳｉＯ2膜）、シリコン窒化膜（ＳｉＮ膜）、シリコン酸窒化膜（ＳｉＯＮ膜）などが代表的に例示される。
次いで酸化物半導体層４を形成する。酸化物半導体層４は、上述の通りスパッタリング法により成膜することが挙げられる。好ましくは酸化物半導体層４と同組成のスパッタリングターゲットを用いて、ＤＣスパッタリング法またはＲＦスパッタリング法により成膜することが挙げられる。あるいは、コスパッタ法により成膜しても良い。
酸化物半導体層４の成膜に当たっては、前に詳述したとおり、酸素分圧を１５体積％以下に制御する。
次に、酸化物半導体層４に対し、フォトリソグラフィ及びウェットエッチングによりパターニングを行う。パターニングの直後に、酸化物半導体層４の膜質改善のために、例えば、加熱温度：２５０〜３５０℃（好ましくは３００〜３５０℃）、加熱時間：１５〜１２０分（好ましくは６０〜１２０分）の条件で熱処理（プレアニール）を行ってもよい。これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上する。
前記プレアニールの後、酸化物半導体層４の表面を保護するため、保護膜５として例えばシリコン酸化膜（ＳｉＯ2膜）を、上述の方法で形成することが挙げられる。
次いで、酸化物半導体層４と、次に形成するソース・ドレイン電極６とのコンタクトを取るため、フォトリソグラフィおよびドライエッチングを施してパターニングを行う。
次に、ソース・ドレイン電極６を形成する。ソース・ドレイン電極６の種類は特に限定されず、汎用されているものを用いることができる。例えば前記ゲート電極２と同様に、ＡｌやＣｕなどの金属または合金を用いても良いし、後記する実施例のようにＭｏ薄膜を用いても良い。
ソース・ドレイン電極６の形成方法として、例えばマグネトロンスパッタリング法により金属薄膜を成膜した後、リフトオフ法で形成することが挙げられる。
次に、ソース・ドレイン電極６の上に表面保護膜（絶縁膜）７を形成する。該表面保護膜７は、例えばＣＶＤ法で成膜することが挙げられる。前記表面保護膜７としては、シリコン酸化膜（ＳｉＯ2膜）、シリコン窒化膜（ＳｉＮ膜）、シリコン酸窒化膜（ＳｉＯＮ膜）、またはこれらの積層膜が挙げられる。
次に、フォトリソグラフィ、およびドライエッチングにより、前記表面保護膜７にコンタクトホールを形成した後、透明導電膜８を形成する。該透明導電膜８の種類は特に限定されず、通常用いられるものを使用することができる。
本発明には、上記ＴＦＴを備えた表示装置も含まれる。上記表示装置としては、例えば、液晶ディスプレイや有機ＥＬディスプレイなどが挙げられる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例１
本実施例では、以下のようにしてＴＦＴを作製し、移動度、およびＩＣＴＳ法により欠陥密度を測定した。本実施例に用いたＴＦＴは、前述した図１において、酸化物半導体層（ＩＧＺＯ薄膜）の表面を保護するための保護膜がないこと以外は、図１の構成と同じである。
本実施例では、以下のようにしてＴＦＴを作製し、移動度、およびＩＣＴＳ法により欠陥密度を測定した。本実施例に用いたＴＦＴは、前述した図１において、酸化物半導体層（ＩＧＺＯ薄膜）の表面を保護するための保護膜がないこと以外は、図１の構成と同じである。
まず、ガラス基板（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極用薄膜としてＭｏ薄膜（膜厚１００ｎｍ）を成膜し、公知の方法でパターニングしてゲート電極を得た。上記Ｍｏ薄膜は、純Ｍｏスパッタリングターゲットを使用し、ＲＦスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。
次に、ゲート絶縁膜としてＳｉＯ2膜（２５０ｎｍ）を成膜した。上記ゲート絶縁膜の成膜は、プラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：３００Ｗ、成膜温度：３２０℃の条件で成膜した。
次いで、酸化物半導体層（膜厚：４０ｎｍ）としてＩＧＺＯ薄膜（組成は、原子比でＩｎ：Ｇａ：Ｚｎ＝１：１：１）を、下記の成膜条件で、ＩＧＺＯスパッタリングターゲットを用いてスパッタリング法により成膜した。
（ＩＧＺＯ薄膜の成膜条件）
スパッタリング装置：（株）アルバック製「ＣＳ−２００」
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：[Ｏ2／（Ａｒ＋Ｏ2）]×１００＝４体積％、１２体積％、２０体積％、３０体積％
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」（シュウ酸と水の混合液）を使用し、液温を４０℃とした。
スパッタリング装置：（株）アルバック製「ＣＳ−２００」
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：[Ｏ2／（Ａｒ＋Ｏ2）]×１００＝４体積％、１２体積％、２０体積％、３０体積％
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」（シュウ酸と水の混合液）を使用し、液温を４０℃とした。
上記のようにして酸化物半導体層をパターニングした後、酸化物半導体層の膜質を向上させるため、プレアニール処理を行った。プレアニール処理は、水蒸気中、大気圧下にて、３５０℃で１時間行った。
次に、純Ｍｏを使用し、リフトオフ法によりソース・ドレイン電極を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｍｏ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース・ドレイン電極用Ｍｏ薄膜の成膜方法は、前述したゲート電極の場合と同じである。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
このようにしてソース・ドレイン電極を形成した後、酸化物半導体層を保護するための表面保護膜を形成した。上記表面保護膜として、ＳｉＯ2膜（膜厚２００ｎｍ）とＳｉＮ膜（膜厚１５０ｎｍ）の積層膜（合計膜厚３５０ｎｍ）を形成した。上記ＳｉＯ2膜およびＳｉＮ膜の形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例では、ＳｉＯ2膜、ＳｉＮ膜の順に形成した。上記ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、上記ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。成膜温度は、ＳｉＯ2膜（膜厚２５０ｎｍ）のうち最初の１００ｎｍを２３０℃とし、それ以降は、残りのＳｉＯ2膜（膜厚１５０ｎｍ）、およびＳｉＮ膜（膜厚１５０ｎｍ）のいずれも１５０℃とした。成膜パワーはすべて、１００Ｗとした。
次に、フォトリソグラフィおよびドライエッチングにより、上記表面保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを作製した。
このようにして得られた各ＴＦＴを用い、トランジスタ特性（ドレイン電流−ゲート電圧特性、Ｉｄ−Ｖｇ特性）、電界効果移動度、および欠陥密度を測定した。
（１）トランジスタ特性の測定
トランジスタ特性（ＴＦＴ特性）の測定は、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。測定は、試料のコンタクトホールへプローブをあてるようにして行った。詳細な測定条件は以下のとおりである。
トランジスタ特性（ＴＦＴ特性）の測定は、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。測定は、試料のコンタクトホールへプローブをあてるようにして行った。詳細な測定条件は以下のとおりである。
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧：−３０〜３０Ｖ（測定間隔：０．２５Ｖ）
基板温度：室温
（２）電界効果移動度μFE
電界効果移動度μFEは、ＴＦＴ特性からＶｄ＞Ｖｇ−Ｖthである飽和領域にて導出した。飽和領域ではＶｇ、Ｖthをそれぞれゲート電圧、しきい値電圧、Ｉｄをドレイン電流、Ｌ、ＷをそれぞれＴＦＴ素子のチャネル長、チャネル幅、Ｃiをゲート絶縁膜の静電容量、μFEを電界効果移動度とし、μFEを下記式から導出した。本実施例では、飽和領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）から電界効果移動度μFEを導出した。
ドレイン電圧：１０Ｖ
ゲート電圧：−３０〜３０Ｖ（測定間隔：０．２５Ｖ）
基板温度：室温
（２）電界効果移動度μFE
電界効果移動度μFEは、ＴＦＴ特性からＶｄ＞Ｖｇ−Ｖthである飽和領域にて導出した。飽和領域ではＶｇ、Ｖthをそれぞれゲート電圧、しきい値電圧、Ｉｄをドレイン電流、Ｌ、ＷをそれぞれＴＦＴ素子のチャネル長、チャネル幅、Ｃiをゲート絶縁膜の静電容量、μFEを電界効果移動度とし、μFEを下記式から導出した。本実施例では、飽和領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）から電界効果移動度μFEを導出した。
（３）ＩＣＴＳ法による欠陥密度の測定
ＩＣＴＳ法は、逆バイアス状態の半導体接合部に順方向パルスを印加することにより電子トラップが捕獲され、再び逆バイアス状態に戻ったとき、トラップされた電子が熱的励起過程による放出される過程を、接合容量の過渡変化として検出し、トラップの性質を調べるものである。本実施例では、図２のＭＩＳ構造素子を用いてＩＣＴＳ法による欠陥密度を測定した。ここで、上記ＭＩＳを構成する電極の面積はφ１ｍｍとした。具体的な測定条件は以下の通りである。
ＩＣＴＳ測定装置：ＰｈｙｓＴｅｃｈ製ＦＴ１０３０ ＨＥＲＡ−ＤＬＴＳ
測定温度：２１０Ｋ
リバース電圧：図３に記載
パルス電圧：図３に記載
パルス時間：１００ｍｓｅｃ
測定周波数：１ＭＨｚ
測定時間：５×１０-4ｓｅｃ〜１０ｓｅｃ
ここで、各酸素分圧（４体積％、１２体積％、２０体積％、３０体積％）におけるリバース電圧およびパルス電圧は、図３のＣ（容量）−Ｖ（電圧）曲線に示す電圧値とした。詳細は以下のとおりである。図３中、点線の区間が変化した空乏層幅に対応する。
ＩＣＴＳ法は、逆バイアス状態の半導体接合部に順方向パルスを印加することにより電子トラップが捕獲され、再び逆バイアス状態に戻ったとき、トラップされた電子が熱的励起過程による放出される過程を、接合容量の過渡変化として検出し、トラップの性質を調べるものである。本実施例では、図２のＭＩＳ構造素子を用いてＩＣＴＳ法による欠陥密度を測定した。ここで、上記ＭＩＳを構成する電極の面積はφ１ｍｍとした。具体的な測定条件は以下の通りである。
ＩＣＴＳ測定装置：ＰｈｙｓＴｅｃｈ製ＦＴ１０３０ ＨＥＲＡ−ＤＬＴＳ
測定温度：２１０Ｋ
リバース電圧：図３に記載
パルス電圧：図３に記載
パルス時間：１００ｍｓｅｃ
測定周波数：１ＭＨｚ
測定時間：５×１０-4ｓｅｃ〜１０ｓｅｃ
ここで、各酸素分圧（４体積％、１２体積％、２０体積％、３０体積％）におけるリバース電圧およびパルス電圧は、図３のＣ（容量）−Ｖ（電圧）曲線に示す電圧値とした。詳細は以下のとおりである。図３中、点線の区間が変化した空乏層幅に対応する。
酸素分圧４体積％におけるリバース電圧は−０．５Ｖ、パルス電圧は１．５Ｖ
酸素分圧１２体積％におけるリバース電圧は−０．７５Ｖ、パルス電圧は１．２５Ｖ
酸素分圧２０体積％におけるリバース電圧は１．２５Ｖ、パルス電圧は２．５Ｖ
酸素分圧３０体積％におけるリバース電圧は１０Ｖ、パルス電圧は１２Ｖ。
酸素分圧１２体積％におけるリバース電圧は−０．７５Ｖ、パルス電圧は１．２５Ｖ
酸素分圧２０体積％におけるリバース電圧は１．２５Ｖ、パルス電圧は２．５Ｖ
酸素分圧３０体積％におけるリバース電圧は１０Ｖ、パルス電圧は１２Ｖ。
上記測定時間中に変化したΔＣの大きさから算出した欠陥密度を、下式で表される補正係数で割った値を、本実施例における欠陥密度とした。
補正係数＝（Ｘｒ−Ｘｐ）／Ｘｒ
式中、Ｘｒはリバース電圧ＶRのときの空乏層幅、
Ｘｐは、パルス電圧ＶPのときの空乏層幅を、それぞれ意味する。
式中、Ｘｒはリバース電圧ＶRのときの空乏層幅、
Ｘｐは、パルス電圧ＶPのときの空乏層幅を、それぞれ意味する。
これらの結果を図４、図５、および表１に示す。
図４は、各酸素分圧（４体積％、１２体積％、２０体積％、３０体積％）でＩＧＺＯ膜を成膜したときのＩｄ−Ｖｇ特性の結果を示すグラフである。図５は、各酸素分圧における、欠陥密度および移動度の結果をプロットしたものである。図５中、棒グラフは欠陥密度の結果を示し、散布図は移動度の結果を示す。
まず、図４を参照する。図４の横軸はＶｇ（Ｖ）、縦軸はＩｄ（Ａ）である。図４中、例えば１．０Ｅ−１０は、１．０×１０-10を意味する。図４に示すように、各酸素分圧のトランジスタ特性は、一見同じように見える。
ところが、実際には、図５および表１に示すように、各酸素分圧における欠陥密度および移動度は大きく変化している。詳細には、本実施例における酸素分圧の範囲（４〜３０体積％）では、ＩＧＺＯ成膜時における酸素分圧が減少するにつれ、移動度は増加することが分かる。一方、欠陥密度は、酸素分圧が２０体積％のときに最大値を示し、その後は、減少する傾向が見られた。
よって、本実施例の測定条件によれば、酸素分圧を１５体積％以下（好ましくは１２体積％以下、より好ましくは４体積％以下）に制御することによって、欠陥密度を低く維持しつつ、高い移動度も確保できることが分かる。
このようにＴＦＴの移動度を管理するうえで欠陥密度を算出することは極めて重要であり、本発明のようにＩＧＺＯ成膜時の酸素分圧を適切に制御すれば、低い欠陥密度と高い移動度を兼ね備えたＴＦＴが得られることが実証された。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ 保護膜（ＳｉＯ2膜）
６ ソース・ドレイン電極
７ 表面保護膜（絶縁膜）
８ 透明導電膜
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ 保護膜（ＳｉＯ2膜）
６ ソース・ドレイン電極
７ 表面保護膜（絶縁膜）
８ 透明導電膜
Claims (4)
- 薄膜トランジスタの半導体層に用いられる酸化物であって、
前記酸化物を構成する金属元素は、Ｉｎ、Ｇａ、およびＺｎで構成されると共に、
前記酸化物の欠陥密度は２×１０16ｃｍ-3以下、移動度は６ｃｍ2／Ｖｓ以上を満足することを特徴とする薄膜トランジスタの半導体層用酸化物。 - 前記酸化物を薄膜トランジスタの半導体層に成膜するときの酸素分圧が１５体積％以下（０体積％を含まない）である請求項１に記載の半導体層用酸化物。
- 請求項１または２に記載の半導体層用酸化物を薄膜トランジスタの半導体層に備えた薄膜トランジスタ。
- 請求項３に記載の薄膜トランジスタを備えた表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047370A JP2014175505A (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 |
| PCT/JP2014/054960 WO2014136661A1 (ja) | 2013-03-08 | 2014-02-27 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 |
| US14/764,720 US20150357474A1 (en) | 2013-03-08 | 2014-02-27 | Oxide for semiconductor layer of thin film transistor, thin film transistor, and display device |
| TW103107893A TW201500284A (zh) | 2013-03-08 | 2014-03-07 | 薄膜電晶體之半導體層用氧化物、薄膜電晶體及顯示裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047370A JP2014175505A (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014175505A true JP2014175505A (ja) | 2014-09-22 |
Family
ID=51491180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013047370A Pending JP2014175505A (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20150357474A1 (ja) |
| JP (1) | JP2014175505A (ja) |
| TW (1) | TW201500284A (ja) |
| WO (1) | WO2014136661A1 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5244331B2 (ja) * | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
| WO2009075281A1 (ja) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
| KR101468594B1 (ko) * | 2008-07-31 | 2014-12-04 | 삼성전자주식회사 | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
| JP2012124446A (ja) * | 2010-04-07 | 2012-06-28 | Kobe Steel Ltd | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ |
| JP5814558B2 (ja) * | 2010-06-30 | 2015-11-17 | 株式会社神戸製鋼所 | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 |
| KR20130043063A (ko) * | 2011-10-19 | 2013-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR101963226B1 (ko) * | 2012-02-29 | 2019-04-01 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| JP2014225626A (ja) * | 2012-08-31 | 2014-12-04 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
-
2013
- 2013-03-08 JP JP2013047370A patent/JP2014175505A/ja active Pending
-
2014
- 2014-02-27 WO PCT/JP2014/054960 patent/WO2014136661A1/ja active Application Filing
- 2014-02-27 US US14/764,720 patent/US20150357474A1/en not_active Abandoned
- 2014-03-07 TW TW103107893A patent/TW201500284A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20150357474A1 (en) | 2015-12-10 |
| WO2014136661A1 (ja) | 2014-09-12 |
| TW201500284A (zh) | 2015-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5718072B2 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP5977569B2 (ja) | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 | |
| JP6043244B2 (ja) | 薄膜トランジスタ | |
| JP5723262B2 (ja) | 薄膜トランジスタおよびスパッタリングターゲット | |
| WO2012091126A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| WO2011132644A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| WO2011126093A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP2013070010A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP2012164963A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP5722293B2 (ja) | 薄膜トランジスタ | |
| WO2014136659A1 (ja) | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 | |
| WO2014136660A1 (ja) | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 | |
| JP7384777B2 (ja) | 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット | |
| WO2014136661A1 (ja) | 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置 | |
| JP2020136302A (ja) | 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット | |
| JP2016026389A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| JP2014067856A (ja) | 薄膜トランジスタの酸化物半導体層の製造方法 | |
| Song et al. | Comparative study of InGaZnO thin-film transistors with single and dual NbLaO gate dielectric layers |