JP6043244B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP6043244B2
JP6043244B2 JP2013120061A JP2013120061A JP6043244B2 JP 6043244 B2 JP6043244 B2 JP 6043244B2 JP 2013120061 A JP2013120061 A JP 2013120061A JP 2013120061 A JP2013120061 A JP 2013120061A JP 6043244 B2 JP6043244 B2 JP 6043244B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
wet etching
film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013120061A
Other languages
English (en)
Other versions
JP2014013892A (ja
Inventor
智弥 岸
智弥 岸
研太 廣瀬
研太 廣瀬
森田　晋也
晋也 森田
釘宮　敏洋
敏洋 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2013120061A priority Critical patent/JP6043244B2/ja
Publication of JP2014013892A publication Critical patent/JP2014013892A/ja
Application granted granted Critical
Publication of JP6043244B2 publication Critical patent/JP6043244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ）に関するものである。
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度（電界効果移動度とも呼ばれる。以下、単に「移動度」と呼ぶ場合がある。）を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
酸化物半導体を薄膜トランジスタの半導体層として用いる場合、キャリア濃度（移動度）が高いだけでなく、ＴＦＴのスイッチング特性（トランジスタ特性、ＴＦＴ特性）に優れていることが要求される。すなわち、（１）オン電流（ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流）が高く、（２）オフ電流（ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流）が低く、（３）Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、サブスレッショルド スィング、ドレイン電流を１桁あげるのに必要なゲート電圧）が低く、（４）しきい値（ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧であり、しきい値電圧とも呼ばれる）が時間的に変化せず安定であり（基板面内で均一であることを意味する）、且つ、（５）移動度が高いこと、などが要求される。
このような特性を有する酸化物半導体として、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）が汎用されている（特許文献１、非特許文献１、非特許文献２）。
特許第４５６８８２８号公報
固体物理、ＶＯＬ４４、Ｐ６２１（２００９） Ｎａｔｕｒｅ、ＶＯＬ４３２、Ｐ４８８（２００４）
上記酸化物半導体層を用いた薄膜トランジスタは、更に電圧印加や光照射などのストレスに対する耐性（ストレス印加前後のしきい値電圧の変化量が少ないこと）に優れていることが要求される。例えば、ゲート電極に電圧を印加し続けたときや、光吸収が始まる青色帯を照射し続けたときに、薄膜トランジスタのゲート絶縁膜と半導体層界面にチャージがトラップされ、半導体層内部の電荷の変化から、しきい値電圧が負側へ大幅に変化（シフト）し、これにより、ＴＦＴのスイッチング特性が変化することが指摘されている。また液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がＴＦＴに照射されるが、この光がＴＦＴにストレスを与えて画像ムラや特性劣化の原因となる。実際に薄膜トランジスタを使用する際、光照射や電圧印加によるストレスによりスイッチング特性が変化すると、表示装置自体の信頼性低下を招く。
また、有機ＥＬディスプレイにおいても同様に、発光層からの漏れ光が半導体層に照射され、しきい値電圧などの値がばらつくという問題が生じる。
このように特にしきい値電圧のシフトは、ＴＦＴを備えた液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招くため、ストレス耐性の向上が強く切望されている。
更に酸化物半導体薄膜と、その上にソース−ドレイン電極を備えた薄膜トランジスタ基板を作製する際、上記酸化物半導体薄膜がウェットエッチング液などの薬液に対して高い特性（ウェットエッチング特性）を有することも要求される。具体的には、ＴＦＴ作製時の各工程において、使用されるウェットエッチング液の種類も異なるため、上記酸化物半導体薄膜には、以下の二つの特性が要求される。
（ア）酸化物半導体薄膜は、酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有すること
すなわち、酸化物半導体薄膜を加工する際に用いられるシュウ酸などの有機酸系ウェットエッチング液により、上記酸化物半導体薄膜が適切な速度でエッチングされ、残渣なくパターニングできることが要求される。
（イ）酸化物半導体薄膜は、ソース−ドレイン電極用ウェットエッチング液に対して不溶性であること
すなわち、酸化物半導体薄膜の上に成膜されるソース−ドレイン電極用配線膜を加工する際に用いられるウェットエッチング液（例えばリン酸、硝酸、酢酸などを含む無機酸）により、ソース−ドレイン電極は適切な速度でエッチングされるが、上記酸化物半導体薄膜の表面（バックチャネル）側が上記ウェットエッチング液によって削れたり、ダメージが入ってＴＦＴ特性やストレス耐性が低下しないようにすることが要求される。
ウェットエッチング液によるエッチングの程度（エッチング速度）は、ウェットエッチング液の種類によっても相違するが、前述したＩＧＺＯは、シュウ酸などのウェットエッチング液に対して優れた可溶性を有する［すなわち、上記（ア）の酸化物半導体薄膜加工時のウェットエッチング性に優れる］が、無機酸系ウェットエッチング液に対する可溶性も高く、無機酸系ウェットエッチング液によって極めて容易にエッチングされてしまう。そのため、ソース−ドレイン電極のウェットエッチング液による加工時に、ＩＧＺＯ膜が消失してＴＦＴの作製が困難であったり、ＴＦＴ特性などが低下するという問題がある［すなわち、上記（イ）のソース−ドレイン電極加工時のウェットエッチング耐性に劣る］。このような問題を解決するため、ソース−ドレイン電極用ウェットエッチング液として、ＩＧＺＯをエッチングしない薬液（ＮＨ４ＦとＨ２Ｏ２の混合液）を用いることも検討されているが、上記薬液の寿命は短く、不安定であるため、量産性に劣る。
上述した（イ）のソース−ドレイン電極のウェットエッチングに伴うＴＦＴ特性などの低下は、特に、図１に示すようなエッチストッパー層を有しないバックチャネルエッチ（ＢＣＥ）構造のＴＦＴで見られる。
すなわち、酸化物半導体を用いたボトムゲート薄膜トランジスタの構造は、図１に示す、エッチストッパー層を有しないバックチャネルエッチ型（ＢＣＥ型）と、図２に示す、エッチストッパー層８を有するエッチストップ型（ＥＳＬ型）の２種類に大別される。
図２におけるエッチストッパー層８は、ソース−ドレイン電極５にエッチングを施す際に酸化物半導体層４がダメージを受けてトランジスタ特性が低下するのを防止する目的で形成されるものである。図２によれば、ソース−ドレイン電極加工時に半導体層表面へのダメージが少ないため、良好なＴＦＴ特性が得られ易い。上記エッチストッパー層としては、一般的にＳｉＯ2などの絶縁膜が用いられる。
これに対し、図１では、エッチストッパー層を有しないため、工程数を簡略化でき、生産性に優れている。すなわち、製造方法によってはエッチングの際にエッチストッパー層を設けなくても酸化物半導体層４にダメージを与えないこともあり、例えばリフトオフ法によってソース−ドレイン電極５を加工する場合は酸化物半導体層４へのダメージがないためエッチストッパー層は不要であり、その場合は、図１のＢＣＥ型が用いられる。或いは、エッチストッパー層なしでも良好なＴＦＴ特性を発揮し得るように開発された特別なウェットエッチング液を用いる場合、図１のＢＣＥ型を用いることができる。
上述したように薄膜トランジスタの作製コスト低減や工程簡略化の観点からは、エッチストッパー層を有しない図１のＢＣＥ型の使用が推奨されるが、前述したウェットエッチング時の問題が強く懸念される。勿論、図２のＥＳＬ型においても、ウェットエッチング液の種類によっては、上記問題が生じる恐れがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、エッチストッパー層を有しないＢＣＥ型の薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、光やバイアスストレスなどに対してしきい値電圧の変化量が小さくストレス耐性に優れると共に、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性を有し、（イ）ソース−ドレイン電極をパターニングする際に用いられるウェットエッチング液に対して優れた耐性を有する半導体層用酸化物を備えた薄膜トランジスタを提供することにある。
またエッチストッパー層を有するＥＳＬ型の薄膜トランジスタにおいても、高い電界効果移動度を維持しつつ、ストレス耐性に優れると共に、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性を有する半導体層用酸化物を備えた薄膜トランジスタを提供することにある。
上記課題を解決することのできた本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、Ｉｎ、Ｇａ、Ｚｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であり、前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記保護膜との間に形成されており、且つ前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、Ｉｎ：２５％以下（０％を含まない）、Ｇａ：５％以上、Ｚｎ：３０．０〜６０．０％、およびＳｎ：８〜３０％であることに要旨を有する。
前記第１の酸化物半導体層のソース−ドレイン電極用ウェットエッチング液に対するエッチングレートは、前記ソース−ドレイン電極のエッチングレートの１／２以下であることが望ましい。
また本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、エッチストッパー層、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、Ｉｎ、Ｇａ、Ｚｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であり、前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記エッチストッパー層との間に形成されており、且つ前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、Ｉｎ：２５％以下（０％を含まない）、Ｇａ：８．０％以上、Ｚｎ：３０．０〜６０．０％、およびＳｎ：５〜３５％であることに要旨を有する。
更に第２の酸化物半導体層の厚さが０．５ｎｍ以上であることも望ましい。
本発明には上記薄膜トランジスタを備えた表示装置も含まれる。
本発明によれば、エッチストッパー層を有しないＢＣＥ型の薄膜トランジスタにおいて、移動度が高く、薄膜トランジスタのスイッチング特性およびストレス耐性（光照射および負バイアス印加前後のしきい値電圧のシフト量が少ないこと）に優れると共に、ウエットエッチング特性、すなわち、（ア）酸化物半導体加工用ウエットエッチング液に対しては優れた可溶性を有し（ウェットエッチング性）、（イ）ソース−ドレイン電極用ウェットエッチング液に対して優れた耐性（ウェットエッチング耐性）を有する半導体層用酸化物を備えた薄膜トランジスタを提供することができた。
またエッチストッパー層を有するＥＳＬ型の薄膜トランジスタにおいても、移動度が高く、薄膜トランジスタのスイッチング特性およびストレス耐性（光照射および負バイアス印加前後のしきい値電圧のシフト量が少ないこと）に優れると共に、ウェットエッチング特性、すなわち、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性（ウェットエッチング性）を有する半導体層用酸化物を備えた薄膜トランジスタを提供することができた。
図１は、従来の酸化物半導体層（単層）を備えた薄膜トランジスタ（ＢＣＥ型）を説明するための概略断面図である。 図２は、従来の酸化物半導体層（単層）を備えた薄膜トランジスタ（ＥＳＬ型）を説明するための概略断面図である。 図３は、本発明に用いられる酸化物半導体層として第２の酸化物半導体層（基板側からみて下側）と第１の酸化物半導体層の積層体（基板側からみて上側）を備えた薄膜トランジスタ（ＢＣＥ型）を説明するための概略断面図である。 図４は、本発明に用いられる酸化物半導体層として第２の酸化物半導体層（基板側からみて下側）と第１の酸化物半導体層の積層体（基板側からみて上側）を備えた薄膜トランジスタ（ＥＳＬ型）を説明するための概略断面図である。
本発明者らは、ＩＧＺＯ（「第２の酸化物半導体層」と表記する場合がある。）と、所定の組成からなるＩｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯ（以下、「ＩＧＺＴＯ」と表記する場合がある。）から構成される酸化物（以下、「第１の酸化物半導体層」と表記する場合がある。）を積層させて酸化物半導体層を構成すれば所期の目的が達成されることを見出し、本発明を完成した。
本明細書において「ストレス耐性に優れた」とは、後記する実施例に記載の方法で、試料に白色光を照射しながら、ゲート電極に負バイアスを印加し続けるストレス印加試験を２時間行ったとき、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量ΔＶｔｈ（絶対値）がＩＧＺＯ単層のΔＶｔｈ以下のものを意味する。
本明細書において「ウェットエッチング特性に優れた」とは、エッチストッパー層を有しないＢＣＥ型の場合は、下記（ア）ウェットエッチング性に優れること、及び（イ）ウェットエッチング耐性に優れることを満足することであり、エッチストッパー層を有するＥＳＬ型の場合は、下記（ア）ウェットエッチング性に優れることを満足することである。尚、以下では、ウェットエッチング性とウェットエッチング耐性を「ウェットエッチング特性」と総称する場合がある。
（ア）酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有すること（ウェットエッチング性に優れる）。すなわち、酸化物半導体薄膜を加工する際に用いられるシュウ酸などの有機酸系ウェットエッチング液により、本発明の積層構造を有する酸化物半導体薄膜の第１、第２の酸化物半導体層がほぼ同程度（０．１〜４倍）のエッチングレートでエッチングされ、残渣なくパターニングできることを意味する。
（イ）ソース−ドレイン電極をウェットエッチング液でパターニングしたとき、ソース−ドレイン電極はエッチングされるが、酸化物半導体層は上記ウェットエッチング液に対して不溶性であることを意味する（ウェットエッチング耐性に優れる）。本明細書では、測定の簡便化のため、後記する実施例に示すように、基板に酸化物半導体薄膜を成膜し、ソース−ドレイン電極用ウェットエッチング液でパターニングしたときのエッチング速度を測定しており、このときの第１の酸化物半導体層のエッチング速度がソース−ドレイン電極のエッチング速度の１／２以下であれば、ソース−ドレイン電極用ウェットエッチング液に対してウェットエッチング耐性に優れていると評価する。上記範囲のエッチング速度を有するものは、酸化物半導体薄膜が上記ウェットエッチング液によってエッチングされ難いため、酸化物半導体層の表面（バックチャネル）側が上記ウェットエッチング液によって削れたり、ダメージが入ってＴＦＴ特性やストレス耐性が低下しない。
以下、本発明に至った経緯を説明しつつ、本発明について詳述する。
上記したようにＩＧＺＯは移動度が高い酸化物半導体層として汎用されているが、ディスプレイの大型化、高速駆動化に対応したより高いストレス耐性が求められている。
そこで本発明者らは、酸化物半導体層として有用なＩＧＺＯのストレス耐性を向上させるため、種々検討を重ねてきた。
その結果、ＩＧＺＯをＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯ2などの絶縁体で構成されている保護膜（ＢＣＥ型）、或いはエッチストッパー層（ＥＳＬ型）（以下、これらをまとめて「酸化物系絶縁体」ということがある。）に接触させる構造とした場合、ＩＧＺＯと酸化物系絶縁体との界面は異種材料の接触に起因して、ＩＧＺＯとの界面に酸素欠陥による捕獲準位が形成されやすいことがわかった。
そこで本発明では、ＩＧＺＯからなる第２の酸化物半導体層と、酸化物絶縁体との間にＩＧＺＴＯからなる第１の酸化物半導体層を介在させ、酸化物半導体層を第１、第２の酸化物半導体層の積層構造とした。
すなわち、本発明では、酸化物系絶縁体と第２の酸化物半導体層との間に第２の酸化物半導体層の保護層として第１の酸化物半導体層を設けた。そのため、第２の酸化物半導体層が、酸化物系絶縁体と直接接触しなくなり、上記酸素欠損に起因する捕獲準位の形成を抑制できる。
なお、第１の酸化物半導体層と第２の酸化物半導体層はＳｎの有無の点で構成元素は厳密には異なるが、Ｓｎを除く元素は重複しているため、第１の酸化物半導体層の構成元素の比率を適切に制御することによって、第１の酸化物半導体層と第２の酸化物半導体層との接触界面での捕獲準位の形成を抑制できる。その結果、第２の酸化物半導体層の界面構造が安定化し、高移動度を維持しつつ、ストレス耐性が向上すると考えられる。
また第１の酸化物半導体層は、酸化物系絶縁体との界面で酸素欠損を生じにくいだけでなく、酸化物半導体層全体の移動度は第２の酸化物半導体層で十分に確保できるため、酸化物半導体層全体の移動度等のＴＦＴ特性をほとんど低減させることはない。
更に本発明では、上記積層構造によって酸化物半導体層のウェットエッチング特性を改善できた。すなわち、ＢＣＥ型、ＥＳＬ型共に（ア）本発明の酸化物半導体層は、酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有する（ウェットエッチング性に優れる）。酸化物半導体層を積層構造とすると、金属の種類や含有量の相違に起因して配線パターンを形成する際に、第１層と第２層とでサイドエッチング量が異なるなど所望の形状にパターニングできなくなるなどの問題が生じる。しかしながら本発明では第１の酸化物半導体層と第２の酸化物半導体層の成分組成、及び組成比を適切に制御することによって、第１の酸化物半導体層と第２の酸化物半導体層のエッチングレートを同等にすることができる。
またＢＣＥ型の場合、（イ）本発明の第１の酸化物半導体層は、ソース−ドレイン電極用ウェットエッチング液に対して不溶性が高い（ウェットエッチング耐性に優れる）。本発明の第１の酸化物半導体層は、無機酸系ウェットエッチング液によってエッチングされ難いため、酸化物半導体層の表面（バックチャネル）側が上記ウェットエッチング液によって削れたり、ダメージが入ってＴＦＴ特性やストレス耐性が低下されない。
第１の酸化物半導体層を構成する各金属元素（Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）の含有量（第１の酸化物半導体層中に含まれる全金属元素に対する割合（酸素を除く）、以下同じ）は第２の酸化物半導体層の種類や組成比、移動度、キャリア密度、ウェットエッチング特性などを考慮して決定すればよい。
Ｉｎ：ＢＣＥ型、ＥＳＬ型共に２５％以下（０％を含まない）
Ｉｎは、酸化物半導体層の抵抗低減に有効な元素である。このような効果を有効に発現させるためには、ＢＣＥ型、ＥＳＬ型のいずれの場合も、好ましくは１％以上、より好ましくは３％以上、更に好ましくは５％以上である。一方、Ｉｎ含有量が多すぎるとストレス耐性が低下することがあるため、第１の酸化物半導体層がいずれの場合も２５％以下、好ましくは２３％以下、より好ましくは２０％以下である。
Ｇａ：ＢＣＥ型の場合は５％以上、ＥＳＬ型の場合は、８．０％以上
Ｇａは酸素欠損の発生を抑制し、ストレス耐性向上に有効な元素である。このような効果を有効に発現するには、エッチストッパー層を有しないＢＣＥ型の場合は、５％以上、好ましくは１０％以上、より好ましくは１５％以上とする。一方、エッチストッパー層を有するＥＳＬ型の場合は、８．０％以上、好ましくは１０％以上、より好ましくは１２％以上とする。Ｇａ含有量が多すぎると、相対的に電子の電導パスを担っているＩｎやＳｎ量が低下し、結果的に移動度が低下することがある。したがってＧａ含有量は、ＢＣＥ型、ＥＳＬ型のいずれの場合も、好ましくは４０％以下、より好ましくは３０％以下、更に好ましくは２０％以下である。
Ｚｎ：ＢＣＥ型、ＥＳＬ型共に３０．０〜６０．０％
Ｚｎは、ウェットエッチングレートに影響を及ぼす元素であり、Ｚｎが少なすぎると酸化物半導体加工用ウェットエッチング液でのウェットエッチング性が悪くなる。またＺｎが少なすぎるとアモルファス構造が不安定となり、ＴＦＴがスイッチング動作しなくなることがある。したがってＺｎ含有量は、ＢＣＥ型、ＥＳＬ型のいずれの場合も、３０．０％以上、好ましくは３５％以上、より好ましくは４０％以上である。一方、Ｚｎ含有量が多すぎると酸化物半導体加工用ウェットエッチング液に対するウェットエッチングレートが早くなりすぎて所望のパターン形状とすることが困難となる。また酸化物半導体薄膜が結晶化したり、ＩｎやＳｎなどの含有量が相対的に減少してストレス耐性が悪化することがある。したがってＺｎ含有量は、いずれの場合も、６０．０％以下、好ましくは５７％以下、より好ましくは５５％以下である。
Ｓｎ：ＢＣＥ型の場合は８〜３０％、ＥＳＬ型の場合は、５〜３５％
Ｓｎは、移動度向上、ウェットエッチング耐性向上に有効な元素である。Ｓｎ含有量が少なすぎるとストレス耐性が悪化したり、ウェットエッチング速度が増加して、ソース−ドレイン電極をウェットエッチングする際、酸化物半導体層を構成する薄膜の膜厚減少や表面へのダメージ増加を招くため、ＴＦＴ特性の低下をもたらす。また酸化物半導体加工用ウェットエッチング液に対してもウェットエッチング性が悪くなることがある。したがってエッチストッパー層を有しないＢＣＥ型の場合は８％以上、好ましくは１０％以上、より好ましくは１２％以上である。ＥＳＬ型の場合は、５％以上、好ましくは８％以上、より好ましくは１０％以上である。Ｓｎ含有量が多すぎるとストレス耐性が低下すると共に、酸化物半導体加工用ウェットエッチング液に対するウェットエッチングレートが低下することがある。特に酸化物半導体加工用ウェットエッチング液として汎用されるシュウ酸等の有機酸に不溶となり、酸化物半導体層の加工ができなくなる。したがってＢＣＥ型の場合は３０％以下、好ましくは２８％以下、より好ましくは２５％以下である。一方、ＥＳＬ型の場合は、３５％以下、好ましくは３０％以下、より好ましくは２５％以下である。
ＢＣＥ型、ＥＳＬ型共に第１の酸化物半導体層の好ましい組成としては、上記各金属元素のバランスを考慮し、所望とする特性が有効に発揮されるよう、適切な範囲を設定することが好ましい。
本発明の第２の酸化物半導体層を構成する金属元素（Ｉｎ、Ｇａ、Ｚｎ）の各金属間の比率は、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されない。もっとも上記したように添加する金属元素の含有量（原子％）によっては、移動度やウェットエッチング特性に悪影響を及ぼすため、適宜調整することが望ましい。例えばウェットエッチング時のエッチングレートは第１の酸化物半導体層と第２の酸化物半導体層とでほぼ同程度とすることが望ましいため、エッチングレート比がほぼ同程度(エッチングレート比で０．１〜４倍)となるように成分組成を調整すればよい。
本発明の第２の酸化物半導体層の厚さはＢＣＥ型、ＥＳＬ型共に、特に限定されないが、第２の酸化物半導体層が薄すぎると基板面内の特性（移動度、Ｓ値、ＶｔｈなどのＴＦＴ特性）にばらつきが生じる恐れがある。よって、特性のばらつきを十分に抑える観点からは、第２の酸化物半導体層の厚さを、好ましくは０．５ｎｍ以上、より好ましくは５ｎｍ以上、更に好ましくは１０ｎｍ以上とすることが望ましい。一方、厚すぎると酸化物半導体層の加工性が悪くなったり、エッチング成膜に時間を要して生産コストが増加することがあるため、好ましくは１００ｎｍ以下、より好ましく５０ｎｍ以下とすることが望ましい。
また第１の酸化物半導体層の厚さもＢＣＥ型、ＥＳＬ型共に特に限定されないが、第１の酸化物半導体層の厚さが薄すぎると上記第１の酸化物半導体層を形成した効果が十分に発揮されないことがあるため、いずれの場合も、好ましくは２０ｎｍ以上、より好ましくは３０ｎｍ以上とすることが望ましい。一方、厚すぎると移動度が低下する恐れがあるため、いずれの場合も、好ましくは５０ｎｍ以下、より好ましくは４０ｎｍ以下とすることが望ましい。
第２の酸化物半導体層と第１の酸化物半導体層との合計の膜厚はＢＣＥ型、ＥＳＬ型共に、上記範囲内で適宜組み合わせればよいが、酸化物半導体層全体の膜厚が厚くなりすぎると生産コストが増加したり、薄膜トランジスタの薄型化を阻害することになるため、いずれの場合も、好ましくは１００ｎｍ以下、より好ましくは５０ｎｍ以下である。合計膜厚の下限は上記各酸化物半導体層の効果を発揮しうる程度の膜厚を採用すればよい。
次に本発明の第１の酸化物半導体層（ＩＧＺＴＯ）と第２の酸化物半導体層（ＩＧＺＯ／ＩＺＴＯ）の積層構造の好ましい実施態様について説明する。
まず、従来例では図１（エッチストッパー層なし：ＢＣＥ型）、図２（エッチストッパー層有り：ＥＳＬ型）に示すようにＩＧＺＯからなる第２の酸化物半導体層４（単層）で構成されており、第２の酸化物半導体層４が保護膜６（図１）、又はエッチストッパー層８（図２）、及びゲート絶縁膜３と直接接触する構成であった。
図３は本発明のＢＣＥ型の好ましい実施態様の一例である。第２の酸化物半導体層４（ＩＧＺＯ）は保護膜６との界面で酸素欠損による捕獲準位を形成しやすいため、第１の酸化物半導体層４Ａ（ＩＧＺＴＯ）を第２の酸化物半導体層（ＩＧＺＯ）と保護膜６との間に形成することによって、酸素欠損による問題やソース−ドレイン電極用ウェットエッチング液から第２の酸化物半導体層を保護することもできる。
図示例では、第１の酸化物半導体層４Ａが保護膜６と直接接触するように構成されているが、第１の酸化物半導体層４Ａと保護膜６との間に他の層を介在させることもできる。
図４は本発明のＥＳＬ型の好ましい実施態様の他の一例である。第１の酸化物半導体層４Ａは、第２の酸化物半導体層４とエッチストッパー層８との間に形成されている。図示例では、第１の酸化物半導体層４Ａがエッチストッパー層８と直接接触するように構成されているが、第１の酸化物半導体層４Ａとエッチストッパー層８との間に他の層を介在させることもできる。第２の酸化物半導体層４（ＩＧＺＯ）はエッチストッパー層８との界面で酸素欠損による捕獲準位を形成しやすいため、第１の酸化物半導体層４Ａ（ＩＧＺＴＯ）を第２の酸化物半導体層４（ＩＧＺＯ）とエッチストッパー層との間に形成することによって、このような問題を解消できる。また第２の酸化物半導体層４は移動度が高いため、エッチストッパー層８側ではなく、電流が多く流れるゲート絶縁膜３側に配置することで、高移動度を実現できる。
次に本発明の酸化物半導体層の製造方法について説明する。
上記ＩＧＺＯからなる第２の酸化物半導体層とＩＧＺＴＯからなる第１の酸化物半導体層は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある。）を用いて成膜することが好ましい。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できる。また、塗布法などの化学的成膜法によって酸化物を形成しても良い。
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の薄膜を形成できる。具体的には第２の酸化物半導体層を成膜するターゲットとして、Ｉｎ、Ｇａ、及びＺｎから構成される酸化物ターゲット（ＩＧＺＯターゲット）を使用できる。
また第１の酸化物半導体層を成膜するターゲットとして、Ｉｎ、Ｇａ、Ｚｎ、及びＳｎから構成される酸化物ターゲット（ＩＧＺＴＯターゲット）を使用することができる。
あるいは、組成の異なる二つのターゲットを同時放電するコスパッタ法（Ｃｏ−Ｓｐｕｔｔｅｒ法）を用いても成膜しても良い。または上記元素の少なくとも２種以上を含む混合物の酸化物ターゲットを用いることもできる。
上記ターゲットは、例えば粉末焼結法によって製造することができる。
第２の酸化物半導体層と第１の酸化物半導体層をスパッタリング法で成膜する場合、真空状態を保ったまま連続的に成膜することが望ましい。第２の酸化物半導体層と第１の酸化物半導体層を成膜する際に大気中に暴露すると、空気中の水分や有機成分が薄膜表面に付着し、コンタミ（品質不良）の原因となるからである。
上記ターゲットを用いてスパッタリング法で成膜する場合、スパッタリング成膜時に薄膜中から離脱する酸素を補間し、酸化物半導体層の密度をできるだけ高くする（好ましくは６．０ｇ／ｃｍ3以上）ためには、成膜時のガス圧、酸素添加量（酸素の分圧）、スパッタリングターゲットへの投入パワー、基板温度、Ｔ−Ｓ間距離（スパッタリングターゲットと基板との距離）などを適切に制御することが好ましい。
具体的には、例えば、下記スパッタリング条件で成膜することが好ましい。
上記ターゲットを用いてスパッタリングするに当たっては、基板温度をおおむね、室温〜２００℃程度に制御し、酸素添加量を適切に制御して行うことが好ましい。
酸素添加量は、半導体として動作を示すよう、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すればよいが、おおむね半導体キャリア濃度が１０15〜１０16ｃｍ-3となるように酸素量を添加することが好ましい。
またスパッタリング成膜時のガス圧、スパッタリングターゲットへの投入パワー、Ｔ−Ｓ間距離（スパッタリングターゲットと基板との距離）などを適切に制御して、酸化物半導体層の密度を調整することが好ましい。例えば成膜時の全ガス圧は、スパッタ原子同士の散乱が抑制されるため低いほどよく、緻密（高密度）な膜を成膜できる。好ましいガス圧はおおむね１〜３ｍＴｏｒｒの範囲内であることが好ましい。また投入パワーも高いほどよく、おおむね２００Ｗ以上に設定することが推奨される。
また酸化物半導体層の密度は、成膜後の熱処理条件によっても影響を受けるため、成膜後の熱処理条件も適切に制御することが好ましい。成膜後の熱処理は、例えば大気雰囲気および水蒸気雰囲気下にて、おおむね２５０〜４００℃で１０分〜３時間程度行うことが好ましい。このような熱処理は例えばＴＦＴの製造過程における熱履歴においても制御することが可能である。例えばプレアニール処理（酸化膜半導体層をウェットエッチングした後のパターニング後の熱処理）を行うことによって密度を高めることができる。
本発明には、上記酸化物をＴＦＴの半導体層として備えたＴＦＴも包含される。ＴＦＴは上記酸化物半導体層は第２の酸化物半導体層と第１の酸化物半導体層の積層構造を備えていればよく、ゲート絶縁膜を含めて他の構成については特に限定されない。例えば基板上に、ゲート電極、ゲート絶縁膜、上記酸化物半導体層、ソース電極、ドレイン電極（ソース電極とドレイン電極はまとめて、ソース−ドレイン電極ということがある）、保護膜、及びエッチストッパー層を設ける場合はエッチストッパー層（ＥＳＬ型）を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。なお、保護膜は図においても示されるようにソース−ドレイン電極の上側に形成されるが、ゲート絶縁膜、上記酸化物半導体層、ソース−ドレイン電極を保護する趣旨で形成されるものである。
以下、図３を参照しながら、エッチストッパー層を有しないＢＣＥ型ＴＦＴの製造方法の実施形態を説明する。図３および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図３には、ボトムゲート型構造のＴＦＴを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴであっても良い。
図３では、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に第２の酸化物半導体層４が形成されている。第２の酸化物半導体層４上には第１の酸化物半導体層４Ａが形成され、更にその上にはソース−ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜（図示せず）がドレイン電極５に電気的に接続されている。
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極として、電気抵抗率の低いＡｌやＣｕの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）、シリコン酸窒化膜（ＳｉＯＮ）などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
次いで酸化物半導体層（基板側から順に第２の酸化物半導体層４、第１の酸化物半導体層４Ａ）を形成する。第２の酸化物半導体層４もＩＧＺＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。同様に第１の酸化物半導体層４Ａは、第１の酸化物半導体層４Ａを構成するＩＧＺＴＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。
第２の酸化物半導体層４、第１の酸化物半導体層４Ａを順次、真空一環で連続成膜するのが好ましい。この際、第１の酸化物半導体を上記した組成を満たすように制御すると、スパッタリングレートが向上すると共にウェットエッチング特性も向上する。
酸化物半導体層をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニール条件としては、例えば、温度：約２５０〜４００℃、時間：約１０分〜１時間などが挙げられる。
プレアニールの後、ソース−ドレイン電極を形成する。ソース−ドレイン電極５の種類は特に限定されず、汎用されているもの用いることができる。例えばゲート電極と同様ＭｏやＡｌ、Ｃｕなどの金属または合金を用いても良い。
ソース−ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行なって電極を形成することができる。
次に、酸化物半導体層４Ａ、ソース−ドレイン電極５の上に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。保護膜６はＳｉＯ2やＳｉＯＮ、ＳｉＮなどが用いられる。また、スパッタリング法を用いて保護膜６を形成しても良い。酸化物半導体層４Ａの表面は、ＣＶＤによるプラズマダメージによって容易に導通化してしまうため（おそらく第１の酸化物半導体表面に生成される酸素欠損が電子ドナーとなるためと推察される。）、保護膜６の成膜前にＮ2Ｏプラズマ照射を行ってもよい。Ｎ2Ｏプラズマの照射条件は、例えば下記文献に記載の条件を採用すればよい。
Ｊ．Ｐａｒｋら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１９９３，０５３５０５（２００８）
次に、常法に基づき、コンタクトホール７を介して透明導電膜をドレイン電極５に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース−ドレイン電極で例示したものを用いることができる。
以下、図４を参照しながら、エッチストッパー層を有するＥＳＬ型ＴＦＴの製造方法の実施形態を説明する。図４および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図４には、ボトムゲート型構造のＴＦＴを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴであっても良い。トップゲート型ＴＦＴにおいても、第２の酸化物半導体層とエッチストッパー層との間に第１の酸化物半導体層を介在させればよい。
図４では、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に第２の酸化物半導体層４が形成されている。第２の酸化物半導体層４上には第１の酸化物半導体層４Ａが形成され、更にその上にはエッチストッパー層８、ソース−ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜（図示せず）がドレイン電極５に電気的に接続されている。
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極として、電気抵抗率の低いＡｌやＣｕの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）、シリコン酸窒化膜（ＳｉＯＮ）などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
次いで酸化物半導体層（基板側から順に第２の酸化物半導体層４、第１の酸化物半導体層４Ａ）を形成する。第２の酸化物半導体層４もＩＧＺＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。同様に第１の酸化物半導体層４Ａは、第１の酸化物半導体層４Ａを構成するＩＧＺＴＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。
第２の酸化物半導体層４、第１の酸化物半導体層４Ａを順次、真空一環で連続成膜するのが好ましい。この際、第１の酸化物半導体を上記した組成を満たすように制御すると、スパッタリングレートが向上すると共にウェットエッチング特性も向上する。
酸化物半導体層をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニール条件としては、例えば、温度：約２５０〜４００℃、時間：約１０分〜１時間などが挙げられる。
プレアニールの後、エッチストッパー層８を形成する。エッチストッパー層８は一般的にＳｉＯ2などの絶縁膜が用いられる。エッチストッパー層８を形成せずに、ソース−ドレイン電極５を形成すると、ソース−ドレイン電極５にエッチングを施す際に酸化物半導体層がダメージを受けてトランジスタ特性が低下する恐れがある。エッチストッパー層８の種類は特に限定されず、汎用されているものを用いればよく、例えば保護膜と同様、ＳｉＯ2などで形成すればよい。
ソース−ドレイン電極５の種類は特に限定されず、汎用されているもの用いることができる。例えばゲート電極と同様ＭｏやＡｌ、Ｃｕなどの金属または合金を用いても良い。電極の形成はスパッタリング法が広く用いられる。
ソース−ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行なって電極を形成することができる。
次に、酸化物半導体層４Ａ、ソース−ドレイン電極５の上に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。保護膜６はＳｉＯ2やＳｉＯＮ、ＳｉＮなどが用いられる。また、スパッタリング法を用いて保護膜６を形成しても良い。
次に、常法に基づき、コンタクトホール７を介して透明導電膜をドレイン電極５に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース−ドレイン電極で例示したものを用いることができる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例１（ＢＣＥ型）
（ストレス耐性の評価）
酸化物半導体層を有するＴＦＴ（図１、図３）を作製し、ストレス耐性を評価した。
まず、ガラス基板１（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍにて成膜した。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜時のガス圧：１３３Ｐａ、成膜温度：３２０℃にて成膜した。
次に、ゲート絶縁膜３上に第２の酸化物半導体層４（ＩＧＺＯ：原子％比でＩｎ：Ｇａ：Ｚｎ＝１：１：１）を成膜してから、表１に示す組成の酸化物半導体層（第１の酸化物半導体層４Ａ）を、酸化物半導体層の組成に応じた組成を有する酸化物スパッタリングターゲットを用いて下記条件のスパッタリング法によって所定の膜厚で成膜した（表１中、Ｎｏ．１〜１０；図３）。なお、以下の実施例では、特に断りのない限り、第１の酸化物半導体層の膜厚を３０ｎｍ、第２の酸化物半導体層の膜厚を１０ｎｍとして実験を行なった。
なお、図１の例では酸化物半導体層は第２の酸化物半導体層４（単層）のみであり、第１の酸化物半導体層４Ａは成膜していない。
酸化物半導体層を構成する第２の酸化物半導体層４と第１の酸化物半導体層４Ａの成膜は途中でチャンバーを大気開放せず、連続的に成膜を行った。
このようにして得られた酸化物半導体層中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。第１、第２の酸化物半導体層の金属元素の含有量は成膜に用いた酸化物スパッタリングターゲット中の金属元素の含有量と組成比は同じであった。
第２の酸化物半導体層４、第１の酸化物半導体層４Ａの成膜はいずれもＤＣスパッタリング法を用いて成膜した。スパッタリングに使用した装置は（株）アルバック社製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）×１００＝４％
成膜パワー密度：２．５５Ｗ／ｃｍ2
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学社製「ＩＴＯ−０７Ｎ」を使用した。
酸化物半導体層をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気雰囲気にて３５０℃で１時間行なった。
次に、純Ｍｏを使用し、リフトオフ法によりソース−ドレイン電極５を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｍｏ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース−ドレイン電極用Ｍｏ薄膜の成膜条件は上記ゲート電極と同じとした。その後、フォトリソグラフィ、およびウェットエッチングによりパターニングした。ウェットエッチング液には、ナガセケムテックス社製「ＡＣ１０１」を用いた。具体的には混酸エッチャント（ＡＣ１０１：純水＝１：０．７５）を用いて液温を室温に維持しながらパターニングを確実に行い、且つソース−ドレイン電極の短絡を防ぐために、膜厚に対して２０％相当のオーバーエッチングを行った。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２５μｍとした。
このようにしてソース−ドレイン電極５を形成した後、その上に、酸化物半導体層を保護する保護膜６を形成した。保護膜６として、ＳｉＯ2（膜厚１００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚３５０ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ社製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2膜、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
次にフォトリソグラフィ、およびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成した。
このようにして得られた各ＴＦＴについて、以下のようにして光照射と負バイアスストレス印加後のストレス耐性を評価した。
本実施例では、ゲート電極に負バイアスをかけながら光（白色光）を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
波長：４００ｎｍ
照度（ＴＦＴに照射される光の強度）：０．１μＷ／ｃｍ2
光源：ＯＰＴＯＳＵＰＰＬＹ社製ＬＥＤ（ＮＤフィルターによって光量を調整）
ストレス印加時間：２時間
本実施例では、２時間のストレス印加におけるしきい値電圧の変動値をしきい値電圧シフト量ΔＶｔｈとし、ＴＦＴ特性におけるストレス耐性の指標とした。本発明ではΔＶｔｈ（絶対値）が８．０Ｖ以下（図１の従来例（単層）の構成例（参考基準）のΔＶｔｈよりも低い値）のものをストレス耐性が良好（○評価）とした。結果を表１に示す。
（ウェットエッチング特性の評価）
ウェットエッチング特性を評価するために酸化物半導体層を積層構造とせずに、第１、第２の酸化物半導体層、純Ｍｏ膜の夫々について、酸化物半導体加工用エッチング液またはソース−ドレイン電極用エッチング液を用いたときのエッチングレートを測定した。そして、酸化物半導体加工用エッチング液に対するウェットエッチング性（第１の酸化物半導体層と第２の酸化物半導体層とのエッチングレート差）、ソース−ドレイン電極用エッチング液に対するウェットエッチング耐性（第１の酸化物半導体層と純Ｍｏ膜とのエッチングレート差）を評価した。
本発明の積層構造に用いる第１の酸化物半導体層について、以下のようにして試料を作製し、ウェットエッチング特性を評価した。
実施例１（ストレス耐性評価）と同様にしてガラス基板にゲート電極（Ｍｏ）、ゲート絶縁膜（ＳｉＯ2）を順次成膜した。次にＩｎＺｎＳｎＯ（Ｉｎ：Ｚｎ：Ｓｎ＝２０：５６．７：２３．３）、Ｇａ2Ｏ3、ＺｎＯ、およびＳｎＯ2の４つのターゲットを基板の周囲に配置し、静止している基板に第１の酸化物半導体層（膜厚４０ｎｍ）を上記ストレス耐性評価の第１の酸化物半導体層のスパッタリング条件と同じ条件のスパッタリング法で成膜した。
このような成膜方法によれば、ＩＧＺＴＯの組成比を基板上の位置によって変えることができる。すなわち、ターゲットから遠ざかるにしたがって膜中のターゲット構成元素の比率が低下する。例えばＳｎＯ2ターゲットに近い位置では、組成はＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝１３．９：９．６：５５．８：２０．７となるが（表１のＮｏ．９）、基板中央ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝５．６：３９．８：３８．９：１５．７となる（Ｎｏ．６）。またＺｎＯターゲットに近い位置ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝６．０：１５．０：７３．０：６．０となる（Ｎｏ．５）。
なお、このような成膜方法は従来から最適な組成比を調べる手法として確立されている。
また第２の酸化物半導体層に相当するＩＧＺＯ（原子％比（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）、ソース−ドレイン電極に相当する純Ｍｏ膜も夫々作製し（成膜条件は夫々実施例１（ストレス耐性評価）と同じ）、同様にして各ウェットエッチング液に対するウェットエッチング特性を調べた。
上記各試料のウェットエッチング特性は、（ア）酸化物半導体加工用ウェットエッチング液［関東化学社製「ＩＴＯ−０７Ｎ」、液温：室温］中に、上記試料を浸漬してエッチングを行った。エッチング前後の酸化物半導体薄膜の膜厚の変化（削れ量）を測定し、エッチング時間との関係に基づき、エッチング速度を算出した。
また（イ）ソース−ドレイン電極用ウェットエッチング液［ナガセケムテックス社製「ＡＣ１０１」と純水の混酸エッチャント（ＡＣ１０１：純水＝１：０．７５）、液温：室温］中に、上記試料を浸漬してエッチングを行い、同様にしてエッチング速度を算出した。
なお、酸化物半導体加工用ウェットエッチング液に対する第２半導体層に相当するＩＧＺＯ膜のエッチングレートは２１ｎｍ／分であった。またソース−ドレイン電極用ウェットエッチング液に対する純Ｍｏ膜のエッチングレートは２００ｎｍ／分であった。
ＩＧＺＴＯ膜（Ｎｏ．１〜１０）とＩＧＺＯ膜とのエッチングレート比が０．１〜４倍の場合、（ア）酸化物半導体加工用ウェットエッチング液に対するウェットエッチング性が良好（○）と評価し、上記エッチングレート比が上記範囲外の場合を不良（×）と評価した。
また第１の酸化物半導体層のエッチングレートが純Ｍｏ膜のエッチングレートに対して１／２以下であれば、（イ）ソース−ドレイン電極用ウェットエッチング液に対するウェットエッチング耐性が良好（○）と評価し、１／２超の場合を上記ウェットエッチング耐性が不良（×）と評価した。
（総合評価）
上記ストレス耐性、及びウェットエッチング特性の結果に基づいて下記基準で判定した。
○：ストレス耐性 ΔＶｔｈ≦８．０Ｖ、且つ
ウェットエッチング特性
（ア）酸化物半導体層用エッチング液：○評価
（イ）ソース−ドレイン電極用ウェットエッチング液：○評価
×：上記○評価以外
なお、前記「ΔＶｔｈ≦８．０Ｖ」は、第２の酸化物半導体層単層の場合と比べてストレス耐性が良好と評価できる基準である。
Ｎｏ．２、３、６〜１０は本発明の第１の酸化物半導体層に含まれる成分組成を規定の範囲内で制御した例であり、優れたストレス耐性とエッチング特性を有していた。
Ｎｏ．１は、Ｓｎの含有量が少ない例である。Ｓｎが少なかったため、ストレス耐性が悪く、またソース−ドレイン電極用ウェットエッチング液に対して第１の酸化物半導体層が溶出してしまった。
Ｎｏ．４は、Ｓｎ含有量が少ない例である。Ｎｏ．１と同じく、Ｓｎが少なかったため、ストレス耐性が悪く、ソース−ドレイン電極用ウェットエッチング液に対してもウェットエッチング耐性が悪かった。また第１と第２のスパッタリングレートが異なり、ＩＧＺＯよりも第１の酸化物半導体層のエッチング速度が速かった。
Ｎｏ．５は、Ｚｎ含有量が多く、またＳｎ含有量が少ない例である。Ｚｎが多く、また、Ｓｎが少なかったため、ソース−ドレイン電極用ウェットエッチング液に対して第１の酸化物半導体層が溶出してしまった。
実施例２（ＥＳＬ型）
（ストレス耐性評価）
酸化物半導体層を有するＴＦＴ（図２、図４）を作製し、ストレス耐性を評価した。
まず、ガラス基板１（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍにて成膜した。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜時のガス圧：１３３Ｐａ、成膜温度：３２０℃にて成膜した。
次に、ゲート絶縁膜３上に第２の酸化物半導体層４（ＩＧＺＯ：（原子％比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を成膜してから、表２に示す組成の酸化物半導体層（第１の酸化物半導体層４Ａ）を、酸化物半導体層の組成に応じた組成を有する酸化物スパッタリングターゲットを用いて下記条件のスパッタリング法によって所定の膜厚で成膜した（表２中、Ｎｏ．１〜１６；図４）。
なお、図２の例では酸化物半導体層は第２の酸化物半導体層４（単層）のみであり、第１の酸化物半導体層４Ａは成膜していない。
酸化物半導体層を構成する第２の酸化物半導体層４と第１の酸化物半導体層４Ａの成膜は途中でチャンバーを大気開放せず、連続的に成膜を行った。
このようにして得られた酸化物半導体層中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。第１、第２の酸化物半導体層の金属元素の含有量は成膜に用いた酸化物スパッタリングターゲット中の金属元素の含有量と組成比は同じであった。
第２の酸化物半導体層４、第１の酸化物半導体層４Ａの成膜はいずれもＤＣスパッタリング法を用いて成膜した。スパッタリングに使用した装置は（株）アルバック社製「ＣＳ−２００」であり、スパッタリング条件は以下の通りである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）×１００＝４％
成膜パワー密度：２．５５Ｗ／ｃｍ2
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。（ア）ウェットエッチャント液としては、関東化学社製「ＩＴＯ−０７Ｎ」を使用した。
酸化物半導体層をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気雰囲気にて３５０℃で１時間行なった。
次にエッチストッパー層８として、プラズマＣＶＤ法を用いてチャネル層（酸化物半導体層）上にシリコン酸化膜（ＳｉＯ2）を１００ｎｍ成膜した。具体的には、基板温度：２００℃、成膜パワー：１００Ｗ、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガスにて成膜した。なお、エッチストッパー層８は、ゲート絶縁膜と同じ装置を用いて成膜した。
次に、純Ｍｏを使用し、リフトオフ法によりソース−ドレイン電極５を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｍｏ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース−ドレイン電極用Ｍｏ薄膜の成膜条件は上記ゲート電極と同じとした。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２５μｍとした。
このようにしてソース−ドレイン電極５を形成した後、その上に、保護膜６を形成した。保護膜６として、ＳｉＯ2（膜厚１００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚３５０ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ社製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2膜、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
次にフォトリソグラフィ、およびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成した。
このようにして得られた各ＴＦＴについて、以下のようにして光照射と負バイアスストレス印加後のストレス耐性を評価した。
本実施例では、ゲート電極に負バイアスをかけながら光（白色光）を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
波長：４００ｎｍ
照度（ＴＦＴに照射される光の強度）：０．１μＷ／ｃｍ2
光源：ＯＰＴＯＳＵＰＰＬＹ社製ＬＥＤ（ＮＤフィルターによって光量を調整）
ストレス印加時間：２時間
本実施例では、２時間のストレス印加におけるしきい値電圧の変動値をしきい値電圧シフト量ΔＶｔｈとし、ＴＦＴ特性におけるストレス耐性の指標とした。本発明ではΔＶｔｈ（絶対値）が３．０Ｖ以下のものをストレス耐性が良好（○評価）とし、上記ΔＶｔｈが３．０Ｖ超のものを不合格（判定：×）とした。
た。結果を表２に示す。
（ウェットエッチング特性の評価）
ウェットエッチング特性を評価するために酸化物半導体層を積層構造とせずに、第１、第２の酸化物半導体層について夫々のエッチングレートを測定し、酸化物半導体加工用エッチング液に対するウェットエッチング性（第１の酸化物半導体層と第２の酸化物半導体層とのエッチングレート差）を評価した。
本発明の積層構造に用いる第１の酸化物半導体層について、以下のようにして試料を作製し、ウェットエッチング特性を評価した。
実施例２（ストレス耐性評価）と同様にしてガラス基板にゲート電極（Ｍｏ）、ゲート絶縁膜（ＳｉＯ2）を順次成膜した。次にＩｎＺｎＳｎＯ（Ｉｎ：Ｚｎ：Ｓｎ＝２０：５６．７：２３．３）、Ｇａ2Ｏ3、ＺｎＯ、およびＳｎＯ2の４つのターゲットを基板の周囲に配置し、静止している基板に第１の酸化物半導体層（膜厚４０ｎｍ）を上記実施例２（ストレス耐性評価）の第１の酸化物半導体層のスパッタリング条件と同じ条件のスパッタリング法で成膜した。
このような成膜方法によれば、ＩＧＺＴＯの組成比を基板上の位置によって変えることができる。すなわち、ターゲットから遠ざかるにしたがって膜中のターゲット構成元素の比率が低下する。例えばＳｎＯ2ターゲットに近い位置では、組成はＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝３．６：５２．７：２９．７：１４．０となるが（表２のＮｏ．１）、基板中央ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝５．０：３５．３：４９．１：１０．６となる（Ｎｏ．１０）。またＺｎＯターゲットに近い位置ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝１０．６：１３．０：６０．８：１５．５となる（Ｎｏ．１５）。
なお、このような成膜方法は従来から最適な組成比を調べる手法として確立されている。
また第２の酸化物半導体層に相当するＩＧＺＯ（原子％比でＩｎ：Ｚｎ：Ｓｎ＝１：１：１）、を作製し（成膜条件は実施例２（ストレス耐性評価）の第２の酸化物半導体層と同じ）、上記Ｎｏ．１〜１６と同様にしてウェットエッチング特性を調べた。
上記各試料のウェットエッチング特性は、（ア）酸化物半導体加工用ウェットエッチング液［関東化学社製「ＩＴＯ−０７Ｎ」、液温：室温］中に、上記試料を浸漬してエッチングを行った。エッチング前後の酸化物半導体薄膜の膜厚の変化（削れ量）を測定し、エッチング時間との関係に基づき、エッチング速度を算出した。
また第２の酸化物半導体層に相当するＩＧＺＯのエッチングレートは２１ｎｍ／分であった。
ＩＧＺＴＯ膜（Ｎｏ．１〜１６）とＩＧＺＯ膜のエッチングレート比が０．１〜４倍の場合、（ア）酸化物半導体加工用ウェットエッチング液に対するウェットエッチング性が良好（○）と評価し、上記エッチングレート比が上記範囲外の場合を不良（×）と評価した。
（総合評価）
上記ストレス耐性、及びウェットエッチング特性の結果に基づいて下記基準で判定した。
○：ストレス耐性 ΔＶｔｈ≦３．０Ｖ、且つ
ウェットエッチング特性 ○評価
×：上記○評価以外
なお、ΔＶｔｈが３．０Ｖ以下であれば、第２の酸化物半導体層単層と比べてストレス耐性が良好と評価できる。
Ｎｏ．２〜１２、１４は本発明の第１の酸化物半導体層に含まれる成分組成を規定の範囲内で制御した例であり、優れたストレス耐性とエッチング特性を有していた。
Ｎｏ．１は、Ｚｎ含有量が少ない例であり、エッチング速度が遅かったため、エッチング特性が悪かった。
Ｎｏ．１３、１５は、Ｚｎ含有量が多い例であり、ＩＧＺＯ膜よりも、第１の酸化物半導体層のエッチングレートが速すぎたため、サイドエッチングが大きくなり、所望の形状にパターニングできなかった。またストレス耐性も悪かった。
Ｎｏ．１６はＧａが少ない例であり、ストレス耐性が低かった。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 第２の酸化物半導体層
４Ａ 第１の酸化物半導体層
５ ソース−ドレイン電極
６ 保護膜（絶縁膜）
７ コンタクトホール
８ エッチストッパー層

Claims (5)

  1. 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
    前記酸化物半導体層は、
    Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、
    Ｉｎ、Ｇａ、Ｚｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であり、
    前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
    前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記保護膜との間に形成されており、且つ
    前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、
    Ｉｎ：２５％以下（０％を含まない）、
    Ｇａ：５％以上、
    Ｚｎ：３０．０〜５７％、および
    Ｓｎ：８〜３０％
    であることを特徴とする薄膜トランジスタ。
  2. 前記第１の酸化物半導体層のソース−ドレイン電極用ウェットエッチング液に対するエッチングレートは、前記ソース−ドレイン電極のエッチングレートの１／２以下である請求項１に記載の薄膜トランジスタ。
  3. 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、エッチストッパー層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
    前記酸化物半導体層は、
    Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、
    Ｉｎ、Ｇａ、Ｚｎ、及びＯから構成される第２の酸化物半導体層と、を有する積層体であり、
    前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
    前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記エッチストッパー層との間に形成されており、且つ
    前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、
    Ｉｎ：２５％以下（０％を含まない）、
    Ｇａ：８．０％以上、
    Ｚｎ：３０．０〜６０．０％、および
    Ｓｎ：５〜３５％
    であることを特徴とする薄膜トランジスタ。
  4. 前記第２の酸化物半導体層の厚さが０．５ｎｍ以上である請求項１〜３のいずれかに記載の薄膜トランジスタ。
  5. 請求項１〜４のいずれかに記載の薄膜トランジスタを備えた表示装置。
JP2013120061A 2012-06-06 2013-06-06 薄膜トランジスタ Expired - Fee Related JP6043244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013120061A JP6043244B2 (ja) 2012-06-06 2013-06-06 薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012129398 2012-06-06
JP2012129398 2012-06-06
JP2013120061A JP6043244B2 (ja) 2012-06-06 2013-06-06 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2014013892A JP2014013892A (ja) 2014-01-23
JP6043244B2 true JP6043244B2 (ja) 2016-12-14

Family

ID=49712120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013120061A Expired - Fee Related JP6043244B2 (ja) 2012-06-06 2013-06-06 薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9202926B2 (ja)
JP (1) JP6043244B2 (ja)
KR (1) KR101568631B1 (ja)
CN (1) CN104335353B (ja)
TW (1) TWI532187B (ja)
WO (1) WO2013183733A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI635613B (zh) * 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
JP2014235120A (ja) 2013-06-04 2014-12-15 株式会社神戸製鋼所 タイヤ試験機のルブリケータ装置
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9640556B2 (en) 2014-01-15 2017-05-02 Kobe Steel, Ltd. Thin film transistor
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
CN106158976A (zh) * 2015-04-24 2016-11-23 群创光电股份有限公司 显示装置
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
JP6875088B2 (ja) * 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
US20190058043A1 (en) * 2016-03-30 2019-02-21 Intel Corporation Transistor gate-channel arrangements
CN108886059A (zh) * 2016-04-04 2018-11-23 株式会社神户制钢所 薄膜晶体管
WO2018004770A2 (en) 2016-04-07 2018-01-04 The Trustees Of The University Of Pennsylvania Electronic colloidal nanocrystal devices
CN107516634A (zh) * 2016-06-15 2017-12-26 中华映管股份有限公司 薄膜晶体管及其制造方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN106992116B (zh) * 2017-04-20 2019-10-11 京东方科技集团股份有限公司 制造半导体器件的方法、阵列基板和显示装置
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP2019114751A (ja) 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN111341848B (zh) 2018-12-19 2024-03-08 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示装置
CN109742151B (zh) * 2018-12-29 2020-03-06 成都中电熊猫显示科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
JP6753969B2 (ja) * 2019-02-13 2020-09-09 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
US11430846B2 (en) * 2019-03-19 2022-08-30 Innolux Corporation Display module with transistor
JP2022014108A (ja) * 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN112242406A (zh) * 2020-10-09 2021-01-19 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN112864231A (zh) * 2021-01-28 2021-05-28 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4234006B2 (ja) 2001-07-17 2009-03-04 出光興産株式会社 スパッタリングターゲットおよび透明導電膜
JP4933756B2 (ja) 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
CN103469167A (zh) 2005-09-01 2013-12-25 出光兴产株式会社 溅射靶、透明导电膜、透明电极和电极基板及其制造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
WO2007034733A1 (ja) 2005-09-20 2007-03-29 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
WO2007037191A1 (ja) 2005-09-27 2007-04-05 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及びタッチパネル用透明電極
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
US8558382B2 (en) 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
CN102473730B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线构造及其制造方法、以及具备布线构造的显示装置
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
KR102153034B1 (ko) * 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
US20130270109A1 (en) 2010-12-28 2013-10-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP5750063B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT

Also Published As

Publication number Publication date
US20150076488A1 (en) 2015-03-19
CN104335353A (zh) 2015-02-04
TW201407791A (zh) 2014-02-16
WO2013183733A1 (ja) 2013-12-12
JP2014013892A (ja) 2014-01-23
KR101568631B1 (ko) 2015-11-11
TWI532187B (zh) 2016-05-01
CN104335353B (zh) 2017-04-05
US9202926B2 (en) 2015-12-01
KR20150016306A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
JP6043244B2 (ja) 薄膜トランジスタ
JP6002088B2 (ja) 薄膜トランジスタ
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2015108110A1 (ja) 薄膜トランジスタ
WO2011132644A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011126093A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP2013254948A (ja) 薄膜トランジスタおよび表示装置
JP2014225624A (ja) 薄膜トランジスタおよび表示装置
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
JP2013207100A (ja) 薄膜トランジスタ
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161111

R150 Certificate of patent or registration of utility model

Ref document number: 6043244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees