CN112864231A - 薄膜晶体管及其制备方法、阵列基板和显示面板 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN112864231A
CN112864231A CN202110121034.6A CN202110121034A CN112864231A CN 112864231 A CN112864231 A CN 112864231A CN 202110121034 A CN202110121034 A CN 202110121034A CN 112864231 A CN112864231 A CN 112864231A
Authority
CN
China
Prior art keywords
active layer
thin film
film transistor
indium
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110121034.6A
Other languages
English (en)
Inventor
崔友朝
张明
孙丹丹
胡艳龙
王园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202110121034.6A priority Critical patent/CN112864231A/zh
Publication of CN112864231A publication Critical patent/CN112864231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管及其制备方法、阵列基板和显示面板，该薄膜晶体管，包括层叠设置的栅极、有源层和源漏极层，栅极与有源层、源漏极层绝缘设置，有源层包括层叠设置的第一有源层和第二有源层，第二有源层形成于第一有源层背离栅极的一侧；第一有源层和第二有源层均为金属氧化物半导体层，第一有源层中铟元素的元素比例大于第二有源层中铟元素的元素比例，第一有源层中镓元素的元素比例小于第二有源层中镓元素的元素比例。上述薄膜晶体管同时满足开态的高导电性和关态低关态电流，使得薄膜晶体管的性能大大提高，可以满足高精细面板的要求，提高了显示面板的分辨率。

Description

薄膜晶体管及其制备方法、阵列基板和显示面板
技术领域
本申请属于显示设备技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
背景技术
随着科技的不断发展，250PPI以上的高精细面板要求成为了行业发展的趋势，这就要求显示面板中的薄膜晶体管具有更高的性能，传统的薄膜晶体管无法同时具备开态高导电性和低关态电流，从而无法满足高精细面板的驱动需求。
发明内容
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板和显示面板，该薄膜晶体管可同时具备开态高导电性和低关态电流。
一方面，本申请实施例提供了一种薄膜晶体管，层叠设置的栅极、有源层和源漏极层，栅极与有源层、源漏极层绝缘设置，有源层包括层叠设置的第一有源层和第二有源层，第二有源层形成于第一有源层背离栅极的一侧，第一有源层和第二有源层均为金属氧化物半导体层，第一有源层中铟元素的元素比例大于第二有源层中铟元素的元素比例，第一有源层中镓元素的元素比例小于第二有源层中镓元素的元素比例。
根据本申请的一个方面，第一有源层的材料为氧化铟锌、氧化铟和铟镓锌氧化物中的任意一种，第二有源层的材料为氧化铟镓或铟镓锌氧化物。
根据本申请的一个方面，第一有源层和第二有源层的材料均为铟镓锌氧化物。
根据本申请的一个方面，第一有源层中铟、锌和镓的元素比例为5：4：1；第二有源层中铟、锌和镓的元素比例为1：1：1。
根据本申请的一个方面，第一有源层的厚度为15nm～25nm；第二有源层的厚度为40nm～50nm。
根据本申请的一个方面，薄膜晶体管还包括钝化层，钝化层设置于源漏极层与第一有源层之间。
另一方面，本申请实施例提供了一种薄膜晶体管的制备方法，包括：在衬底上形成第一金属层，并图案化以形成栅极；在栅极背离衬底的一侧形成栅极绝缘层；在栅极绝缘层背离栅极的一侧形成第一有源层，在第一有源层背离栅极绝缘层的一侧形成第二有源层，第一有源层和第二有源层在衬底上的正投影重叠，第一有源层和第二有源层均为金属氧化物半导体层，第一有源层中铟元素的元素比例大于第二有源层中铟元素的元素比例，第一有源层中镓元素的元素比例小于第二有源层中镓元素的元素比例；在第二有源层背离第一有源层的一侧形成第二金属层，并将第二金属层图案化以形成源极和漏极。
根据本申请的另一个方面，采用磁控溅射工艺形成第一有源层和第二有源层。
还一方面，本申请实施例提供了一种阵列基板，包括上述技术方案中提供的任意一种薄膜晶体管。
又一方面，本申请实施例提供了一种显示面板，包括上述技术方案提供的阵列基板。
与现有技术相比，本申请提供的薄膜晶体管中的有源层采用双层结构，包括层叠设置的第一有源层和第二有源层，第二有源层形成于第一有源层背离栅极的一侧，第一有源层和第二有源层均采用金属氧化物半导体层，且第一有源层中铟元素的元素比例大于第二有源层中铟元素的元素比例，第一有源层中镓元素的元素比例小于第二有源层中镓元素的元素比例，即本申请中的有源层中的第一有源层和第二有源层中元素比例不同，从而使得第一有源层的导电性高于第二有源层、使第二有源层的关态电流低于第一有源层，当薄膜晶体管处于开态时，第一有源层作用以使薄膜晶体管具备高导电性；当薄膜晶体管处于关态时，第二有源层作用以使薄膜晶体管具备低关态电流，即本申请中的薄膜晶体管同时满足开态的高导电性和关态低关态电流，使得薄膜晶体管的性能大大提高，可以满足高精细面板的要求，提高了显示面板的分辨率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种薄膜晶体管的结构示意图；
图2是本申请实施例提供的一种阵列基板的结构示意图；
图3是本申请实施例提供的一种薄膜晶体管的制备方法流程图。
附图中：
1-薄膜晶体管；11-衬底；12-栅极；13-栅极绝缘层；14-有源层；141-第一有源层；142-第二有源层；15-源极；16-漏极。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
发明人长期研究发现，传统薄膜晶体管1的有源层14采用氢化非晶硅(a-Si:H)材料，氢化非晶硅的迁移率低，从而当薄膜晶体管1处于开态时导电性低，而当薄膜晶体管1的有源层14采用多晶硅材料时，又会使得薄膜晶体管1具有高关态电流，使得薄膜晶体管1的功耗较高，因此现有技术中的薄膜晶体管1无法同时具备开态高导电性和低关态电流，从而在对显示面板的分辨率要求越来越高的形势下，当前的薄膜晶体管1无法满足驱动需求。
近年来，将IGZO(铟镓锌氧化物)作为有源层14而形成的IGZO TFT在显示行业受到了越来越多的关注。
在IGZO中：InOx具有球形对称的5s轨道，相邻的In3+离子的s轨道相互重叠形成电子传输轨道；GaOx有很强的结合能，可以抑制氧空位的产生，起到稳定剂的作用；Zn2+具有4s轨道，虽半径小于In3+，但只要能形成致密的原子排布就能作为电子传输通道，Zn2+可以形成稳定的四面体结构，可使IGZO形成更稳定的非晶结构；
即：IGZO TFT的导电性取决于In、Ga、Zn的含量比例，In的比例高，GaOx的比例低，则器件的导电性更佳，但由于缺少GaOx对氧空位的抑制，导致关态电流较大；In的比例低，GaOx的比例高，则器件的关态电流很低，但由于In3+的缺少，导致器件的导电性下降，因此，在本申请中，发明人结合IGZO的上述特性，设计了具有双层结构的有源层14薄膜晶体管1，有源层14中两层结构的元素比例不同，从而使得在薄膜晶体管1处于开态时，应用有源层14的两层结构中具有高导电性的一层，使得在薄膜晶体管1处于关态时，应用有源层14的两层结构中具有低关态电流的一层，从而使得薄膜晶体管1同时具备开态高导电性和低关态电流。
为了更好地理解本申请，下面结合图1至图3根据本申请实施例的薄膜晶体管1及其制备方法、阵列基板和显示面板进行详细描述。
请参阅图1，本申请实施例提供了一种薄膜晶体管1，包括层叠设置的栅极12、有源层14和源漏极层，栅极12与有源层14、源漏极层绝缘设置，有源层包括层叠设置的第一有源层141和第二有源层142，第二有源层142形成于第一有源层141背离栅极12的一侧；第一有源层141和第二有源层142均为金属氧化物半导体层，第一有源层141中铟元素的元素比例大于第二有源层142中铟元素的元素比例，第一有源层141中镓元素的元素比例小于第二有源层142中镓元素的元素比例。
本申请提供的薄膜晶体管1中的有源层14采用双层结构，包括层叠设置第一有源层141和第二有源层142，第二有源层142形成于第一有源层141背离栅极12的一侧，第一有源层141和第二有源层142均采用金属氧化物半导体层，且第一有源层141中铟元素的元素比例大于第二有源层142中铟元素的元素比例，第一有源层141中镓元素的元素比例小于第二有源层142中镓元素的元素比例，即本申请中的有源层14中的第一有源层141和第二有源层142中元素比例不同，从而使得第一有源层141的导电性高于第二有源层142、使第二有源层142的关态电流低于第一有源层141，当薄膜晶体管1处于开态时，第一有源层141作用以使薄膜晶体管1具备高导电性；当薄膜晶体管1处于关态时，第二有源层142作用以使薄膜晶体管1具备低关态电流，即本申请中的薄膜晶体管1同时满足开态的高导电性和关态低关态电流，使得薄膜晶体管1的性能大大提高，可以满足高精细面板的要求，提高了显示面板的分辨率。
在一种可行的实施方式中，如图1所示，本申请提供一种底栅型薄膜晶体管1，包括衬底11以及依次形成于衬底11上的栅极12、栅极绝缘层13、有源层14和源漏极层，源漏极层包括源极15和漏极16，其中，有源层包括层叠设置的第一有源层141和第二有源层142，第一有源层141和第二有源层142的材料均为铟镓锌氧化物。
通过调节铟镓锌氧化物中的元素比例，以将具有不同元素比例铟镓锌氧化物作为有源层14中的第一有源层141和第二有源层142，从而满足薄膜晶体管1在开态和关态状态下对有源层14的不同要求。
在一种可行的实施方式中，第一有源层141中铟、锌和镓的元素比例为5：4：1；
第二有源层142中铟、锌和镓的元素比例为1：1：1。
本申请采用底栅顶接触的薄膜晶体管1结构，利用两种不同In、Ga和Zn比例的铟镓锌氧化物作为薄膜晶体管1的有源层14，当薄膜晶体管1处于开态时，由于栅极12正电位对电子的吸引，使得铟、锌和镓的元素比例为5：4：1的第一有源层141中的电子被吸引并堆积在第一有源层141与栅极绝缘层13的界面处，当施加源漏电压时，使得有源层14中与源极15相对的一端以及有源层14中与漏极16相对的一端之间存在电势差，高浓度的电子从源极15向漏极16移动，第一有源层141作用，从而使得薄膜晶体管1获得高导电性。
当薄膜晶体管1处于关态时，无正电位对电子的吸引，无法导致电子聚集形成沟道，此时薄膜晶体管1的关态电流在铟、锌和镓的元素比例为1：1：1的第二有源层142中流动，可以获得低关态电流。
上述实施方式中，第一有源层141可以具有高导电性是由于：铟、锌和镓的元素比例为5：4：1的第一有源层141的费米能级靠近导带底，电子很容易被激发进入导带，导致高的载流子浓度。
第二有源层142相比于第一有源层141可以获得低关态电流，是由于第二有源层142中镓元素的元素比例大于第一有源层141中镓元素的元素比例，相比于In3+，Ga3+更容易得到O，在铟、锌和镓的元素比例为1：1：1的第二有源层142中，Ga3+与O结合后，氧空位减少，因此第二有源层142中的电子浓度就会大大降低，同时会引入远离导带底的深陷阱能级，控制电子浓度并引出多余的电子陷阱，在铟、锌和镓的元素比例为1：1：1的第二有源层142中，由于激活能较高，载流子浓度较低，可以阻止电子向漏极16移动；同时，第一有源层141中的电子在经过第二有源层142时会被第二有源层142中的电子陷阱吸收，同样导致了低的关态电流。
上述实施方式中，有源层14中的第一有源层141和第二有源层142还可以采用不同的元素比例，只需要满足第一有源层141中铟元素的元素比例大于第二有源层142中铟元素的元素比例，第一有源层141中镓元素的元素比例小于第二有源层142中镓元素的元素比例即可，以保证薄膜晶体管1在获得高性能的同时获得低关态电流。
在一种可行的实施方式中，第一有源层141的材料为氧化铟锌，第二有源层142的材料为氧化铟镓；或者，
第一有源层141的材料为氧化铟，第二有源层142的材料为氧化铟镓；或者，
第一有源层141的材料为氧化铟锌，第二有源层142的材料为铟镓锌氧化物；或者，
第一有源层141的材料为铟镓锌氧化物，第二有源层142的材料为氧化铟镓；或者，
第一有源层141的材料为氧化铟，第二有源层142的材料为铟镓锌氧化物。
在上述实施方式中，可以根据实际情况选用不同材质制备第一有源层141和第二有源层142，其中，只需要保证第一有源层141中铟元素的元素比例大于第二有源层142中铟元素的元素比例，以及第一有源层141中镓元素的元素比例小于第二有源层142中镓元素的元素比例即可，从而可以保证薄膜晶体管1同时满足开态的高导电性和关态的低关态电流，使得薄膜晶体管1的性能大大提高，可以满足高精细面板的要求，提高显示面板的分辨率和对比度，使得显示面板的显示效果更好。
在一种可行的实施方式中，第一有源层141的厚度为15nm～25nm；第二有源层142的厚度为40nm～50nm。
本申请提供的薄膜晶体管1中，有源层14中的第一有源层141位于靠近栅极12一侧、第二有源层142位于远离栅极12一侧，由于第一有源层141位于靠近栅极12一侧，因此第一有源层141的厚度为15nm～25nm即可，为了降低关态电流，可以增厚第二有源层142的厚度，将第二有源层142的厚度设置40nm～50nm即可，本申请不对第一有源层141和第二有源层142的厚度进行限定，可以根据实际的需求选用合适的厚度即可。
在一种可行的实施方式中，薄膜晶体管1还包括钝化层，钝化层设置于源漏极层与第一有源层141之间。
本申请还提供了一种薄膜晶体管的制备方法，如图3所示，包括：
S101：在衬底11上形成第一金属层，并图案化以形成栅极12；
S102：在栅极12背离衬底11的一侧形成栅极绝缘层13；
S103：在栅极绝缘层13背离栅极12的一侧形成第一有源层141，在第一有源层141背离栅极绝缘层13的一侧形成第二有源层142，第一有源层141和第二有源层142在衬底11上的正投影重叠，第一有源层141和第二有源层142均为金属氧化物半导体层，第一有源层141中铟元素的元素比例大于第二有源层142中铟元素的元素比例，第一有源层141中镓元素的元素比例小于第二有源层142中镓元素的元素比例；
S104：在第二有源层142背离第一有源层141的一侧形成第二金属层，并将第二金属层图案化以形成源极15和漏极16。
采用上述制备方法制备的薄膜晶体管1可同时满足开态的高导电性和关态的低关态电流，使得薄膜晶体管1的性能大大提高，可以满足高精细面板的要求，提高了显示面板的分辨率。
在一种可行的实施方式中，采用磁控溅射工艺形成第一有源层141和第二有源层142。
采用磁控溅射工艺，制备过程简单、效率高，在形成第一有源层141和第二有源层142时，采用不同的靶材以形成不同材质或者同材质但是不同元素比例的第一有源层141和第二有源层142，并保证第一有源层141中铟元素的元素比例大于第二有源层142中铟元素的元素比例，第一有源层141中镓元素的元素比例小于第二有源层142中镓元素的元素比例。
在另一种可行的实施方式中，还可以采取旋涂的方式形成第一有源层141和第二有源层142，对于第一有源层141和第二有源层142的形成方式本申请不做特别限定。
本申请还提供了一种阵列基板，如图2所示，包括上述技术方案中提供的任意一种薄膜晶体管1。
本申请还提供的阵列基板采用本申请提供的任意一种薄膜晶体管1，将本申请提供的薄膜晶体管1应用于像素的驱动电路，从而可以应用该薄膜晶体管1同时具备开态的高导电性和关态低关态电流的特性，达到更好的驱动效果，并在保证器件性能的同时，显著降低功耗。
在本申请提供的阵列基板中，包括多个本申请提供的薄膜晶体管，多个薄膜晶体管共用同一个衬底，并形成用于驱动像素的驱动电路。
本申请还提供了一种显示面板，包括上述技术方案提供的阵列基板。
本申请提供的显示面板具备高分辨率和高对比度，同时功耗大大降低，从而该显示面板的整体性能大大增强。
本申请还提供了一种显示装置，包括上述显示面板，显示装置可以为手机、平板电脑、笔记本电脑等移动终端，也可以为电视或者显示器等终端设备，该显示装置具备高分辨率和高对比度，并在提高显示效果的同时大大降低了功耗。
以上，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。
还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括层叠设置的栅极、有源层和源漏极层，所述栅极与所述有源层、所述源漏极层绝缘设置，所述有源层包括层叠设置的第一有源层和第二有源层，所述第二有源层形成于所述第一有源层背离所述栅极的一侧，所述第一有源层和所述第二有源层均为金属氧化物半导体层，所述第一有源层中铟元素的元素比例大于所述第二有源层中铟元素的元素比例，所述第一有源层中镓元素的元素比例小于所述第二有源层中镓元素的元素比例。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源层的材料为氧化铟锌、氧化铟和铟镓锌氧化物中的任意一种，所述第二有源层的材料为氧化铟镓或铟镓锌氧化物。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一有源层和所述第二有源层的材料均为铟镓锌氧化物。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一有源层中铟、锌和镓的元素比例为5：4：1；
所述第二有源层中铟、锌和镓的元素比例为1：1：1。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源层的厚度为15nm～25nm；所述第二有源层的厚度为40nm～50nm。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括钝化层，所述钝化层设置于所述源漏极层与所述第一有源层之间。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底上形成第一金属层，并图案化以形成栅极；
在栅极背离所述衬底的一侧形成栅极绝缘层；
在栅极绝缘层背离所述栅极的一侧形成第一有源层，在所述第一有源层背离所述栅极绝缘层的一侧形成第二有源层，所述第一有源层和所述第二有源层在所述衬底上的正投影重叠，所述第一有源层和所述第二有源层均为金属氧化物半导体层，所述第一有源层中铟元素的元素比例大于所述第二有源层中铟元素的元素比例，所述第一有源层中镓元素的元素比例小于所述第二有源层中镓元素的元素比例；
在所述第二有源层背离所述第一有源层的一侧形成第二金属层，并将所述第二金属层图案化以形成源极和漏极。
8.根据权利要求7所述的制备方法，其特征在于，采用磁控溅射工艺形成所述第一有源层和所述第二有源层。
9.一种阵列基板，其特征在于，包括如权利要求1-6任一项所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN202110121034.6A 2021-01-28 2021-01-28 薄膜晶体管及其制备方法、阵列基板和显示面板 Pending CN112864231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110121034.6A CN112864231A (zh) 2021-01-28 2021-01-28 薄膜晶体管及其制备方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110121034.6A CN112864231A (zh) 2021-01-28 2021-01-28 薄膜晶体管及其制备方法、阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN112864231A true CN112864231A (zh) 2021-05-28

Family

ID=75986714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110121034.6A Pending CN112864231A (zh) 2021-01-28 2021-01-28 薄膜晶体管及其制备方法、阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN112864231A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087347A1 (zh) * 2021-11-17 2023-05-25 惠州华星光电显示有限公司 显示面板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
CN103904126A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104335353A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
CN106784016A (zh) * 2017-01-25 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、制作方法、显示基板及显示装置
CN107516661A (zh) * 2017-07-28 2017-12-26 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法
CN109742151A (zh) * 2018-12-29 2019-05-10 成都中电熊猫显示科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
CN104335353A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
CN103904126A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106784016A (zh) * 2017-01-25 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、制作方法、显示基板及显示装置
CN107516661A (zh) * 2017-07-28 2017-12-26 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法
CN109742151A (zh) * 2018-12-29 2019-05-10 成都中电熊猫显示科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023087347A1 (zh) * 2021-11-17 2023-05-25 惠州华星光电显示有限公司 显示面板及其制作方法

Similar Documents

Publication Publication Date Title
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
KR102103913B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US8669552B2 (en) Offset electrode TFT structure
CN102820324B (zh) 具有多层栅极绝缘层的石墨烯电子器件
JP2018117157A (ja) 半導体装置
CN107634102B (zh) 薄膜晶体管及其制造方法及驱动方法、显示装置
TW202139467A (zh) 半導體裝置
KR20130051468A (ko) 전계 효과 트랜지스터
CN102150247A (zh) 稳定的无定形金属氧化物半导体
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN102723367A (zh) 一种氧化物半导体薄膜晶体管
JP6142200B2 (ja) 薄膜半導体装置及びその製造方法
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
KR100976459B1 (ko) 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
CN112864231A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
WO2016176946A1 (zh) 一种氧化物薄膜晶体管、阵列基板和显示装置
CN107112365A (zh) 半导体装置
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
KR101450841B1 (ko) 박막 트랜지스터 및 그 제조방법
CN113571533B (zh) 阵列基板及显示面板
US10629624B2 (en) Thin film transistor array panel
CN108767014A (zh) 场效应晶体管、存储记忆体及其应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528