KR101694270B1 - 고속전자센서용 기판 및 그 제조방법 - Google Patents

고속전자센서용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101694270B1
KR101694270B1 KR1020150023755A KR20150023755A KR101694270B1 KR 101694270 B1 KR101694270 B1 KR 101694270B1 KR 1020150023755 A KR1020150023755 A KR 1020150023755A KR 20150023755 A KR20150023755 A KR 20150023755A KR 101694270 B1 KR101694270 B1 KR 101694270B1
Authority
KR
South Korea
Prior art keywords
substrate
gate insulating
insulating film
electrode
gate
Prior art date
Application number
KR1020150023755A
Other languages
English (en)
Other versions
KR20160101350A (ko
Inventor
오데레사
Original Assignee
청주대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청주대학교 산학협력단 filed Critical 청주대학교 산학협력단
Priority to KR1020150023755A priority Critical patent/KR101694270B1/ko
Publication of KR20160101350A publication Critical patent/KR20160101350A/ko
Application granted granted Critical
Publication of KR101694270B1 publication Critical patent/KR101694270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

본 발명은 확산전류가 흐르는 고속전자센서용 기판과 그 제조방법에 대한 것으로, 기판, 상기 기판 위에 배치되는 투명전극, 이때 투명전극은 게이트 전극으로 쓰일 수 있으며, 상기 기판과 상기 투명 전극 위에 배치되는 게이트 절연막을 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3~2.0인 것을 특징으로 하는 채널층이 없이도 동작하는 고이동도와 안정성의 트랜지스터가 제작 가능한 절연기판으로서, 소스와 드레인 전극은 제작하고자 하는 센서의 용도에 맞게 선택적으로 설계 제작될 수 있으며, 게이트 전극과 소스 및 드레인 전극은 게이트 절연막을 사이에 두고 서로 반대쪽에 위치하므로 게이트 전압이 음(-)의 바이어스인 경우에는 소스와 드레인 전류은 (+)값을 갖고, 게이트 전압이 양(+)의 바이어스인 경우 소스와 드레인 전류는 (-)값을 나타내므로 게이트 전압이 (-)바이어스에서 (+)로 이동함에 따라 소스와 드레인 전류는 (+)에서 (-)값을 갖는 양방향성 트랜지스터의 전달 특성을 나타내는 고속전자센서용 기판 및 그 제조방법을 제공한다.

Description

고속전자센서용 기판 및 그 제조방법{Substrate for high mobility electronic sensor and manufacturing method thereof}
본 발명은 전자센서용 기판과 그 제조방법에 관한 것으로서, 특히 높은 이동성과 안정성이 요구되는 웨어러블 센서(Wearable sensor)의 전기적인 신호 발생에 필요한 고속전자센서용 기판 및 그 제조방법에 관한 것이다.
본 발명은 반도체 장치 및 반도체 장치를 제작하기 위한 방법과 관련된다. 여기서 반도체 장치는 반도체 절연막에 SiOC 반도체 특성을 이용한 일반적인 소자와 장치들을 말한다.
구체적으로는, 투명기판을 사용하며 높은 이동성과 안정성이 요구되는 웨어러블 전자소자, 메모리, 디스플레이, 투명디스플레이, OLED, 터치패널, 전력반도체, 통신용 반도체 및 투명반도체 소자 등에 필요한 박막 트랜지스터를 제작하는데 있어서 이동도가 높으면서도 문턱전압 이동(threshold voltage shift)과 안정성(stability)을 갖는 디바이스 제작에 요구되는 전자센서용 기판을 제작하는 방법에 해당하는 기술이다.
일반적인 전자센서소자로 사용되는 트랜지스터는 채널층을 형성하는 채널물질에 따라서 n형트랜지스터 또는 p형 트랜지스터가 된다. 이를 위해 트랜지스터 제조과정에서 채널물질이 도핑되는데, 불순물도핑에 의한 채널물질에 따라 일함수가 다르기 때문에 문턱전압 이동이 발생하고 전계 또는 환경에 따라 비안정성을 갖게 된다.
따라서 에너지 밴드갭 안에 존재하는 결함 또는 불순물에 의한 전하이동으로 발생하는 문턱전압 이동과 비안정성의 문제를 해결하기 위한 다양한 방법들이 제시되고 있으나 근본적인 해결이 되지 못하고 있다.
현재 트랜지스터의 게이트 절연막으로 많이 사용되고 있는 SiO2 박막은 상기 문턱전압 이동의 문제가 발생하고 그 안정성을 확보할 수 없는 문제점이 있다.
본 발명은 높은 이동성과 안정성이 요구되는 웨어러블 전자센서소자, 메모리, 디스플레이, 투명디스플레이, OLED, 터치패널, 전력반도체, 통신용 반도체 및 투명반도체 소자 등에 필요한 박막 트랜지스터를 만들기 위해 필요한 전도성 절연기판 설계에 관한 것으로서, 본 발명의 목적은 분극성을 감소시켜 유전상수가 낮은 SiOC 박막을 공핍층으로 적용하여 확산전류가 발생할 수 있도록 함으로써 전자의 이동도가 매우 높아(High electron mobility) 특성이 향상된 고속전자센서를 제공할 수 있는 고속전자센서용 기판 및 그 제조방법을 제공하는데 있다.
또한, 본 발명은 게이트 전압에 (-)을 걸면 반대편의 소스-드레인 전극이 있는 쪽에 (+)확산전류가 흐르고, 반대로 게이트 전압에 (+)전압을 걸면 소스-드레인 전극이 있는 반대편에 (-)확산전류가 흐르는 유전체의 자발적인 분극특성을 이용하여 채널층이 없이도 전류가 통하는 양방향성 전달특성을 갖는 고속 스위칭 전자센서를 만들 수 있는 고속전자센서용 기판 및 그 제조방법을 제공하는데 있다.
전술한 과제를 해결하기 위한 본 발명에 따른고속전자센서용 기판은, 기판 및 투명전극 위에 유전상수 1.3~2.5의 SiOC 박막으로 이루어지는 반도체 박막 전자센서로서, 게이트 절연막인 SiOC 박막 위에 소스 및 드레인 전극이 있고 반대편에 게이트 전극이 있는 구조이며, 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 소스-드레인 전극 쪽에 (+)확산전류가 흐르고, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 소스-드레인 전극 쪽에 (-)확산전류가 흘러 트랜지스터로 동작하여, 단일 트랜지스터에 의해서 양“‡향성 전달특성이 동시에 구현된 것을 특징으로 한다.
또한, 본 발명에 따른 고속전자센서용 기판에 있어서, 상기 기판은, 유리, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphtalate), 폴리카보네이트(Polycarbonate), 폴리에틸렌 술폰산염(Polyethylene sulfonate), 아릴라이트(Arylite), 폴리이미드(Polyimide) 및 폴리노르보넨(Polynorbonene) 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 투명전극에 있어서 Al, 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극인 AZO, ZTO, IGZO, ZITO, SiZO과 하이브리드(복합소재) 투명전극 및 CNT 기반 투명전극 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 고속전자센서용 기판에 있어서, 상기 게이트 절연막의 허용 누설전류의 범위는 10-13 ~ 10-10 A 이하인 것을 특징으로 한다.
또한, 전술한 과제를 해결하기 위한 본 발명에 따른 고속전자센서용 기판의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 투명전극 및 게이트 전극을 형성하는 단계; 상기 기판과 상기 투명전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위로 소스 전극과 드레인 전극을 각각 형성하는 단계;를 포함하고, 상기 게이트 절연막은 유전상수가 1.3~2.5인 SiOC 박막으로 이루어져 확산전류가 흐르는 것을 특징으로 한다.
또한, 전술한 과제를 해결하기 위한 본 발명에 따른 고속전자센서용 기판의 제조방법은, 상기 기판 및 투명전극 위에 유전상수가 1.3~2.5인 SiOC 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 고속전자센서용 기판의 제조방법에 있어서, 상기 SiOC 절연막을 형성하는 단계는 DC스퍼터링 또는 RF스퍼터링에 의해서 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 고속전자센서용 기판의 제조방법에 있어서, 상기 SiOC 절연막을 형성하는 단계는 상기 게이트 절연막 증착 후 0~450℃에서 열처리하는 것을 특징으로 한다.
또한, 본 발명에 따른 고속전자센서용 기판의 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계에서 절연막의 SiOC 타겟의 조성 중 탄소함량이 0.1~10% 범위인 것을 특징으로 한다.
또한, 본 발명에 따른 고속전자센서용 기판의 제조방법에 있어서, 상기 투명전극의 면저항은 5~800Ω 범위인 것을 특징으로 한다.
본 발명은 투명 또는 스트레처블(Stretchable)하거나 유연성(Flexible)이 요구되는 웨어러블 센서에 사용되는 전기신호 발생장치인 트랜지스터를 제작할 수 있는 장치로서, 채널층 없이 소스-드레인 전극패턴만으로 전기신호가 발생하는 효과가 있다.
또한, SiOC 박막을 사용하여 누설전류감소, 높은 이동도, 문턱전압 이동 감소, 안정성을 확보하여 양방향성 전달특성을 갖는 트랜지스터와 안정된 인버터를 제조할 수 있는 효과가 있다.
또한, 본 발명은 저온에서 제조공정이 가능하여 투명하고 플렉서블하며 스트레처블한 기판을 이용하여 웨어러블한 반도체 디바이스를 제조할 수 있는 효과가 있다.
또한, 본 발명은 소스, 드레인, 게이트 전극을 사용할 경우 게이트 절연막으로 SiOC 박막을 사용하여 유전체의 자발적인 분극특성을 이용함으로써 게이트 전극의 변화에 따라서 채널층 없이 양방향성 전달특성이 나타나는 트랜지스터로서 고속전자센서를 얻을 수 있는 이점이 있다.
이에 따라, 본 발명은 유전체의 자발적인 분극특성으로 형성된 확산전류가 드리프트 전류의 방향과 반대방향으로 작용하기 때문에 내부 전위차를 감소시켜, 금속-반도체 계면 사이에 SiOC 박막을 보호막으로 사용할 경우, 확산전류 발생에 의한 내부 전위차가 금속에 인가되는 전류의 방향과 반대로 작용하기 때문에 금속 접촉시 저항이 증가하는 효과가 사라지게 되며 결과적으로 금속접촉을 통하여 많은 전류가 흐르게 되는 효과가 있다.
도 1은 종래기술에 따른 박막 트랜지스터의 단면도,
도 2는 본 발명의 실시 예에 따른 양방향성 트랜지스터의 단면도,
도 3a은 본 발명에 따른 채널층이 없는 박막 트랜지스터의 전달 특성 그래프,
도 3b는 본 발명에 따른 채널층이 없는 박막 트랜지스터의 (+) 소스-드레인 전류 값을 갖는 전달 특성 그래프,
도 3c는 본 발명에 따른 채널층이 없는 박막 트랜지스터의 (-) 소스-드레인 전류 값을 갖는 전달 특성 그래프.
이하 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 하기 설명에서 구체적인 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것일 뿐, 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경 및 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
상세한 설명에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명은 채널층이 없는 트랜지스터를 제공하는 것으로서, 게이트 절연막으로서 분극성을 감소시켜 유전상수가 낮아지는 SiOC 절연막에 (-)전압을 걸면 반대편에 (+)확산전류가 흐르고, 반대로 (+)전압을 걸면 반대편에 (-)확산전류가 흐르는 유전체의 자발적인 분극특성을 이용하여, 트랜지스터의 게이트 절연막을 SiOC 박막을 사용할 경우 게이트 전극의 변화에 따라서 채널층이 없어도 n-타입 트랜지스터와 p-타입 트랜지스터가 동시에 가능한 양방향성 트랜지스터를 얻을 수 있다. 전술한 SiO2 박막의 문제점을 해결할 수 있는 반도체 절연막인 SiOC 박막은 낮은 유전상수와 물리적, 화학적인 안정성이 높고 누설전류가 낮아서 이상적인 비정질 절연체의 특성을 갖는다.
비정질 SiOC 박박은 (+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체의 자발적인 분극특성은 확산전류를 형성하며, 확산전류는 드리프트 전류의 방향과 반대방향으로 작용하기 때문에 내부 전위차를 감소시키는 효과가 있다. 따라서 저 유전상수를 갖는 유전체의 자발적인 분극특성은, 금속접촉에 의한 저항의 증가가 문제가 될 수 있는 금속-반도체 계면 사이에 SiOC 박막을 보호막으로 사용할 경우, 확산전류 발생에 의한 내부 전위차가 금속에 인가되는 전류의 방향과 반대로 작용하기 때문에, 금속 접촉 시 저항이 증가하는 효과가 사라지게 되며 결과적으로 금속접촉을 통하여 많은 전류가 흐르게 된다.
반도체 소자에 흐르는 전류는 도핑 전하들에 의한 드리프트 전류와 전자 홀쌍의 재결합에 의하여 형성되는 확산전류의 2가지 성분들로 구성되어 있다. 내부의 포텐셜 전위는 서로 다른 물질의 접합에 의한 반도체 소자에서 자연스럽게 형성된다. 내부 포텐셜 전위의 크기에 의해서 오믹접촉과 쇼키접촉을 갖게 되는데 도핑전하에 의해서 오믹접촉이 일어나고 확산전류에 의해서 쇼키접촉이 형성된다. 확산전류는 공핍층 내에서 형성되는 전류로 절연체에서 흐르는 전류이다.
반도체 소자에 드리프트 전류보다 확산전류가 더 많이 흐르는 서로 다른 물질 사이에 삽입되는 유전체 물질을 사용할 경우 전류 전압의 전기적 특성이 우수한 전자 디바이스를 만들 수 있으며, 박막의 두께가 얇고 전자소자의 두께가 얇을수록 확산전류의 크기는 상대적으로 커질 수 있다.
따라서 확산전류가 흐르는 반도체 소자는 전자홀쌍의 재결합이 많이 일어나는 분극성이 감소된 절연막이 적합하다. SiOC 박막은 절연성이 뛰어나고 물리적 화학적 특성이 안정된 차세대 절연박막이며, 접촉저항의 감소로 더 많은 확산전류가 흐르면서 효율이 증가하게 된다.
반도체 소자에서의 일반적인 전하밀도에 대한 방정식은 하기의 수학식 1과 같다.
Figure 112015016541142-pat00001
반도체 소자에 흐르는 전류는 드리프트 전류와 확산전류의 합으로 구성되어 있으며, 확산전류는 음의 값을 나타낸다. 하기의 수학식 2와 같이, 광전현상을 설명하는 아인쉬타인 방정식은 전자홀쌍의 재결합에 의한 확산전류를 설명하고 있다. 확산전류는 드리프트 전류의 방향과 반대방향이기 때문에 아인쉬타인 방정식에서도 음의 값을 보여주고 있다.
Figure 112015016541142-pat00002
이하, 첨부된 도면을 참조하여 SiOC 게이트 절연막에 흐르는 확산전류를 사용한 박막 트랜지스터 및 그 제조방법을 실시예로 들어, 본 발명에 따른 고속전자센서용 기판 및 그 제조방법을 상세히 설명한다.
먼저, 도 1은 종래기술에 따른 박막 트랜지스터의 단면도로서, 종래기술에 따른 확산전류를 이용한 절연구조를 갖는 기판(10) 위에 투명전극(20)이 올려지고, 그 위에 SiOC 게이트 절연막(30)으로 구성된 전자센서용 기판을 보여준다.
반면에, 도 2는 본 발명의 실시 예에 따른 양방향성 트랜지스터의 단면도로서, 도 2에 도시된 바와 같이, 본 발명에 따른 양방향성 트랜지스터는 채널층이 있는 기존의 트랜지스터와 달리 채널층 없이 게이트 절연막(100) 위에 게이트 전극(110), 소스 전극(120)과 드레인 전극(130)이 적층된 구조로 이루어져 있다. 도 2에서 설명의 편의를 위하여 게이트 전극(110)은 투명전극(20) 상에 형성되는 형태로 도시하였으나, 투명전극(20)은 게이트 전극(110)으로도 쓰일 수 있다. 이때, 소자제작을 위하여 하부전극인 투명전극(20)을 형성할 시 하부전극이 외부로 드러나도록 형성되는 것이 바람직하다.
이때, 상기 게이트 절연막(100)은 SiOC 박막으로 이루어지며, 유전상수는 1.3～2.5 인 것이 바람직하다.
SiOC 박막을 사용한 확산전류를 이용하여 반도체 트랜지스터를 제작하는데 있어서 이동도가 높은 트랜지스터를 제작하기 위해서는 게이트 절연막(100)의 분극 특성이 없어야 하는 것이 필수적이다.
게이트 절연막으로 사용할 SiOC 박막의 분극을 없애고 유전상수가 낮은 절연막을 제작하기 위해서 스퍼터 방법, ICP-CVD 방법, PE-CVD 방법이 있을 수 있으며, 스퍼터 방법에 의한 SiOC 박막의 제조방법의 일 실시 예는 다음과 같다.
먼저, 기판(10)은 규소(Si), 유리, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphtalate), 폴리카보네이트(Polycarbonate), 폴리에틸렌 술폰산염(Polyethylene sulfonate), 아릴라이트(Arylite), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbonene) 중 어느 하나로 준비한다.
이어, 상기 기판(10) 상에 투명전극(20)을 형성한다. 상기 투명전극(20)은 Al, 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극인 AZO, ZTO, IGZO, ZITO, SiZO, 하이브리드(복합소재) 투명전극 및 CNT 기반 투명전극 중 어느 하나일 수 있다. 상기 투명전극(20)의 면저항은 5~800Ω의 범위를 갖는 것이 바람직하며 이 범위 내에서는 낮을수록 좋다.
다음으로, 상기 투명전극(20) 상에 본 발명에 따른 게이트 절연층(100)을 형성한다. 상기 게이트 절연층(100) 형성을 위한 초기조건은 10-5 Torr, 공정조건은 1.2 Torr이며, SiOC 박막의 성분비를 조절하기 위해서 산소 가스를 이용하고 SiOC 타겟(SiOx : CHx = [100-X] : X M%)을 사용한다. 여기서 영역의 값을 갖는다.
플라즈마를 만들기 위해서 사용하는 산소의 유량비는 5sccm 에서 30sccm 으로 변화시키며, RF 마그네트론 스퍼터링 방법으로 증착시키는데 있어서 파워는 250~400W 범위에서 10분~20분 동안 증착시킨다. 바람직하게, 게이트 절연막(100)의 허용 누설전류의 범위는 10-13~10-10 A이하이다.
유전상수를 갖는 SiOC로 이루어진 게이트 절연막(300)의 특성에 의하여 상기 게이트 전극(401)에 인가되는 전압이 음(-)의 바이어스인 경우에는 상기 박막 트랜지스터는 (+) 소스드레인 전류가 흐르고, 상기 게이트 전극(401)에 인가되는 전압이 양(+)의 바이어스인 경우에는 (-) 소스드레인 전류가 흐르게 된다.
상기 게이트 절연막(100) 증착 후 0℃～450℃에서 열처리하는 것이 바람직하다.
이어, 상기 게이트 절연층(100) 위에 소스 및 드레인 전극(120, 130)을 형성한다. 소스 및 드레인 전극(120, 130)은 제작하고자 하는 센서의 용도에 맞게 선택적으로 설계 제작될 수 있다.
도 3은 본 발명의 제2실시예에 따른 채널이 없는 확산전류에 의해서 동작되는 박막 트랜지스터의 IDS-VGS 전달특성의 선형특성을 나타낸 그래프로서, 게이트 전압을 양의 바이어스와 음의 바이어스로 인가할 때의 드레인-소스 전류의 변화를 나타낸다. 도 3의 IDS-VGS 전달특성은 게이트 전압이 음의 방향에서 양의 방향으로 달라질 때 드레인 전류는 양방향에서 음의 방향으로 변하면서, 양방향성을 나타낸다.
일반적인 트랜지스터의 이동도를 도 3b를 기준으로 해서 구해보면, 이동도가 1A cm2/Vs 정도가 나온다고 할 경우 양방향성 트랜지스터에 있어서는 n형 반도체특성과 p형 반도체 특성을 갖고 있는바, 이동도는 그의 2배인 2A cm2/Vs가 된다.
도 3b와 도 3c는 도 3a의 IDS-VGS 전달특성에 대하여 로그스케일로 변환한 이동도와 on/off 특성을 나타낸 것이다. 도시된 바와 같이, 드레인 전압이 작을수록 전달특성의 안정도가 높아지고 이동도는 증가하는 것을 나타낸다.
반도체소자의 크기가 작아지면서 채널의 두께도 얇아지게 되는데, 게이트 절연막의 경우 많이 사용하는 SiO2박막은 얇게 만드는데 한계가 있다.
게이트 절연막으로서 분극의 감소효과에 의해 두께가 얇아지더라도 절연특성이 우수하고 누설전류가 훨씬 감소된 SiOC 박막을 사용할 경우 도 3b에 도시된 바와 같이, 게이트 전압을 음의 바이어스를 가하면 p형 반도체 트랜지스터 특성이 나타나고, 게이트 전압을 양의 바이어스를 가하면 n형 반도체 트랜지스터 특성을 갖게 되어 결과적으로 인버터의 특성을 나타내게 된다.
또한, 도 3b는 p-타입 트랜지스터로 동작하는 전달특성으로써 게이트 전압들에 따른 드레인 전류를 나타내며, 도 3c는 n-타입 트랜지스터로 동작하는 전달특성으로써 게이트 전압들에 따른 드레인 전류를 나타낸다.
도 3b를 참조하면, 반도체와 게이트 절연막 사이의 계면에서 소수 케리어의 터널링이 이루어지기 위해서는 드레인 전압이 작을수록 유리하다.
이때, 터널링이 되기 위한 조건으로 드레인 바이어스는 10-4~1 V 범위의 전압을 인가하는 것이 바람직하다.
도 3b와 도 3c에서 보는 바와 같이 드레인 전압(VD)을 인가하면 터널링이 일어나서 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 나타나기 시작하고, 드레인 전압(VD)이 낮아질수록 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 뚜렷해져서, 드레인 전압(VD)이 0,001V에서 보다 더 양호한 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 나타난다.
반면, 드레인 전압(VD)이 증가할수록 터널링 효과는 나타나지 않고 트래핑(trapping) 효과에 의한 단방향 트랜지스터 특성이 나타나고 드레인 전압이 증가할수록 이러한 단방향 트랜지스터 특성이 더욱 뚜렷해짐을 알 수 있다.
이로 인하여 트랜지스터의 동작을 가능하게 하는 캐리어의 이동도가 증가할 수 있으며, p채널과 n채널의 트랜지스터가 게이트 전압 0V를 기준으로 음의 방향과 양의 방향으로 양방향성을 갖게 되므로 이동도가 증가할 수 있고, 또한 문턱전압이동에 의한 안정성이 확보된다.
여기에서, 상기 반도체 트랜지스터는 채널층 없이 절연체내의 확산전류와 금속전극의 전하들에 의해서 동작이 되며, 채널층이 없기 때문에 면저항이 낮아지는 효과에 있으며, 소수케리어의 전송에 의해서 이동도가 더욱 향상될 수 있다.
SiOC 박막 구성에 포함된 분극을 줄이기 위해서, 즉 탄소와 산소에 의해 증가될 수 있는 분극을 낮게 하기 위해서는 탄소함량을 조절해야 하는데, 이때 타켓의 탄소함량이 0.1% 이하일 경우에는 SiOC 박막 형성이 어렵게 되고, 한편 탄소함량이 10% 이상이 될 경우에는 탄소에 의한 분극이 커지게 되므로 상기 게이트 절연막(120)의 유전상수를 1.3～2.5 범위로 제한하기 위해서는 SiOC 타겟의 조성 중 탄소함량이 0.1~10% 범위인 것이 바람직하다.
전술한 바와 같이, 본 발명의 상세한 설명에서는 첨부된 도면에 의해 참조되는 바람직한 실시 예를 중심으로 구체적으로 기술되었으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.
10: 기판 110: 게이트 전극
20: 투명전극 120: 소스 전극
30, 100: 게이트 절연막 130: 드레인 전극

Claims (10)

  1. 고속전자센서용 기판으로서, 기판; 상기 기판의 상면 전체에 형성되는 투명전극; 상기 투명전극의 상면 일부에 형성되는 게이트 절연막; 상기 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극 및 드레인 전극; 및 상기 게이트 절연막과 이격하여 상기 투명전극 위에 형성되는 게이트 전극;으로 이루어지며,
    상기 게이트 절연막은 유전상수가 1.3~2.5인 SiOC 박막으로서, 별도의 채널층을 구비하지 않고 상기 게이트 절연막이 채널층으로 동작하여, 상기 게이트 전극에 인가되는 전압이 음(-)의 바이어스이면 상기 게이트 절연막을 통해 상기 소스 및 드레인 전극에 (+)확산전류가 흐르고, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스이면 상기 소스 및 드레인 전극에 (-)확산전류가 흘러 양“‡향성 전달특성이 동시에 구현되는 것을 특징으로 하는 고속전자센서용 기판.
  2. 제 1항에 있어서, 상기 기판은,
    규소(Si), 유리, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphtalate), 폴리카보네이트(Polycarbonate), 폴리에틸렌 술폰산염(Polyethylene sulfonate), 아릴라이트(Arylite), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbonene) 중 어느 하나로 이루어지는 것을 특징으로 하는 고속전자센서용 기판.
  3. 제 1항에 있어서, 상기 투명전극은,
    Al, 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극인 AZO, ZTO, IGZO, ZITO, SiZO, 하이브리드(복합소재) 투명전극 및 CNT 기반 투명전극 중 어느 하나로 이루어지는 것을 특징으로 하는 고속전자센서용 기판.
  4. 상기 제1항의 고속전자센서용 기판을 제조하기 위한 제조방법으로서, 기판을 준비하는 단계;
    상기 기판 상에 투명전극 및 게이트 전극을 형성하는 단계;
    상기 기판과 상기 투명전극 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위로 소스 전극과 드레인 전극을 각각 형성하는 단계;를 포함하고,
    상기 게이트 절연막은 유전상수가 1.3~2.5인 SiOC 박막으로 이루어져 확산전류가 흐르는 고속전자센서용 기판 제조방법.
  5. 제 4항에 있어서,
    상기 게이트 절연막을 형성하는 단계에서 상기 게이트 절연막의 SiOC 타겟의 조성은 탄소함량이 0.1~10% 범위인 것을 특징으로 하는 확산전류가 흐르는 고속전자센서용 기판 제조방법.
  6. 제 5항에 있어서,
    상기 드레인 전극의 바이어스는 10-4 ~ 1V 범위의 전압을 인가하는 것을 특징으로 하는 확산전류가 흐르는 고속전자센서용 기판 제조방법.
  7. 제 5항에 있어서,
    상기 게이트 절연막의 허용 누설전류의 범위는 10-13 ~ 10-10 A이하인 것을 특징으로 하는 확산전류가 흐르는 고속전자센서용 기판 제조방법.
  8. 제 4항에 있어서, 상기 게이트 절연막을 형성하는 단계는,
    DC스퍼터링 또는 RF스퍼터링에 의해서 이루어지는 것을 특징으로 하는 확산전류가 흐르는 고속전자센서용 기판 제조방법.
  9. 제 4항에 있어서, 상기 게이트 절연막을 형성하는 단계는,
    상기 게이트 절연막 증착 후 0～450℃에서 열처리하는 것을 특징으로 하는 확산전류가 흐르는 고속전자센서용 기판 제조방법.
  10. 제 4항에 있어서,
    상기 투명전극의 면저항은 5～800Ω 범위인 것을 특징으로 하는 확산전류가 흐르는 고속전자센서용 기판 제조방법.
KR1020150023755A 2015-02-17 2015-02-17 고속전자센서용 기판 및 그 제조방법 KR101694270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150023755A KR101694270B1 (ko) 2015-02-17 2015-02-17 고속전자센서용 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150023755A KR101694270B1 (ko) 2015-02-17 2015-02-17 고속전자센서용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160101350A KR20160101350A (ko) 2016-08-25
KR101694270B1 true KR101694270B1 (ko) 2017-01-23

Family

ID=56884543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150023755A KR101694270B1 (ko) 2015-02-17 2015-02-17 고속전자센서용 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101694270B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000222A (ko) 2017-06-22 2019-01-02 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 고감도 전자센서
KR20190000233A (ko) 2017-06-22 2019-01-02 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서
KR20190000220A (ko) 2017-06-22 2019-01-02 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101882856B1 (ko) 2016-10-28 2018-07-30 청주대학교 산학협력단 고감도 전자센서용 트랜지스터
US11107933B2 (en) 2018-03-06 2021-08-31 Teresa Oh Two-terminal device and lighting device using the same
US20190281671A1 (en) * 2018-03-06 2019-09-12 Teresa Oh Lighting device using ambipolar transistors
KR102196523B1 (ko) * 2019-07-16 2020-12-29 성균관대학교산학협력단 플로팅 게이트 멤리스터 소자 및 이를 구비하는 뉴런 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140034951A1 (en) 2009-12-31 2014-02-06 Au Optronics Corporation Thin film transistor
KR101450841B1 (ko) * 2013-07-11 2014-10-15 (주)그린광학 박막 트랜지스터 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100070086A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101231724B1 (ko) * 2011-01-05 2013-02-08 부산대학교 산학협력단 박막 트랜지스터 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140034951A1 (en) 2009-12-31 2014-02-06 Au Optronics Corporation Thin film transistor
KR101450841B1 (ko) * 2013-07-11 2014-10-15 (주)그린광학 박막 트랜지스터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000222A (ko) 2017-06-22 2019-01-02 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 고감도 전자센서
KR20190000233A (ko) 2017-06-22 2019-01-02 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서
KR20190000220A (ko) 2017-06-22 2019-01-02 청주대학교 산학협력단 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치

Also Published As

Publication number Publication date
KR20160101350A (ko) 2016-08-25

Similar Documents

Publication Publication Date Title
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
Aikawa et al. Thin-film transistors fabricated by low-temperature process based on Ga-and Zn-free amorphous oxide semiconductor
US8395155B2 (en) Thin film transistors having an additional floating channel and methods of manufacturing the same
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
Baek et al. Electrical properties and stability of dual-gate coplanar homojunction DC sputtered amorphous indium–gallium–zinc–oxide thin-film transistors and its application to AM-OLEDs
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
CN102820324B (zh) 具有多层栅极绝缘层的石墨烯电子器件
US20120025187A1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
Takechi et al. Dual-Gate Characteristics of Amorphous $\hbox {InGaZnO} _ {4} $ Thin-Film Transistors as Compared to Those of Hydrogenated Amorphous Silicon Thin-Film Transistors
CN104576750A (zh) 薄膜晶体管结构
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN113809182B (zh) 金属氧化物薄膜晶体管及其制备方法、阵列基板
Raja et al. Improvement of mobility in oxide-based thin film transistors: a brief review
Nguyen et al. Source/drain metallization effects on the specific contact resistance of indium tin zinc oxide thin film transistors
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
TW201220504A (en) Metal oxide thin film transistor and manufacturing method thereof
Cao et al. Tin oxide-based thin-film transistors and their circuits
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
CN103887345A (zh) 一种氧化物薄膜晶体管及其制造方法
KR101882856B1 (ko) 고감도 전자센서용 트랜지스터
KR101450841B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
CN103296064A (zh) 薄膜晶体管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant