CN106356306A - 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 - Google Patents

顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 Download PDF

Info

Publication number
CN106356306A
CN106356306A CN201611036526.0A CN201611036526A CN106356306A CN 106356306 A CN106356306 A CN 106356306A CN 201611036526 A CN201611036526 A CN 201611036526A CN 106356306 A CN106356306 A CN 106356306A
Authority
CN
China
Prior art keywords
layer
film transistor
thin film
active layer
type thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611036526.0A
Other languages
English (en)
Inventor
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201611036526.0A priority Critical patent/CN106356306A/zh
Publication of CN106356306A publication Critical patent/CN106356306A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管。本发明的顶栅型薄膜晶体管的制作方法,在沉积形成中间层的同时,向其中掺杂氟元素,后续以栅极与栅极绝缘层为遮挡,对有源层进行高温退火处理,并在中间层的作用下,使得高温退火处理后所述有源层上未被所述栅极与栅极绝缘层覆盖的且与所述中间层相接触的区域,其金属氧化物半导体材料被氟离子还原而导电性增强,该方法相对于传统的制作方法不需要增加新的工艺步骤,对源、漏极接触区的金属氧化物半导体材料的表面损伤较轻,同时能够有效降低源、漏极接触区的电阻,且源、漏极接触区经过高温退火处理后的电阻稳定,不会对器件稳定性产生影响。

Description

顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
技术领域
本发明涉及显示技术领域,尤其涉及一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管。
背景技术
在显示技术领域,平板显示装置因具有高画质、省电、机身薄及应用范围广等优点,而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品,成为显示装置中的主流。
薄膜晶体管(Thin Film Transistor,TFT)是目前液晶显示装置(Liquid CrystalDisplay,LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode,简称AMOLED)中的主要驱动元件,直接关系到高性能平板显示装置的发展方向。
薄膜晶体管具有多种结构,制备相应结构的薄膜晶体管有源层的材料也具有多种,其中,金属氧化物薄膜晶体管(metal oxide TFT)具有场效应迁移率高(≥10cm2/V·s)、制备工艺简单、大面积沉积均匀性好、响应速度快、及可见光范围内透过率高等特点,被认为是显示器朝着大尺寸、及柔性化方向发展的最有潜力的背板技术。
传统底栅结构的金属氧化物薄膜晶体管,由于栅极与源漏电极之间重叠面积较大,产生了较大的寄生电容,会导致信号的延迟,且其制作出来的晶体管尺寸较大,因而限制了其应用。而顶栅自对准结构的金属氧化物薄膜晶体管,由于源漏电极之间与栅极之间没有重叠,因此具有更低的寄生电容和更好的延展性,能够降低信号传输过程中的延迟,同时采用自对准的制备方法,有利于制备短沟道器件,提高器件特性。
目前的顶栅型薄膜晶体管的制备方法包括:金属掺杂、离子注入、等离子体处理、沉积氢化的氮化硅进行氢掺杂等方法;然而这些方法或多或少都存在一些缺点,例如,金属掺杂的方法需要增加一道成膜工艺以及退火工艺;离子注入的方法容易对金属氧化物半导体材料表面产生损伤,且增加工艺成本;等离子体处理的方法容易对金属氧化物半导体材料表面产生损伤,且经过退火工艺后,源漏区域的电阻不稳定,容易上升;最后,沉积氢化的氮化硅进行氢掺杂的方法,使金属氧化物半导体材料还原,游离的氢原子易影响器件的稳定性。
发明内容
本发明的目的在于提供一种顶栅型薄膜晶体管的制作方法,对源、漏极接触区的金属氧化物半导体材料的表面损伤较轻,同时能够有效降低源、漏极接触区的电阻,且制作方法简单。
本发明的目的还在于提供一种顶栅型薄膜晶体管,制作方法简单,性能稳定。
为实现上述目的,本发明提供一种顶栅型薄膜晶体管的制作方法,包括如下步骤:
步骤1、提供一基板,在所述基板上依次沉积缓冲层、及金属氧化物半导体层,对该金属氧化物半导体层进行图案化处理得到有源层;
步骤2、在所述缓冲层、及有源层上依次沉积绝缘层、及栅极金属层,对该绝缘层、及栅极金属层进行图案化处理,得到栅极与栅极绝缘层;
步骤3、通过增强型等离子体化学气相沉积法在所述栅极、有源层、及缓冲层上沉积一层含氟的氮化硅、或氧化硅层,得到中间层;
步骤4、对所述有源层进行高温退火处理,以所述栅极与栅极绝缘层为遮挡,并在中间层的作用下,使得所述有源层上未被所述栅极与栅极绝缘层覆盖的且与所述中间层相接触的区域的导电性增强,形成源极接触区、漏极接触区、以及位于所述源极接触区与漏极接触区之间的沟道区;
步骤5、对中间层进行图案化处理,在所述中间层上形成分别对应于所述源极接触区与漏极接触区的第一通孔与第二通孔;在所述中间层上沉积源漏极金属层,对该源漏极金属层进行图案化处理,得到源极与漏极。
所述步骤3中,通过增强型等离子体化学气相沉积法,利用硅烷/三氟化氮/氨气的气体组合,或者硅烷/三氟化氮/氮气的气体组合,或者硅烷/三氟化氮/笑气的气体组合,或者氟化硅/氮气/氨气的气体组合,沉积形成一层含氟的氮化硅、或氧化硅层。
所述金属氧化物半导体层的材料为氧化锌基、氧化铟基、及氧化锡基半导体材料中的至少一种。
所述栅极、源极、及漏极的材料为钼、钛、铝、银、及铜中的一种或多种的堆栈组合;所述缓冲层、及栅极绝缘层的材料为氧化硅、或氮化硅。
所述步骤1-5中,所述图案化处理指的是利用光罩进行黄光制程,其过程包括依次进行的光阻涂布步骤、曝光步骤、显影步骤、及光阻去除步骤。
本发明还提供一种顶栅型薄膜晶体管,包括基板,设于所述基板上的缓冲层,设于所述缓冲层上的有源层,设于所述有源层上的栅极绝缘层,设于所述栅极绝缘层上的栅极,设于所述栅极、有源层、及缓冲层上的中间层,及设于所述中间层上的源极、漏极;
其中,所述有源层的材料为金属氧化物半导体;所述有源层包括位于中间的沟道区、及位于所述沟道区两侧的源极接触区、漏极接触区;
所述栅极绝缘层、栅极均对应位于所述有源层的沟道区上方,而露出所述源极接触区、及漏极接触区;
所述中间层为含氟的氮化硅层、或氧化硅层。
所述中间层通过增强型等离子体化学气相沉积法,利用硅烷/三氟化氮/氨气的气体组合,或者硅烷/三氟化氮/氮气的气体组合,或者硅烷/三氟化氮/笑气的气体组合,或者氟化硅/氮气/氨气的气体组合,沉积形成。
所述有源层的材料为氧化锌基、氧化铟基、及氧化锡基半导体材料中的至少一种。
所述栅极、源极、及漏极的材料为钼、钛、铝、银、及铜中的一种或多种的堆栈组合。
所述有源层的源极接触区、及漏极接触区,为通过高温退火处理方法并在所述中间层的作用下形成。
本发明的有益效果:本发明的顶栅型薄膜晶体管的制作方法,在沉积形成中间层的同时,向其中掺杂氟元素,后续以栅极与栅极绝缘层为遮挡,对有源层进行高温退火处理,并在中间层的作用下,使得高温退火处理后所述有源层上未被所述栅极与栅极绝缘层覆盖的且与所述中间层相接触的区域,其金属氧化物半导体材料被氟离子还原而导电性增强,该方法相对于传统的制作方法不需要增加新的工艺步骤,对源、漏极接触区的金属氧化物半导体材料的表面损伤较轻,同时能够有效降低源、漏极接触区的电阻,且源、漏极接触区经过高温退火处理后的电阻稳定,不会对器件稳定性产生影响。本发明的顶栅型薄膜晶体管,中间层为含氟的氮化硅层、或氧化硅层,源、漏极接触区的导电性高且电阻稳定,其制作方法简单,性能稳定。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其他有益效果显而易见。
附图中,
图1为本发明的顶栅型薄膜晶体管的制作方法的流程示意图;
图2-3为本发明的顶栅型薄膜晶体管的制作方法的步骤1的示意图;
图4-5为本发明的顶栅型薄膜晶体管的制作方法的步骤2的示意图;
图6为本发明的顶栅型薄膜晶体管的制作方法的步骤3的示意图;
图7为本发明的顶栅型薄膜晶体管的制作方法的步骤4的示意图;
图8-9为本发明的顶栅型薄膜晶体管的制作方法的步骤5的示意图且图9为本发明的顶栅型薄膜晶体管的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1,本发明提供一种顶栅型薄膜晶体管的制作方法,包括如下步骤:
步骤1、如图2-3所示,提供一基板10,在所述基板10上依次沉积缓冲层20、及金属氧化物半导体层30,对该金属氧化物半导体层30进行图案化处理得到有源层35。
具体地,所述缓冲层20采用氧化硅、氮化硅等绝缘材料沉积形成。
具体地,所述金属氧化物半导体层30采用氧化锌基、氧化铟基、氧化锡基等半导体材料中的至少一种沉积形成。
步骤2、如图4-5所示,在所述缓冲层20、及有源层35上依次沉积绝缘层40、及栅极金属层50,对该绝缘层40、及栅极金属层50进行图案化处理,得到位于所述有源层35上的栅极55与栅极绝缘层45。
具体地,所述绝缘层40采用氧化硅、氮化硅等绝缘材料沉积形成。
具体地,所述栅极金属层50采用铝、钼、铜、银等金属材料的至少一种形成。
步骤3、如图6所示,通过增强型等离子体化学气相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD),利用硅烷/三氟化氮/氨气的气体组合,或者硅烷/三氟化氮/氮气的气体组合,或者硅烷/三氟化氮/笑气的气体组合,或者氟化硅/氮气/氨气的气体组合,在所述栅极55、有源层35、及缓冲层20上沉积一层含氟的氮化硅、或氧化硅层,得到中间层60。
步骤4、如图7所示,对所述有源层35进行高温退火处理,以所述栅极55与栅极绝缘层45为遮挡,并在中间层60的作用下,使得所述有源层35上未被所述栅极55与栅极绝缘层45覆盖的且与所述中间层60相接触的区域的导电性增强,形成位于所述有源层35两端的源极接触区351、漏极接触区352,以及位于所述源极接触区351与漏极接触区352之间的沟道区353。
具体地,所述步骤4中,由于所述中间层60含有氟元素,在对所述有源层35进行高温退火处理过程中,所述有源层35上与所述中间层60相接触的区域,其金属氧化物半导体材料被所述中间层60所产生的氟离子还原而导电性增强,从而对应形成源极接触区351与漏极接触区352。
步骤5、如图8-9所示,对中间层60进行图案化处理,在所述中间层60上形成分别对应于所述源极接触区351与漏极接触区352的第一通孔61与第二通孔62;在所述中间层60上沉积源漏极金属层70,对该源漏极金属层70进行图案化处理,得到分别通过第一通孔61及第二通孔62与源极接触区351及漏极接触区352连接的源极71与漏极72,从而得到如图9所示的顶栅型薄膜晶体管。
具体地,所述源漏极金属层70采用铝、钼、铜、银、钛等金属材料中的至少一种形成。
具体地,所述步骤1-5中,所述图案化处理指的是利用光罩进行黄光制程,其过程包括依次进行的光阻涂布步骤、曝光步骤、显影步骤、及光阻去除步骤。
本发明的顶栅型薄膜晶体管的制作方法,通过增强型等离子体化学气相沉积法,利用含氟的气体组合,在沉积形成中间层60的同时,向其中掺杂了氟元素,后续以栅极55与栅极绝缘层45为遮挡,对有源层35进行高温退火处理,并在中间层60的作用下,使得高温退火处理后所述有源层35上未被所述栅极35与栅极绝缘层45覆盖的且与所述中间层60相接触的区域,其金属氧化物半导体材料被氟离子还原而导电性增强,该方法相对于传统的制作方法不需要增加新的工艺步骤,对源、漏极接触区351、352的金属氧化物半导体材料的表面损伤较轻,同时能够有效降低源、漏极接触区351、352的电阻,且源、漏极接触区351、352经过高温退火处理后的电阻稳定,不会对器件稳定性产生影响。
请参阅图9,基于上述顶栅型薄膜晶体管的制作方法,本发明还提供一种顶栅型薄膜晶体管,包括基板10,设于所述基板10上的缓冲层20,设于所述缓冲层20上的有源层35,设于所述有源层35上的栅极绝缘层45,设于所述栅极绝缘层45上的栅极55,设于所述栅极55、有源层35、及缓冲层20上的中间层60,及设于所述中间层60上的源极71、漏极72;
其中,所述有源层35的材料为金属氧化物半导体;所述有源层35包括位于中间的沟道区353、及位于所述沟道区353两侧的源极接触区351、漏极接触区352;
所述栅极绝缘层45、栅极55均对应位于所述有源层35的沟道区353上方,而露出所述源极接触区351、及漏极接触区352;
所述中间层60为含氟的氮化硅层、或氧化硅层。
具体地,所述中间层60上对应所述源极接触区351、及漏极接触区352分别设有第一通孔61与第二通孔62,所述源极71、及漏极72分别通过所述第一通孔61及第二通孔62与所述源极接触区351、及漏极接触区352连接。
具体地,所述中间层60通过增强型等离子体化学气相沉积法,利用硅烷/三氟化氮/氨气的气体组合,或者硅烷/三氟化氮/氮气的气体组合,或者硅烷/三氟化氮/笑气的气体组合,或者氟化硅/氮气/氨气的气体组合,沉积形成。
具体地,所述有源层35的材料为氧化锌基、氧化铟基、氧化锡基等半导体材料中的至少一种。
具体地,所述栅极55、源极71、及漏极72的材料为钼、钛、铝、银、铜等金属材料中的一种或多种的堆栈组合。
具体地,所述有源层35的源极接触区351、及漏极接触区352,为通过高温退火处理方法并在所述中间层60的作用下形成。
综上所述,本发明的顶栅型薄膜晶体管阵列基板的制作方法,在沉积形成中间层的同时,向其中掺杂氟元素,后续以栅极与栅极绝缘层为遮挡,对有源层进行高温退火处理,并在中间层的作用下,使得高温退火处理后所述有源层上未被所述栅极与栅极绝缘层覆盖的且与所述中间层相接触的区域,其金属氧化物半导体材料被氟离子还原而导电性增强,该方法相对于传统的制作方法不需要增加新的工艺步骤,对源、漏极接触区的金属氧化物半导体材料的表面损伤较轻,同时能够有效降低源、漏极接触区的电阻,且源、漏极接触区经过高温退火处理后的电阻稳定,不会对器件稳定性产生影响。本发明的顶栅型薄膜晶体管,中间层为含氟的氮化硅层、或氧化硅层,源、漏极接触区的导电性高且电阻稳定,其制作方法简单,性能稳定。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种顶栅型薄膜晶体管的制作方法,其特征在于,包括如下步骤:
步骤1、提供一基板(10),在所述基板(10)上依次沉积缓冲层(20)、及金属氧化物半导体层(30),对该金属氧化物半导体层(30)进行图案化处理得到有源层(35);
步骤2、在所述缓冲层(20)、及有源层(35)上依次沉积绝缘层(40)、及栅极金属层(50),对该绝缘层(40)、及栅极金属层(50)进行图案化处理,得到栅极(55)与栅极绝缘层(45);
步骤3、通过增强型等离子体化学气相沉积法在所述栅极(55)、有源层(35)、及缓冲层(20)上沉积一层含氟的氮化硅、或氧化硅层,得到中间层(60);
步骤4、对所述有源层(35)进行高温退火处理,以所述栅极(55)与栅极绝缘层(45)为遮挡,并在中间层(60)的作用下,使得所述有源层(35)上未被所述栅极(55)与栅极绝缘层(45)覆盖的且与所述中间层(60)相接触的区域的导电性增强,形成源极接触区(351)、漏极接触区(352)、以及位于所述源极接触区(351)与漏极接触区(352)之间的沟道区(353);
步骤5、对中间层(60)进行图案化处理,在所述中间层(60)上形成分别对应于所述源极接触区(351)与漏极接触区(352)的第一通孔(61)与第二通孔(62);在所述中间层(60)上沉积源漏极金属层(70),对该源漏极金属层(70)进行图案化处理,得到源极(71)与漏极(72)。
2.如权利要求1所述的顶栅型薄膜晶体管的制作方法,其特征在于,所述步骤3中,通过增强型等离子体化学气相沉积法,利用硅烷/三氟化氮/氨气的气体组合,或者硅烷/三氟化氮/氮气的气体组合,或者硅烷/三氟化氮/笑气的气体组合,或者氟化硅/氮气/氨气的气体组合,沉积形成一层含氟的氮化硅、或氧化硅层。
3.如权利要求1所述的顶栅型薄膜晶体管的制作方法,其特征在于,所述金属氧化物半导体层(30)的材料为氧化锌基、氧化铟基、及氧化锡基半导体材料中的至少一种。
4.如权利要求1所述的顶栅型薄膜晶体管的制作方法,其特征在于,所述栅极(55)、源极(71)、及漏极(72)的材料为钼、钛、铝、银、及铜中的一种或多种的堆栈组合;所述缓冲层(20)、及栅极绝缘层(45)的材料为氧化硅、或氮化硅。
5.如权利要求1所述的顶栅型薄膜晶体管的制作方法,其特征在于,所述步骤1-5中,所述图案化处理指的是利用光罩进行黄光制程,其过程包括依次进行的光阻涂布步骤、曝光步骤、显影步骤、及光阻去除步骤。
6.一种顶栅型薄膜晶体管,其特征在于,包括基板(10),设于所述基板(10)上的缓冲层(20),设于所述缓冲层(20)上的有源层(35),设于所述有源层(35)上的栅极绝缘层(45),设于所述栅极绝缘层(45)上的栅极(55),设于所述栅极(55)、有源层(35)、及缓冲层(20)上的中间层(60),及设于所述中间层(60)上的源极(71)、漏极(72);
其中,所述有源层(35)的材料为金属氧化物半导体;所述有源层(35)包括位于中间的沟道区(353)、及位于所述沟道区(353)两侧的源极接触区(351)、漏极接触区(352);
所述栅极绝缘层(45)、栅极(55)均对应位于所述有源层(35)的沟道区(353)上方,而露出所述源极接触区(351)、及漏极接触区(352);
所述中间层(60)为含氟的氮化硅层、或氧化硅层。
7.如权利要求6所述的顶栅型薄膜晶体管,其特征在于,所述中间层(60)通过增强型等离子体化学气相沉积法,利用硅烷/三氟化氮/氨气的气体组合,或者硅烷/三氟化氮/氮气的气体组合,或者硅烷/三氟化氮/笑气的气体组合,或者氟化硅/氮气/氨气的气体组合,沉积形成。
8.如权利要求6所述的顶栅型薄膜晶体管,其特征在于,所述有源层(35)的材料为氧化锌基、氧化铟基、及氧化锡基半导体材料中的至少一种。
9.如权利要求6所述的顶栅型薄膜晶体管,其特征在于,所述栅极(55)、源极(71)、及漏极(72)的材料为钼、钛、铝、银、及铜中的一种或多种的堆栈组合。
10.如权利要求6所述的顶栅型薄膜晶体管,其特征在于,所述有源层(35)的源极接触区(351)、及漏极接触区(352),为通过高温退火处理方法并在所述中间层(60)的作用下形成。
CN201611036526.0A 2016-11-14 2016-11-14 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 Pending CN106356306A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611036526.0A CN106356306A (zh) 2016-11-14 2016-11-14 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611036526.0A CN106356306A (zh) 2016-11-14 2016-11-14 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Publications (1)

Publication Number Publication Date
CN106356306A true CN106356306A (zh) 2017-01-25

Family

ID=57861592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611036526.0A Pending CN106356306A (zh) 2016-11-14 2016-11-14 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Country Status (1)

Country Link
CN (1) CN106356306A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240550A (zh) * 2017-06-02 2017-10-10 深圳市华星光电技术有限公司 薄膜晶体管制造方法及阵列基板的制作方法
CN107946244A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN110010698A (zh) * 2019-04-09 2019-07-12 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
CN114122008A (zh) * 2021-11-04 2022-03-01 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制作方法和移动终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130119377A1 (en) * 2011-11-10 2013-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130119377A1 (en) * 2011-11-10 2013-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240550B (zh) * 2017-06-02 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管制造方法及阵列基板的制作方法
WO2018218769A1 (zh) * 2017-06-02 2018-12-06 深圳市华星光电技术有限公司 薄膜晶体管制造方法及阵列基板的制作方法
CN107240550A (zh) * 2017-06-02 2017-10-10 深圳市华星光电技术有限公司 薄膜晶体管制造方法及阵列基板的制作方法
CN107946244A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN107946244B (zh) * 2017-11-22 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN108987470B (zh) * 2018-07-16 2021-01-01 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN109659325B (zh) * 2018-12-20 2021-03-23 Tcl华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN110010698A (zh) * 2019-04-09 2019-07-12 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
CN110010698B (zh) * 2019-04-09 2022-07-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
US11616147B2 (en) 2019-04-09 2023-03-28 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, display substrate and display apparatus
CN114122008A (zh) * 2021-11-04 2022-03-01 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制作方法和移动终端

Similar Documents

Publication Publication Date Title
CN107507841B (zh) 阵列基板及其制作方法、显示装置
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN105489552B (zh) Ltps阵列基板的制作方法
CN108022935B (zh) 显示设备
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN1230881C (zh) 制造具有低温多晶硅的顶栅型薄膜晶体管的方法
CN105161503A (zh) 非晶硅半导体tft背板结构
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
US8748222B2 (en) Method for forming oxide thin film transistor
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
US20170018653A1 (en) Tft substrate structure and manufacturing method thereof
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US20180294292A1 (en) Array substrates, display devices, and the manufacturing methods thereof
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN108598096B (zh) Tft阵列基板及其制作方法
US20190371827A1 (en) Flexible thin film transistor and manufacturing method therefor
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN105720093A (zh) 薄膜晶体管及其制造方法
CN105990448B (zh) 薄膜晶体管
CN109616444B (zh) Tft基板的制作方法及tft基板
CN109860209A (zh) Tft基板的制作方法及tft基板
CN102263035B (zh) 形成含氧半导体薄膜晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170125

RJ01 Rejection of invention patent application after publication