CN107946244A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN107946244A CN107946244A CN201711171967.6A CN201711171967A CN107946244A CN 107946244 A CN107946244 A CN 107946244A CN 201711171967 A CN201711171967 A CN 201711171967A CN 107946244 A CN107946244 A CN 107946244A
- Authority
- CN
- China
- Prior art keywords
- active layer
- conductor
- region
- layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000009413 insulation Methods 0.000 claims abstract description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910052733 gallium Inorganic materials 0.000 claims description 27
- 229910052738 indium Inorganic materials 0.000 claims description 27
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 25
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 25
- 239000011787 zinc oxide Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 239000000615 nonconductor Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004062 sedimentation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052705 radium Inorganic materials 0.000 description 1
- HCWPIIXVSYCSAN-UHFFFAOYSA-N radium atom Chemical compound [Ra] HCWPIIXVSYCSAN-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供一种阵列基板及其制备方法，所述方法包括以下步骤：先提供一基板，在所述基板上依次制备遮光层、缓冲层、有源层、源极与漏极、栅绝缘层以及栅极；然后对正对于所述源极与所述漏极的所述有源层的相应区域进行第一导体化制程；再对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域进行第二导体化制程。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
氧化物半导体(oxide semiconductor)是具有半导体特性的一类氧化物，作为“新一代电子的基础材料”而备受全球显示器技术人员关注的就是氧化物半导体TFT。因为氧化物半导体TFT是驱动超高精细液晶面板、有机EL面板以及电子纸等新一代显示器的TFT材料最佳候选之一。
IGZO(indium gallium zinc oxide)为铟镓锌氧化物的缩写，非晶IGZO材料是用于新一代薄膜晶体管技术中的沟道层材料,是金属氧化物(Oxied)面板技术的一种。IGZO载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。
IGZO-TFT的器件结构一般分为ESL、BCE、TG等几种类型，其中ESL、BCE结构因Gate电极和S/D电极之间存在较大覆盖面积(overlap)导致较大的寄生电容，不适合应用于高解析度的OLED面板。近几年发展起来的Top-Gate结构的IGZO可以解决寄生电容较大的问题，但目前主流的TG-IGZO TFT器件工艺比较复杂，一般需要7道左右的光罩数量来完成阵列基板工艺。
综上所述，现有技术的TG-IGZO TFT器件的制作方法，工艺比较复杂，成本较高。
发明内容
本发明提供一种阵列基板及其制备方法，能够缩减TG-IGZO TFT器件的光罩制程，从而降低成本。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板的制作方法，所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备遮光层、缓冲层、有源层、源极与漏极、栅绝缘层以及栅极；
步骤S2、对正对于所述源极与所述漏极的所述有源层的相应区域进行第一导体化制程；
步骤S3、对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域进行第二导体化制程。
根据本发明一优选实施例，所述步骤S1包括：在所述缓冲层上连续沉积铟镓锌氧化物层与第二金属层，通过半色调光罩使所述铟镓锌氧化物形成有源层，以及同时使所述第二金属层形成源极与漏极。
根据本发明一优选实施例，所述第一导体化制程包括对所述阵列基板进行退火制程，所述第二导体化制程包括对所述阵列基板进行镭射制程。
根据本发明一优选实施例，所述退火制程的温度为200～300摄氏度，以使所述有源层中正对于所述源极和所述漏极的相应区域实现导体化。
根据本发明一优选实施例，所述镭射制程中用波长处于300纳米～315纳米范围内的准分子镭射光照射所述阵列基板表面，使对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域实现导体化。
根据本发明一优选实施例，所述退火制程中，所述源极与所述漏极材料中的钛或铝掺杂于所述有源层中。
本发明还提供一种阵列基板，包括：
基板；
薄膜晶体管，制备于所述基板上；
所述薄膜晶体管包括有源层以及位于所述有源层两端上方的源极与漏极；
栅绝缘层，制备于所述薄膜晶体管表面；
栅极，制备于所述栅绝缘层上；
其中，所述有源层为铟镓锌氧化物材料，所述有源层对应所述栅极的区域为非导体化区域，所述有源层除所述非导体化区域外的其他区域为导体化区域；对应所述源极一侧的所述导体化区域为源区，对应所述漏极一侧的所述导体化区域为漏区。
根据本发明一优选实施例，所述阵列基板包括用以形成载流子的沟道区，位于所述非导体化区域的所述有源层为所述沟道区的主动层。
根据本发明一优选实施例，所述主动层延伸至所述源区以及所述漏区正对的所述有源层的相应部分。
根据本发明一优选实施例，所述有源层的所述源区与所述漏区是通过对所述基板进行200～300摄氏度的退火，以及用波长处于300纳米～315纳米范围内的准分子镭射光照射来实现导体化的。
本发明的有益效果为：相较于现有技术的TG-IGZO TFT器件的制作方法，本发明的阵列基板的制作方法通过在缓冲层上连续沉积铟镓锌氧化物层与第二金属层，采用同一道半色调光罩使铟镓锌氧化物层形成有源层，同时使第二金属层形成源极与漏极；通过对基板进行退火，使源极与漏极下方对应的铟镓锌氧化物层的相应区域实现导体化；再通过准分子镭射照射基板使栅极与源极/漏极之间的间隙处对应的铟镓锌氧化物层的相应区域实现导体化。如此减少了两道光罩制程，通过五道光罩完成显示器件的制作，从而缩减了制程，降低了成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的制备方法流程图；
图2为本发明实施例提供的阵列基板的制备过程图中的不同阶段的结构示意图；
图3为本发明实施例提供的阵列基板结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有技术的TG-IGZO TFT器件的制作方法，工艺比较复杂，成本较高的技术问题，本实施例能够解决该缺陷。
下面结合附图详细介绍本发明具体实施例提供的阵列基板的制作方法。
如图1所示，本发明具体实施例提供了一种阵列基板的制作方法，所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备遮光层、缓冲层、有源层、源极与漏极、栅绝缘层以及栅极；
步骤S2、对正对于所述源极与所述漏极的所述有源层的相应区域进行第一导体化制程；
步骤S3、对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域进行第二导体化制程。
具体地，所述阵列基板的制作方法可包括以下步骤：
步骤S101、在基板上依次制备第一金属层、缓冲层，将所述第一金属层通过第一道光罩形成遮光层；
步骤S102、在所述缓冲层上连续沉积铟镓锌氧化物层与第二金属层，通过第二道半色调光罩使所述铟镓锌氧化物层形成有源层，以及同时使所述第二金属层形成源极与漏极；
步骤S103、依次制备栅绝缘层、第三金属层，并用第三道光罩使所述第三金属层形成栅极；
步骤S104、对所述有源层中除所述栅极所对应的第一区域之外的其他区域做导体化；其中包括：对正对于所述源极与所述漏极的所述有源层的相应区域进行第一导体化制程；对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域进行第二导体化制程；
步骤S105、在所述栅极上覆盖一层所述钝化层，并用第四道光罩在所述钝化层中形成过孔；
步骤S106、在所述钝化层上沉积像素电极层，并用第五道光罩形成像素电极。
下面结合附图详细介绍本发明具体实施例提供的阵列基板的制作过程。
如图2a所示，先提供一基板210，在所述基板210上制备一层第一金属层；通过第一道光罩图案化所述第一金属层形成间隔分布于所述基板210上的遮光层211。
如图2b所示，接着在基板220上沉积一层缓冲层222，所述缓冲层222覆盖遮光层221，在所述缓冲层222上连续沉积铟镓锌氧化物(IGZO)与第二金属层，通过第二道半色调光罩使所述铟镓锌氧化物与所述第二金属层同时进行图案化，使所述铟镓锌氧化物形成铟镓锌氧化物图案，即有源层223，所述第二金属层形成源极225与漏极224；所述源极225与所述漏极224分别位于所述有源层223的两端，且所述源极225与所述漏极224之间存在间隙；所述源极225与所述漏极224以及所述有源层223在所述基板220上的投影均位于所述遮光层221在所述基板220上的投影的范围内。
优选的，所述第二金属层的材料为钛或铝中的一种或一种以上，若所述第二金属层为所述钛和所述铝的复合材料，则所述第二金属层为所述钛和所述铝的层叠结构。所述缓冲层222的材料为氮化硅或二氧化硅。
如图2c所示，接着在缓冲层231上沉积栅绝缘层234，所述栅绝缘层234覆盖图案化后的源极236与漏极233以及有源层232；再在所述栅绝缘层234上沉积第三金属层，所述第三金属层通过第三道光罩形成栅极235。所述栅极235对应位于所述源极236与所述漏极233之间。在所述有源层232中，对应所述栅极235的相应区域为第一区域237，对应所述源极236与所述漏极233的相应区域为第二区域238，与所述栅极235与所述源极236/所述漏极233之间的间隙对应的区域为第三区域239。所述栅绝缘层234的材料为氮化硅或二氧化硅。
如图2d所示，对所述阵列基板进行第一导体化制程，所述第一导体化制程包括退火制程，具体地，对基板241进行200～300摄氏度的退火，维持一定时间，使有源层244中位于源极242与漏极243下方的第二区域2441进行导体化；在此过程中，所述源极242与所述漏极243中的材料钛或铝会惨杂于所述有源层244中，待钛或铝元素扩散趋于均匀分布后缓冷，以实现所述第二区域2441的导体化。
如图2e所示，对所述阵列基板进行第二导体化制程，所述第二导体化制程包括镭射制程，具体地，有源层252中对应栅极251的相应区域为第一区域(如图2c中所示)，所述栅极251与源极254/漏极253之间的间隙对应的区域为第三区域2521，沿着照射方向255，用波长处于300纳米～315纳米范围内的准分子镭射照射基板的所述栅极251一侧的表面，所述有源层252中对应所述栅极251与所述源极254/所述漏极253之间的所述第三区域2521可以被镭射照射而实现导体化，而所述有源层252被所述栅极251遮挡住的所述第一区域为非导体化区域，可以避免导体化而作为沟道区的主动层，通过上述所述退火制程以及所述镭射制程后，使所述有源层252实现自对准式导体化。
如图2f所示，在形成有栅极267的基板表面上覆盖一层钝化层265，并用第四道光罩在所述钝化层265上形成第二过孔264，以及在所述栅绝缘层261上形成对应所述第二过孔264的第一过孔263；然后再沉积一层像素电极层，并用第五道光罩形成像素电极266；所述像素电极266通过所述第二过孔264与所述第一过孔263连接到漏极262。至此，用五道光罩完成顶栅结构的阵列基板的工艺流程。
本发明还提供一种阵列基板，包括：基板；薄膜晶体管，制备于所述基板上；所述薄膜晶体管包括有源层以及位于所述有源层两端上方的源极与漏极；栅绝缘层，制备于所述薄膜晶体管表面；栅极，制备于所述栅绝缘层上；其中，所述有源层为铟镓锌氧化物材料，所述有源层对应所述栅极的区域为非导体化区域，所述有源层除所述非导体化区域外的其他区域为导体化区域；对应所述源极一侧的所述导体化区域为源区，对应所述漏极一侧的所述导体化区域为漏区。
具体地，如图3所示，为本发明提供的阵列基板结构示意图，所述阵列基板包括：基板301；第一金属层，制备于所述基板301表面，所述第一金属层形成间隔设置的遮光层302；缓冲层303，制备于所述第一金属层表面；铟镓锌氧化物，沉积于所述缓冲层303的表面，所述铟镓锌氧化物经过图案化后形成有源层304；第二金属层，沉积于所述铟镓锌氧化物的表面，所述第二金属层图案化后形成源极305与漏极306；栅绝缘层307，制备于所述第二金属层表面；第三金属层，制备于所述栅绝缘层307表面，图案化后形成栅极308；钝化层309，制备于所述第三金属层表面；像素电极层，制备于所述钝化层309表面；所述像素电极层图案化后形成像素电极310。
其中，所述有源层304包括导体化区域与非导体化区域，所述导体化区域包括第一导体化区域3042与第二导体化区域3041。所述铟镓锌氧化物与所述第二金属层通过一道半色调光罩同时进行图案化，所述有源层304对应所述源极305一侧的所述第一导体化区域3042为所述有源层304的源区，对应所述漏极306一侧的所述第二导体化区域3041为所述有源层304的漏区。其中，所述源区与所述漏区是通过对所述基板301进行200～300摄氏度的退火，以及用波长处于300纳米～315纳米范围内的准分子镭射照射来实现导体化的。所述阵列基板包括用以形成载流子的沟道区，位于所述非导体化区域的所述有源层为所述沟道区的主动层；所述主动层延伸至所述源区以及所述漏区正对的所述有源层304的相应部分。所述栅绝缘层307形成有第一过孔3071，所述钝化层309形成有对应于所述第一过孔3071的第二过孔3091，所述像素电极310通过所述第二过孔3091以及所述第一过孔3071连接到所述漏极306。
相较于现有技术的TG-IGZO TFT器件的制作方法，本发明的阵列基板的制作方法通过在缓冲层上连续沉积铟镓锌氧化物层与第二金属层，采用同一道半色调光罩使铟镓锌氧化物层形成有源层，同时使第二金属层形成源极与漏极；通过对基板进行退火，使源极与漏极下方对应的铟镓锌氧化物层的相应区域实现导体化；再通过准分子镭射照射基板使栅极与源极/漏极之间的间隙处对应的铟镓锌氧化物层的相应区域实现导体化。如此减少了两道光罩制程，通过五道光罩完成显示器件的制作，从而缩减了制程，降低了成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备遮光层、缓冲层、有源层、源极与漏极、栅绝缘层以及栅极；
步骤S2、对正对于所述源极与所述漏极的所述有源层的相应区域进行第一导体化制程；
步骤S3、对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域进行第二导体化制程。
2.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：在所述缓冲层上连续沉积铟镓锌氧化物层与第二金属层，通过半色调光罩使所述铟镓锌氧化物形成有源层，以及同时使所述第二金属层形成源极与漏极。
3.根据权利要求1所述的方法，其特征在于，所述第一导体化制程包括对所述阵列基板进行退火制程，所述第二导体化制程包括对所述阵列基板进行镭射制程。
4.根据权利要求3所述的方法，其特征在于，所述退火制程的温度为200～300摄氏度，以使所述有源层中正对于所述源极和所述漏极的相应区域实现导体化。
5.根据权利要求3所述的方法，其特征在于，所述镭射制程中用波长处于300纳米～315纳米范围内的准分子镭射光照射所述阵列基板表面，使对位于所述源极与所述栅极之间以及所述漏极与所述栅极之间的所述有源层的相应区域实现导体化。
6.根据权利要求4所述的方法，其特征在于，所述退火制程中，所述源极与所述漏极材料中的钛或铝掺杂于所述有源层中。
7.一种阵列基板，其特征在于，包括：
基板；
薄膜晶体管，制备于所述基板上；
所述薄膜晶体管包括有源层以及位于所述有源层两端上方的源极与漏极；
栅绝缘层，制备于所述薄膜晶体管表面；
栅极，制备于所述栅绝缘层上；
其中，所述有源层为铟镓锌氧化物材料，所述有源层对应所述栅极的区域为非导体化区域，所述有源层除所述非导体化区域外的其他区域为导体化区域；对应所述源极一侧的所述导体化区域为源区，对应所述漏极一侧的所述导体化区域为漏区。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板包括用以形成载流子的沟道区，位于所述非导体化区域的所述有源层为所述沟道区的主动层。
9.根据权利要求8所述的阵列基板，其特征在于，所述主动层延伸至所述源区以及所述漏区正对的所述有源层的相应部分。
10.根据权利要求7所述的阵列基板，其特征在于，所述有源层的所述源区与所述漏区是通过对所述基板进行200～300摄氏度的退火，以及用波长处于300纳米～315纳米范围内的准分子镭射光照射来实现导体化的。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711171967.6A CN107946244B (zh) | 2017-11-22 | 2017-11-22 | 一种阵列基板及其制备方法 |
| US15/740,009 US10367017B2 (en) | 2017-11-22 | 2017-11-30 | Array substrate and manufacturing method thereof |
| PCT/CN2017/113698 WO2019100428A1 (zh) | 2017-11-22 | 2017-11-30 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711171967.6A CN107946244B (zh) | 2017-11-22 | 2017-11-22 | 一种阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946244A true CN107946244A (zh) | 2018-04-20 |
| CN107946244B CN107946244B (zh) | 2020-08-04 |
Family
ID=61929747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711171967.6A Active CN107946244B (zh) | 2017-11-22 | 2017-11-22 | 一种阵列基板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107946244B (zh) |
| WO (1) | WO2019100428A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137084A (zh) * | 2019-05-30 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、电子装置基板及电子装置 |
| CN113497064A (zh) * | 2021-07-23 | 2021-10-12 | 合肥维信诺科技有限公司 | 阵列基板的制备方法、阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100171120A1 (en) * | 2007-09-21 | 2010-07-08 | Sony Corporation | Display and method for manufacturing display |
| CN102280488A (zh) * | 2010-06-09 | 2011-12-14 | 三星移动显示器株式会社 | Tft、包括tft的阵列基板及制造tft和阵列基板的方法 |
| CN104900531A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN106356306A (zh) * | 2016-11-14 | 2017-01-25 | 深圳市华星光电技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101043025A (zh) * | 2006-03-22 | 2007-09-26 | 群康科技(深圳)有限公司 | 薄膜晶体管基板的制造方法 |
| CN106129122B (zh) * | 2016-08-31 | 2018-12-11 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN106384714B (zh) * | 2016-10-13 | 2018-07-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
-
2017
- 2017-11-22 CN CN201711171967.6A patent/CN107946244B/zh active Active
- 2017-11-30 WO PCT/CN2017/113698 patent/WO2019100428A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100171120A1 (en) * | 2007-09-21 | 2010-07-08 | Sony Corporation | Display and method for manufacturing display |
| CN102280488A (zh) * | 2010-06-09 | 2011-12-14 | 三星移动显示器株式会社 | Tft、包括tft的阵列基板及制造tft和阵列基板的方法 |
| CN104900531A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN106356306A (zh) * | 2016-11-14 | 2017-01-25 | 深圳市华星光电技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137084A (zh) * | 2019-05-30 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、电子装置基板及电子装置 |
| CN113497064A (zh) * | 2021-07-23 | 2021-10-12 | 合肥维信诺科技有限公司 | 阵列基板的制备方法、阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019100428A1 (zh) | 2019-05-31 |
| CN107946244B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN104900654B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN104538307B (zh) | 一种用于制作多晶硅薄膜晶体管的方法 | |
| CN105489552B (zh) | Ltps阵列基板的制作方法 | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| EP2736077B1 (en) | Array substrate and method for fabricating array substrate, and display device | |
| US10304860B2 (en) | Array substrate and method of forming the same | |
| TWI509810B (zh) | 薄膜電晶體及其製造方法與液晶顯示裝置 | |
| US20100171546A1 (en) | Polycrystalline silicon thin film transistors with bridged-grain structures | |
| CN103314431A (zh) | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN102543860A (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| CN105304643A (zh) | 一种tft阵列基板及其制作方法 | |
| US20180190490A1 (en) | Thin film transistor and method for fabricating the same | |
| CN102651403A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| US20180197973A1 (en) | Manufacturing method of top gate thin-film transistor | |
| CN104505372B (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN102683354A (zh) | 顶栅型n-tft、阵列基板及其制备方法和显示装置 | |
| CN105655352B (zh) | 低温多晶硅tft阵列基板的制作方法 | |
| CN110061034A (zh) | Oled显示面板的制备方法及oled显示面板 | |
| CN102832169A (zh) | 阵列基板及其制备方法、显示器件 | |
| CN108346620A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106449667A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |