CN102651403A - 薄膜晶体管、阵列基板及其制造方法和显示面板 - Google Patents

薄膜晶体管、阵列基板及其制造方法和显示面板 Download PDF

Info

Publication number
CN102651403A
CN102651403A CN2012101124500A CN201210112450A CN102651403A CN 102651403 A CN102651403 A CN 102651403A CN 2012101124500 A CN2012101124500 A CN 2012101124500A CN 201210112450 A CN201210112450 A CN 201210112450A CN 102651403 A CN102651403 A CN 102651403A
Authority
CN
China
Prior art keywords
active layer
electrode
drain
underlay substrate
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101124500A
Other languages
English (en)
Inventor
金原奭
金馝奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2012101124500A priority Critical patent/CN102651403A/zh
Publication of CN102651403A publication Critical patent/CN102651403A/zh
Priority to US13/876,673 priority patent/US9166059B2/en
Priority to PCT/CN2012/084323 priority patent/WO2013155835A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

本发明公开了一种薄膜晶体管、阵列基板及其制造方法和显示面板。其中，阵列基板包括：衬底基板和位于所述衬底基板上方的栅线和数据线，所述栅线和所述数据线限定的像素区域内形成有像素电极、薄膜晶体管和与所述像素电极形成边缘电场的公共电极，所述薄膜晶体管包括：有源层图形、源极、漏极和栅极，所述源极与所述有源层图形连接，所述漏极分别与所述有源层图形和所述像素电极连接，所述源极、所述漏极分别与所述有源层图形相邻层设置，所述漏极与所述像素电极相邻层设置。本发明避免了在像素区域内开设过孔，从而提高了像素区域的开口率。

Description

薄膜晶体管、阵列基板及其制造方法和显示面板
技术领域
本发明涉及液晶显示技术，特别涉及一种薄膜晶体管、阵列基板及其制造方法和显示面板。
背景技术
边缘场开关(Fringe Field Switching，以下简称：FFS)技术是一种重要的宽视角显示技术，FFS结构的显示面板是目前市场上广泛应用的宽视角显示面板。相对于其它模式的显示面板，FFS结构的显示面板具有更高的分辨率和开口率。将FFS结构应用于非晶硅(a-Si)材料制成的显示面板时可提高显示面板的分辨率，但FFS结构对a-Si材料制成的显示面板分辨率的提高是非常有限的。
为解决上述问题，可将FFS结构应用于低温多晶硅(Low TemperaturePoly-silicon，简称：LTPS)材料制成的显示面板，此时可较大程度的提高显示面板的分辨率。阵列基板是上述显示面板的重要部件。由于LTPS热工艺的问题，上述阵列基板通常采用顶栅(Top Gate)结构。图7为现有技术中阵列基板的结构示意图，如图7所示，衬底基板17和位于衬底基板17上方的栅线和数据线14，栅线和数据线14限定的像素区域内形成有像素电极18、薄膜晶体管和与像素电极18形成边缘电场的公共电极19，其中，薄膜晶体管包括：有源层图形10、源极11、漏极12和栅极13。衬底基板17上形成有缓冲层21。有源层图形10形成于缓冲层21上，有源层图形10包括沟道区10a、轻掺杂漏极(LDD)区10b、源区10c和漏区10d，源区10c和漏区10d均为掺杂有高浓度杂质的区域，LDD区10b为掺杂有低浓度杂质的区域。有源层图形10上方形成有第三绝缘层22。栅线和栅极13同步形成于第三绝缘层22上，栅线和栅极13连接且栅极13位于有源层图形10上方。栅极13上方形成有第四绝缘层23，像素电极18形成于第四绝缘层24上。有源层图形10上方的第三绝缘层22和第四绝缘层23上形成有第一过孔24，源极11填充于第一过孔24以实现与有源层图形10连接，且源极11还与数据线14连接；有源层图形10上方的第三绝缘层22和第四绝缘层23上还形成有第二过孔25，漏极12填充于第一过孔25以实现与有源层图形10连接。同时漏极12还部分位于像素电极18上以实现与像素电极18连接。源极11和漏极12上形成有保护层26，公共电极19形成于保护层26上。
现有技术中阵列基板的像素区域内，薄膜晶体管的源极与有源层图形需通过过孔实现连接，漏极与有源层图形也需通过过孔实现连接。而在像素区域内开设过孔，会降低像素区域的开口率。
发明内容
本发明提供一种薄膜晶体管、阵列基板及其制造方法和显示面板，用以提高像素区域的开口率。
为实现上述目的，本发明提供了一种薄膜晶体管，包括：有源层图形、源极、漏极和栅极，所述源极与所述有源层图形连接，所述漏极与所述有源层图形连接，所述源极、所述漏极分别与所述有源层图形相邻层设置。
进一步地，所述有源层图形包括：沟道区、轻掺杂漏极区、源区和漏区。
为实现上述目的，本发明提供了一种阵列基板，包括：衬底基板和位于所述衬底基板上方的栅线和数据线，所述栅线和所述数据线限定的像素区域内形成有像素电极、薄膜晶体管和与所述像素电极形成边缘电场的公共电极，所述薄膜晶体管包括：有源层图形、源极、漏极和栅极，所述源极与所述有源层图形连接，所述漏极分别与所述有源层图形和所述像素电极连接，所述源极、所述漏极分别与所述有源层图形相邻层设置，所述漏极与所述像素电极相邻层设置。
进一步地，所述有源层图形形成于所述衬底基板上，所述像素电极形成于所述衬底基板上，所述源极的一端与所述数据线连接，所述源极的另一端形成于所述有源层图形上，所述漏极的一端形成于所述有源层图形上，所述漏极的另一端形成于所述像素电极上。
进一步地，所述栅线形成于所述数据线上方，所述栅线和所述数据线之间形成有第一绝缘层，所述栅极与所述栅线连接且形成于所述有源层图形上方的第一绝缘层上，所述栅线上形成有第二绝缘层，所述公共电极形成于所述第二绝缘层上。
为实现上述目的，本发明提供了一种显示面板，包括：上述薄膜晶体管。
为实现上述目的，本发明提供了一种阵列基板的制造方法，包括：
步骤100、在衬底基板上形成有源层图形和像素电极；
步骤102、在完成步骤100的衬底基板上形成数据线、源极和漏极，源极的一端与所述数据线连接，所述源极的另一端形成于所述有源层图形上，所述漏极的一端形成于所述有源层图形上，所述漏极的另一端形成于所述像素电极上；
步骤104、在完成步骤102的衬底基板上形成第一绝缘层，所述第一绝缘层覆盖所述衬底基板；
步骤106、在所述第一绝缘层上形成所述栅线和所述栅极，所述栅极与所述栅线连接且位于所述有源层图形上方；
步骤108、在完成步骤106的衬底基板上形成第二绝缘层，所述第二绝缘层覆盖所述衬底基板；
步骤110、在所述第二绝缘层上形成所述公共电极。
进一步地，所述有源层图形包括：沟道区、轻掺杂漏极区、源区和漏区；
所述在衬底基板上形成有源层图形包括：在所述衬底基板上形成有源层图形的主体，对所述有源层图形的主体进行掺杂处理得到所述沟道区、所述轻掺杂漏极区、所述源区和所述漏区。
进一步地，所述步骤100包括：
步骤1001、在所述衬底基板上形成所述有源层图形；
步骤1002、在所述衬底基板上形成所述像素电极。
进一步地，所述栅线和所述数据线限定出像素区域，多个所述像素区域形成显示区域，在所述步骤108之后和所述步骤110之前还包括：
步骤109、在所述显示区域之外的周边区域内形成过孔。
本发明具有以下有益效果：
本发明提供的薄膜晶体管、阵列基板及其制造方法和显示面板的技术方案中，源极、漏极均与有源层图形相邻层设置，因此源极、漏极均与有源层图形直接连接，无需通过过孔实现与有源层图形的连接，避免了在像素区域内开设过孔，从而提高了像素区域的开口率。
附图说明
图1为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图2为图1中A-A向剖视图；
图3为本发明实施例二提供的一种阵列基板的结构示意图；
图4为图3中B-B向剖视图；
图5为本发明实施例四提供的一种阵列基板的制造方法的流程图；
图6a为实施例四中形成有源层图形的示意图；
图6b为实施例四中形成有像素电极的示意图；
图6c为实施例四中形成源漏极的示意图；
图6d为实施例四中形成第一绝缘层的示意图；
图6e为实施例四中形成栅极的示意图；
图6f为实施例四中形成第二绝缘层的示意图；
图7为现有技术中阵列基板的结构示意图；
附图标记说明
10-有源层图形；  11-源极；             12-漏极；
13-栅极；        14-数据线；           15-栅线；
10a-沟道区；     10b-轻掺杂漏极区；    10c-源区；
10d-漏区；       16-第一绝缘层；       17-衬底基板；
18-像素电极；    19-公共电极；         20-第二绝缘层；
21-缓冲层；      22-第三绝缘层；       23-第四绝缘层；
24-第一过孔；    25-第二过孔；         26-保护层。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的薄膜晶体管、阵列基板及其制造方法和显示面板进行详细描述。
图1为本发明实施例一提供的一种薄膜晶体管的结构示意图，图2为图1中A-A向剖视图，如图1和图2所示，该薄膜晶体管(TFT)包括：有源层图形10、源极11、漏极12和栅极13，源极11与有源层图形10连接，漏极12与有源层图形10连接，源极11、漏极12分别与有源层图形10相邻层设置。
源极11、漏极12分别与数据线14同层设置，且源极11与数据线14连接。栅极13与栅线15同层设置，且栅极13与栅线15连接。栅线15位于数据线14的上方，且数据线14和栅线15之间形成有第一绝缘层16，则栅极15位于有源层图形10上方的第一绝缘层16上。
源极11形成于有源层图形10上，漏极12形成于有源层图形10上，从而实现了源极11、漏极12与有源层图形10相邻层设置。
如图2所示，有源层图形10具体可包括：沟道区10a、轻掺杂漏极(LDD)区10b、源区10c和漏区10d。源区10c和漏区10d均为掺杂有高浓度杂质的区域，LDD区10b为掺杂有低浓度杂质的区域。LDD区10b形成于源区10c和沟道区10a之间以及形成于漏区10d和沟道区10a之间。源极11形成于源区10c上，漏极12形成于漏区10d上，栅极15形成于沟道区10a上方的的第一绝缘层16上。
本实施例中，可选地，有源层图形还可形成于源极和漏极上，从而也实现了源极、漏极与有源层图形相邻层设置，此种情况不再具体画出。
本实施例提供的薄膜晶体管可应用于显示面板，具体地，该显示面板可以为液晶显示面板或者有源矩阵有机发光二极体面板(ActiveMatrix/Organic Light Emitting Diode，简称：AMOLED)。其中，当薄膜晶体管应用于液晶显示面板中时，该薄膜晶体管位于阵列基板中，通常阵列基板上的每一个像素需要一个薄膜晶体管实现驱动；当薄膜晶体管应用于AMOLED中时，该薄膜晶体管位于驱动电路中，通常每个像素的有机发光二极管(Organic Light-Emitting Diode，简称：OLED)需要二个以上的薄膜晶体管实现驱动。
本实施例提供的薄膜晶体管包括有源层图形、源极、漏极和栅极，源极与有源层图形连接，漏极与有源层图形连接，源极、漏极分别与有源层图形相邻层设置。本实施例的薄膜晶体管中，源极、漏极均与有源层图形相邻层设置，因此源极、漏极均与有源层图形直接连接，无需通过过孔实现与有源层图形的连接，避免了在像素区域内开设过孔，从而提高了像素区域的开口率。
图3为本发明实施例二提供的一种阵列基板的结构示意图，图4为图3中B-B向剖视图，如图3和图4所示，该阵列基板包括：衬底基板17和位于衬底基板17上方的栅线15和数据线14，栅线15和数据线14限定的像素区域内形成有像素电极18、薄膜晶体管和与像素电极18形成边缘电场的公共电极19，其中，薄膜晶体管包括：有源层图形10、源极11、漏极12和栅极13，源极11与有源层图形10连接，漏极12分别与有源层图形10和像素电极18连接，源极11、漏极12分别与有源层图形10相邻层设置，漏极12与像素电极18相邻层设置。
有源层图形10形成于衬底基板17上，像素电极18形成于衬底基板17上。源极11与数据线14同层设置，且源极11的一端与数据线14连接，源极11的另一端形成于有源层图形10上，从而实现了源极11与有源层图形10相邻层设置。漏极12与数据线14同层设置，且漏极12的一端形成于有源层图形10上，漏极12的另一端形成于像素电极18上，从而实现了漏极12与有源层图形10相邻层设置。
其中，栅线15形成于数据线14上方，栅线15和数据线14之间形成有第一绝缘层16，且第一绝缘层16覆盖整个衬底基板17。栅极13与栅线15同层设置，且栅极13与栅线15连，栅极13形成于有源层图形10上方的第一绝缘层16上。栅线15上形成有第二绝缘层20，且第二绝缘层20覆盖整个衬底基板17。公共电极19形成于第二绝缘层20上。
本实施例中，优选地，像素电极18为平面结构，公共电极19为条状结构。
如图4所示，有源层图形10具体可包括：沟道区10a、轻掺杂漏极(LDD)区10b、源区10c和漏区10d。源区10c和漏区10d均为掺杂有高浓度杂质的区域，LDD区10b为掺杂有低浓度杂质的区域。LDD区10b形成于源区10c和沟道区10a之间以及形成于漏区10d和沟道区10a之间。源极11形成于源区10c上，漏极12形成于漏区10d上，栅极15形成于沟道区10a上方的的第一绝缘层16上。
可选地，衬底基板17上还可以形成有缓冲层21，该缓冲层21覆盖整个衬底基板17。此时，有源层图形10和像素电极18形成于该缓冲层21上。
本实施例中，可选地，有源层图形还可形成于源极和漏极上，从而也实现了源极、漏极分别与有源层图形相邻层设置，此种情况不再具体画出。
本实施例中，可选地，公共电极还可以形成于像素电极的下方，此时，公共电极和像素电极之间需形成有绝缘层，此种情况不再具体画出。
图3中提供的阵列基板的具体结构仅为本发明的一种实施例，在实际应用中，根据需要可变更各个结构的位置和层次关系，此处不再一一列举。
本实施例提供的阵列基板包括：衬底基板和位于衬底基板上方的栅线和数据线，栅线和所述数据线限定的像素区域内形成有像素电极、薄膜晶体管和与像素电极形成边缘电场的公共电极，薄膜晶体管包括有源层图形、源极、漏极和栅极，源极与有源层图形连接，漏极分别与有源层图形和像素电极连接，源极、漏极分别与有源层图形相邻层设置，漏极与所述像素极相邻层设置，因此源极、漏极均与有源层图形直接连接，无需通过过孔实现与有源层图形的连接，避免了在像素区域内开设过孔，从而提高了像素区域的开口率。
本发明实施例三提供了一种显示面板，该显示面板可包括薄膜晶体管。其中，薄膜晶体管可采用上述实施例一提供的薄膜晶体管。该显示面板可包括液晶显示面板或者AMOLED。其中，当显示面板为液晶显示面板时，该液晶显示面板包括对盒设置的彩膜基板和阵列基板，彩膜基板和阵列基板之间填充有液晶层，薄膜晶体管位于阵列基板中，通常阵列基板上的每一个像素需要一个薄膜晶体管实现驱动；当显示面板为AMOLED中时，该薄膜晶体管位于驱动电路中，通常每个像素的OLED需要二个以上的薄膜晶体管实现驱动。
图5为本发明实施例四提供的一种阵列基板的制造方法的流程图，如图5所示，该方法包括：
步骤100、在衬底基板上形成有源层图形和像素电极。
具体地，步骤100可包括：
步骤1001、在衬底基板上形成有源层图形。
图6a为实施例四中形成有源层图形的示意图，如图6a所示，通过构图工艺在衬底基板17上形成有源层图形10。具体地，该有源层图形10包括：沟道区10a、轻掺杂漏极区10b、源区10c和漏区10d。则步骤1001可包括：在衬底基板17上形成有源层图形的主体，对有源层图形的主体进行掺杂处理得到沟道区10a、轻掺杂漏极区10b、源区10c和漏区10d。具体地，通过构图工艺在衬底基板17上形成有源层图形的主体；通过掩膜板对有源层图形的主体进行掺杂处理形成轻掺杂漏极区10b，位于轻掺杂漏极区10b之间的区域为沟道区10a；通过掩膜板对有源层图形的主体进行掺杂处理形成源区10c和漏区10d。其中，形成轻掺杂漏极区10b以及源区10c和漏区10d的执行顺序可根据需要进行变更。
步骤1002、在衬底基板上形成像素电极。
其中，该步骤1001与步骤1002的先后顺序可调。
图6b为实施例四中形成有像素电极的示意图，如图6b所示，通过构图工艺在衬底基板17上形成像素电极18。
可选地，步骤100之前还可以包括：在衬底基板17上形成缓冲层21，该缓冲层21覆盖整个衬底基板17。则此种情况下，有源层图形10和像素电极18形成于缓冲层21上。
步骤102、在完成步骤100的衬底基板上形成数据线、源极和漏极，源极的一端与数据线连接，源极的另一端形成于有源层图形上，漏极的一端形成于有源层图形上，漏极的另一端形成于像素电极上。
图6c为实施例四中形成源漏极的示意图，如图6c所示，通过构图工艺在完成步骤100的衬底基板17上同步形成数据线14、源极11和漏极12，源极11的一端与数据线14连接，源极11的另一端形成于有源层图形10上，漏极12的一端形成于有源层图形10上，漏极12的另一端形成于像素电极18上。
步骤104、在完成步骤102的衬底基板上形成第一绝缘层，第一绝缘层覆盖衬底基板。
图6d为实施例四中形成第一绝缘层的示意图，如图6d所示，在完成步骤102的衬底基板17上涂布第一绝缘层16，该第一绝缘层16覆盖整个衬底基板17上。
步骤106、在第一绝缘层上形成栅线和栅极，栅极与栅线连接且位于有源层图形上方。
图6e为实施例四中形成栅极的示意图，如图6e所示，通过构图工艺在第一绝缘层16上同步形成栅线15和栅极13，栅极13与栅线15连接且位于有源层图形10上方。其中，栅线15可参见图3中所示。
步骤108、在完成步骤106的衬底基板上形成第二绝缘层，第二绝缘层覆盖衬底基板。
图6f为实施例四中形成第二绝缘层的示意图，如图6f所示，在完成步骤106的衬底基板17上涂布第二绝缘层20，该第二绝缘层20覆盖整个衬底基板17上。进一步地，还可以对第二绝缘层20进行平坦化处理。
步骤110、在第二绝缘层上形成公共电极。
如图3所示，通过构图工艺在第二绝缘层20上形成公共电极19。
本实施例中，栅线和数据线限定出像素区域，并且多个像素区域形成显示区域。进一步地，在步骤108之后和步骤110之前还可以包括：在显示区域之外的周边区域内形成过孔。具体地，可通过构图工艺在周边区域内形成过孔。
本实施例中，从步骤100至步骤110至多通过8次构图工艺即可完成，即：通过8次掩膜(MASK)工艺即可完成。
本实施例提供的阵列基板的制造方法可用于制造上述实施例二所述的阵列基板。
本实施例提供的阵列基板的制造方法的技术方案中，由于源极、漏极均与有源层图形相邻层设置，源极、漏极均与有源层图形直接连接，无需通过过孔实现与有源层图形的连接，因此无需执行在像素区域内开设过孔的步骤，从而提高了像素区域的开口率。由于无需执行在像素区域内开设过孔的步骤，因此与现有技术相比减少了一次工艺过程，从而降低了生产成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此；如，本发明薄膜晶体管结构可以为PMOS和NMOS。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，包括：有源层图形、源极、漏极和栅极，所述源极与所述有源层图形连接，所述漏极与所述有源层图形连接，其特征在于，所述源极、所述漏极分别与所述有源层图形相邻层设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层图形包括：沟道区、轻掺杂漏极区、源区和漏区。
3.一种阵列基板，包括：衬底基板和位于所述衬底基板上方的栅线和数据线，所述栅线和所述数据线限定的像素区域内形成有像素电极、薄膜晶体管和与所述像素电极形成边缘电场的公共电极，所述薄膜晶体管包括：有源层图形、源极、漏极和栅极，所述源极与所述有源层图形连接，所述漏极分别与所述有源层图形和所述像素电极连接，其特征在于，所述源极、所述漏极分别与所述有源层图形相邻层设置，所述漏极与所述像素电极相邻层设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述有源层图形形成于所述衬底基板上，所述像素电极形成于所述衬底基板上，所述源极的一端与所述数据线连接，所述源极的另一端形成于所述有源层图形上，所述漏极的一端形成于所述有源层图形上，所述漏极的另一端形成于所述像素电极上。
5.根据权利要求4所述的阵列基板，其特征在于，所述栅线形成于所述数据线上方，所述栅线和所述数据线之间形成有第一绝缘层，所述栅极与所述栅线连接且形成于所述有源层图形上方的第一绝缘层上，所述栅线上形成有第二绝缘层，所述公共电极形成于所述第二绝缘层上。
6.一种显示面板，其特征在于，包括：权利要求1或2所述的薄膜晶体管。
7.一种阵列基板的制造方法，其特征在于，包括：
步骤100、在衬底基板上形成有源层图形和像素电极；
步骤102、在完成步骤100的衬底基板上形成数据线、源极和漏极，所述源极的一端与所述数据线连接，所述源极的另一端形成于所述有源层图形上，所述漏极的一端形成于所述有源层图形上，所述漏极的另一端形成于所述像素电极上；
步骤104、在完成步骤102的衬底基板上形成第一绝缘层，所述第一绝缘层覆盖所述衬底基板；
步骤106、在所述第一绝缘层上形成所述栅线和所述栅极，所述栅极与所述栅线连接且位于所述有源层图形上方；
步骤108、在完成步骤106的衬底基板上形成第二绝缘层，所述第二绝缘层覆盖所述衬底基板；
步骤110、在所述第二绝缘层上形成所述公共电极。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述有源层图形包括：沟道区、轻掺杂漏极区、源区和漏区；
所述在衬底基板上形成有源层图形包括：在所述衬底基板上形成有源层图形的主体，对所述有源层图形的主体进行掺杂处理得到所述沟道区、所述轻掺杂漏极区、所述源区和所述漏区。
9.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述步骤100包括：
步骤1001、在所述衬底基板上形成所述有源层图形；
步骤1002、在所述衬底基板上形成所述像素电极。
10.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述栅线和所述数据线限定出像素区域，多个所述像素区域形成显示区域，在所述步骤108之后和所述步骤110之前还包括：
步骤109、在所述显示区域之外的周边区域内形成过孔。
CN2012101124500A 2012-04-16 2012-04-16 薄膜晶体管、阵列基板及其制造方法和显示面板 Pending CN102651403A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012101124500A CN102651403A (zh) 2012-04-16 2012-04-16 薄膜晶体管、阵列基板及其制造方法和显示面板
US13/876,673 US9166059B2 (en) 2012-04-16 2012-11-08 Thin film transistor, array substrate and manufacturing method thereof, and display panel
PCT/CN2012/084323 WO2013155835A1 (zh) 2012-04-16 2012-11-08 薄膜晶体管、阵列基板及其制造方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101124500A CN102651403A (zh) 2012-04-16 2012-04-16 薄膜晶体管、阵列基板及其制造方法和显示面板

Publications (1)

Publication Number Publication Date
CN102651403A true CN102651403A (zh) 2012-08-29

Family

ID=46693363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101124500A Pending CN102651403A (zh) 2012-04-16 2012-04-16 薄膜晶体管、阵列基板及其制造方法和显示面板

Country Status (3)

Country Link
US (1) US9166059B2 (zh)
CN (1) CN102651403A (zh)
WO (1) WO2013155835A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018974A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
WO2013155835A1 (zh) * 2012-04-16 2013-10-24 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN103647028A (zh) * 2013-12-19 2014-03-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103681489A (zh) * 2013-12-23 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2015055054A1 (zh) * 2013-10-16 2015-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104600080A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN109976056A (zh) * 2019-04-08 2019-07-05 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
CN113687549A (zh) * 2021-09-23 2021-11-23 合肥京东方显示技术有限公司 显示面板及显示面板的制作方法、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034169A (ko) * 2015-09-18 2017-03-28 (주)아모레퍼시픽 묻어남이 개선된 화장료 조성물
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN202093289U (zh) * 2011-06-30 2011-12-28 北京京东方光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
CN202512328U (zh) * 2012-04-05 2012-10-31 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN102651403A (zh) 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN202093289U (zh) * 2011-06-30 2011-12-28 北京京东方光电科技有限公司 一种阵列基板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
金仲和: "《低温多晶薄膜晶体管研究》", 31 December 2001, 高等教育出版社 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155835A1 (zh) * 2012-04-16 2013-10-24 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
US9166059B2 (en) 2012-04-16 2015-10-20 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and manufacturing method thereof, and display panel
CN103018974A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN103018974B (zh) * 2012-11-30 2016-05-25 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
WO2015055054A1 (zh) * 2013-10-16 2015-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US10128281B2 (en) 2013-10-16 2018-11-13 Boe Technology Group Co., Ltd. Array substrate, fabrication method thereof and display device
CN103647028A (zh) * 2013-12-19 2014-03-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103647028B (zh) * 2013-12-19 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103681489A (zh) * 2013-12-23 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20170096007A (ko) * 2014-12-30 2017-08-23 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
JP2018503869A (ja) * 2014-12-30 2018-02-08 深▲セン▼市華星光電技術有限公司 配列基板と、表示パネルと、配列基板の調製方法
CN104600080B (zh) * 2014-12-30 2018-10-19 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN104600080A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
KR101999907B1 (ko) * 2014-12-30 2019-07-12 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
WO2020133672A1 (zh) * 2018-12-26 2020-07-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN109976056A (zh) * 2019-04-08 2019-07-05 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
CN109976056B (zh) * 2019-04-08 2023-04-14 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
CN113687549A (zh) * 2021-09-23 2021-11-23 合肥京东方显示技术有限公司 显示面板及显示面板的制作方法、显示装置

Also Published As

Publication number Publication date
US20150028418A1 (en) 2015-01-29
US9166059B2 (en) 2015-10-20
WO2013155835A1 (zh) 2013-10-24

Similar Documents

Publication Publication Date Title
CN102651403A (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
CN106558538B (zh) 阵列基板、显示装置及阵列基板的制备方法
CN106067466B (zh) 薄膜晶体管基板及其制造方法
EP2736077B1 (en) Array substrate and method for fabricating array substrate, and display device
JP2010003910A (ja) 表示素子
CN103824780B (zh) 一种低温多晶硅tft器件及其制造方法
CN103295962A (zh) 阵列基板及其制作方法，显示装置
TW200703660A (en) TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel
CN105489552A (zh) Ltps阵列基板的制作方法
US9954014B2 (en) Thin film transistor substrate and display using the same
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
TWI678797B (zh) 液晶顯示裝置及其製造方法
JP6239606B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法
CN102522410A (zh) 一种薄膜晶体管阵列基板及其制作方法
US20180197960A1 (en) TFT array substrate, manufacturing method thereof, and liquid crystal display apparatus
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN104538402A (zh) 阵列基板及其制作方法、和显示装置
US8779429B2 (en) Display substrate and method of manufacturing the same
CN108447822A (zh) Ltps tft基板的制作方法
US9685471B2 (en) Manufacturing method of thin film transistor substrate
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
CN106505071B (zh) 薄膜晶体管阵列基板及其制作方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN206619596U (zh) 阵列基板和显示面板
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120829