KR20170096007A - 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 - Google Patents

어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR20170096007A
KR20170096007A KR1020177019782A KR20177019782A KR20170096007A KR 20170096007 A KR20170096007 A KR 20170096007A KR 1020177019782 A KR1020177019782 A KR 1020177019782A KR 20177019782 A KR20177019782 A KR 20177019782A KR 20170096007 A KR20170096007 A KR 20170096007A
Authority
KR
South Korea
Prior art keywords
layer
drain
low temperature
temperature poly
disposed
Prior art date
Application number
KR1020177019782A
Other languages
English (en)
Other versions
KR101999907B1 (ko
Inventor
총 왕
펑 두
리쉬엔 천
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170096007A publication Critical patent/KR20170096007A/ko
Application granted granted Critical
Publication of KR101999907B1 publication Critical patent/KR101999907B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

본 발명은 어레이 기판(10), 디스플레이 패널(1) 및 상기 어레이 기판(10)의 제조 방법을 제공하며, 이때, 상기 어레이 기판(10)은 매트릭스 내에 복수의 저온 폴리-실리콘 박막 트랜지스터를 갖고, 상기 어레이 기판(10)은, 기판(101); 상기 기판(101)의 동일 표면 상에 배치된, 저온 폴리-실리콘 층(104), 소스 전극(107), 드레인 전극(108) 및 제 1 전도성 층(112)(여기서, 상기 저온 폴리-실리콘 층(104)은 상기 기판(101)의 표면의 중간 부분에 배치되고, 상기 소스 전극(107) 및 드레인 전극(108)은 각각 상기 저온 폴리-실리콘 층(104)의 두 측면에 배치되고, 상기 소스 전극(107)의 하나의 말단부는 상기 저온 폴리-실리콘 층(104)의 하나의 말단부에 전기적으로 연결되고, 상기 드레인 전극(108)의 하나의 말단부는 상기 저온 폴리-실리콘 층(104)의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인 전극(108)의 또 다른 말단부는 제 1 전도성 층(112)에 전기적으로 연결된다); 상기 저온 폴리-실리콘 층(104), 소스 전극(107), 드레인 전극(108) 및 제 1 전도성 층(112) 상에 배치된 절연 층(109); 상기 절연 층(109) 상에, 상기 저온 폴리-실리콘 층(104)에 대응되게 배치된 게이트 전극(110); 상기 게이트 전극(110) 상에 적층된 부동태화 층(111); 및 상기 부동태화 층(111) 상에, 제 1 전도성 층(112)에 대응되게 배치된 제 2 전도성 층(113)을 포함한다.

Description

어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법{ARRAY SUBSTRATE, DISPLAY PANEL, AND MANUFACTURING METHOD FOR ARRAY SUBSTRATE}
본 발명은, 디스플레이 기술 분야, 특히 어레이 기판, 디스플레이 패널 및 어레이 기판의 제조 방법에 관한 것이다.
관련 출원의 상호 참조
본원은, 2014년 12월 30일에 출원된 중국 특허 출원 제 201410849415.6 호(명칭 "어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법")에 대한 우선권을 주장하며, 이의 개시내용 전체를 본원에 참고로 인용한다.
디스플레이 장치, 예컨대 액정 디스플레이(LCD)는 일반적으로 전자 장치에서 사용되고, 이의 낮은 전력 소비, 작은 크기, 경량 및 기타 특성 때문에, 사용자에게 매우 인기가 많다. 평면 패널 디스플레이 기술의 발달에 의해, 고 해상도 및 저 전력 소비를 갖는 액정 디스플레이가 요구되어 왔다. 비정질 실리콘(amorphous silicon)은 전자 이동능이 낮으나, 저온 폴리-실리콘은 저온에서 생성될 수 있고 비정질 실리콘보다 높은 전자 이동능을 갖는다. 또 다른 양태에서, 저온 폴리-실리콘에 의해 제조된 CMOS 장치는, 높은 해상도 및 낮은 전력 소비를 갖는 액정 디스플레이에 적용될 수 있다. 그러므로, 저온 폴리-실리콘은 널리 적용 및 연구되어 왔다. 최근, 저온 폴리-실리콘 박막 트랜지스터를 포함하는 어레이 기판의 경우, 저온 폴리-실리콘에 대한 마스크(mask)의 수/양이 많기 때문에(일반적으로, 저온 폴리-실리콘 박막 트랜지스터 어레이 기판의 마스크의 수는 10개임), 저온 폴리-실리콘 박막 트랜지스터 어레이 기판의 제작/제조에서 생산성 개선이 더욱 어렵고 불리하게 되고 있다.
본 발명은 어레이 기판을 제공한다. 상기 어레이 기판은, 어레이에 배열된 복수의 저온 폴리-실리콘(LTPS) 박막 트랜지스터를 포함한다. 상기 복수의 저온 폴리-실리콘 박막 트랜지스터 각각은, 기판; 상기 기판의 동일 표면 상에 배치된, 저온 폴리-실리콘 층, 소스(source), 드레인(drain) 및 제 1 전도성 층; 상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층 상에 배치된 절연 층; 상기 절연 층 상에, 상기 저온 폴리-실리콘 층에 대응되게 배치된 게이트; 상기 게이트 상에 적층된 부동태화 층; 및 상기 부동태화 층 상에, 상기 제 1 전도성 층에 대응되게 배치된 제 2 전도성 층을 포함하며, 이때
상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되고,
상기 제 1 전도성 층은 픽셀 전극으로서 사용되고, 제 2 전도성 층은 공통 전극으로서 사용된다.
한 실시양태에서, 상기 어레이 기판은, 상기 기판의 표면 상에 배치되는 차광(light-shielding) 층을 추가로 포함하고; 상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층이 상기 차광 층을 통해 상기 표면 상에 배치되고, 상기 차광 층이 상기 저온 폴리-실리콘 층에 대응되게 배치된다.
한 실시양태에서, 상기 어레이 기판은, 상기 차광 층 상에 적층되는 완충 층을 추가로 포함하고; 상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층이 상기 완충 층 및 차광 층을 통해 상기 기판의 표면 상에 배치된다.
한 실시양태에서, 상기 어레이 기판은 제 1 오옴(ohmic) 접촉 층을 추가로 포함하고, 상기 제 1 오옴 접촉 층은 상기 소스를 상기 저온 폴리-실리콘 층에 연결시키고, 상기 제 1 오옴 접촉 층은 상기 소스와 상기 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키도록 구성된다.
한 실시양태에서, 상기 어레이 기판은 제 2 오옴 접촉 층을 추가로 포함하고, 상기 제 2 오옴 접촉 층은 상기 드레인을 상기 저온 폴리-실리콘 층에 연결시키고, 상기 제 2 오옴 접촉 층은 상기 드레인과 상기 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키도록 구성된다.
또 다른 양태에서, 본 발명은 디스플레이 패널을 제공한다. 상기 디스플레이 패널은 전술된 실시양태 중 어느 하나에 따른 어레이 기판을 포함한다.
또 다른 양태에서, 본 발명은 어레이 기판의 제조 방법을 제공하며, 상기 방법은,
기판을 제공하는 단계;
상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계;
절연 층을 형성하는 단계로서, 이때 상기 절연 층은 상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층 상에 형성되는, 단계;
게이트를 형성하는 단계로서, 이때 상기 게이트는 상기 절연 층 상에 배치되는, 단계;
부동태화 층을 형성하는 단계로서, 이때 상기 부동태화 층은 상기 게이트 상에 배치되는, 단계;
제 2 전도성 층을 형성하는 단계로서, 이때 상기 제 2 전도성 층은 상기 부동태화 층 상에, 상기 제 1 전도성 층에 대응되게 배치되는, 단계
를 포함하며, 상기 제 1 전도성 층은 픽셀 전극으로서 구성되고, 상기 제 2 전도성 층은 공통 전극으로서 구성된다.
한 실시양태에서, 상기 어레이 기판의 제조 방법은,
상기 "기판을 제공하는 단계"와 "상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계" 사이에,
상기 기판의 표면 상에 차광 층을 형성하는 단계를 추가로 포함한다. "상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계"는 상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 상기 차광 층 상에 배치하는 단계이다.
한 실시양태에서, 상기 어레이 기판의 제조 방법은,
"상기 기판의 표면 상에 차광 층을 형성하는 단계" 이후, "상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계" 이전에,
상기 차광 층 상에 완충 층을 형성하는 단계를 추가로 포함한다. "상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계"는, 상기 완충 층을 통해 상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계이다.
한 실시양태에서, 상기 어레이 기판의 제조 방법은,
제 1 오옴 접촉 층을 형성하는 단계로서, 이때 상기 제 1 오옴 접촉 층이 상기 소스를 상기 저온 폴리-실리콘 층에 연결하는, 단계; 및
제 2 오옴 접촉 층을 형성하는 단계로서, 이때 상기 제 2 오옴 접촉 층이 상기 드레인을 상기 저온 폴리-실리콘 층에 연결하는, 단계
를 추가로 포함한다.
본 발명에 따른 어레이 기판 및 어레이 기판의 제조 방법은, 단지 7회의 마스크 필요성만을 실현할 수 있어서, 어레이 기판의 형성 동안 사용되는 마스크의 수/양이 감소되므로, 어레이 기판의 생산 능력을 증가시키는데 유익하다.
본 발명의 실시양태의 기술적 해결책을 더욱 명확하게 설명하기 위해, 도면이 실시양태의 설명에 사용될 것이며, 이의 간단한 설명이 후술될 것이다. 자명하게는, 하기 설명에서의 도면은, 단지 본 발명의 실시양태의 일부이며, 당업자는 이러한 예시된 도면에 따라 다른 도면을 창의적 노력 없이 수득할 수 있다.
도 1은 본 발명의 바람직한 실시양태에 따른 디스플레이 패널의 개략적 구조 단면도이다.
도 2는 본 발명의 바람직한 실시양태에 따른 디스플레이 패널의 개략적 구조도이다.
도 3은 본 발명의 바람직한 실시양태에 따른 어레이 기판의 제조 방법의 흐름도이다.
도 4 내지 도 15는, 본 발명에 따른 어레이 기판의 제조 방법의 다양한 공정 단계에 대응되는 개략적 단면도이다.
이하에서, 첨부된 본 발명의 실시양태의 도면을 참고하여, 본 발명의 실시양태에서의 기술적 해결책이 명확하고 완전하게 기재될 것이다. 자명하게는, 후술되는 본 발명의 실시양태는 단지 본 발명의 실시양태의 일부이지, 모든 실시양태가 아니다. 기재된 본 발명의 실시양태에 기초하여, 창의적 노력 없이 당업자에 의해 수득되는 다른 모든 실시양태는 본 발명의 보호 범위에 속한다.
도 1을 참고하면, 도 1은 본 발명의 바람직한 실시양태에 따른 어레이 기판의 개략적 구조 단면도이다. 어레이 기판(10)은 기판(101), 저온 폴리-실리콘 층(104), 소스(107), 드레인(108), 제 1 전도성 층(112), 절연 층(109), 게이트(110), 부동태화 층(111) 및 제 2 전도성 층(113)을 포함한다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 기판(101)의 동일한 표면 상에 배치된다. 저온 폴리-실리콘 층(104)은 기판(101) 표면의 중간 부분에 배치되고, 소스(107) 및 드레인(108)은 각각 저온 폴리-실리콘 층(104)의 두 측면에 배치되고, 소스(107)의 말단부는 저온 폴리-실리콘 층(104)의 말단부에 전기적으로 연결되고, 드레인(108)의 말단부는 저온 폴리-실리콘 층(104)의 또 다른 말단부에 전기적으로 연결되고, 드레인(108)의 또 다른 말단부는 제 1 전도성 층(112)에 전기적으로 연결된다. 절연 층(109)은 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112) 상에 배치된다. 게이트(110)가 절연 층(109) 상에, 저온 폴리-실리콘 층(104)에 대응되게 배치된다. 부동태화 층(111)이 게이트(110) 상에 배치된다. 제 2 전도성 층(113)은 부동태화 층(111) 상에, 제 1 전도성 층(112)에 대응되게 배치된다. 제 1 전도성 층(112)은 픽셀 전극이고, 제 2 전도성 층(113)은 공통 전극이다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108), 절연 층(109) 및 게이트(110)는 저온 폴리-실리콘 박막 트랜지스터를 구성한다.
제 1 기판(101)은 제 1 표면(a) 및 제 1 표면(a)의 반대쪽의 제 2 표면(b)을 포함한다. 이 실시양태에서, 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 기판(101)의 제 1 표면(a) 상에 배치된다. 다른 실시양태에서는, 대신에, 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)이, 기판(101)의 제 2 표면(b) 상에 배치됨을 이해해야 한다. 기판(101)은 유리 기판이지만 이에 국한되지는 않는다.
어레이 기판(10)은 차광 층(102)을 추가로 포함한다. 차광 층(102)은 기판(101)의 표면 상에 배치된다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 차광 층(102)을 통해 기판(101)의 표면 상에 배치되고, 차광 층(102)은 저온 폴리-실리콘 층(104)에 대응되게 배치된다. 이 실시양태에서, 차광 층(102)은 기판(101)의 제 1 표면(a) 상에 배치된다. 차광 층(102)은, 저온 폴리-실리콘 박막 트랜지스터에 대응하는 픽셀이 제 2 표면(b)으로 광 누설(leakage of light)되는 것을 방지하기 위해 사용된다.
어레이 기판(10)은 완충 층(103)을 추가로 포함한다. 완충 층(103)은 차광 층(102) 상에 적층된다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 완충 층(103) 및 차광 층(102)을 통해 기판(101)의 표면 상에 배치된다. 완충 층(103)은, 어레이 기판(10)의 제조/제작 공정에서의 기판(101)에 대한 손상을 완충시키기 위해 사용된다.
어레이 기판(10)은 제 1 오옴 접촉 층(105)을 추가로 포함한다. 제 1 오옴 접촉 층(105)은 소스(107)와 저온 폴리-실리콘 층(104)을 연결한다. 제 1 오옴 접촉 층(105)은 소스(107)와 저온 폴리-실리콘 층(104)에서의 접촉 저항을 감소시키기 위해 사용된다. 이 실시양태에서, 제 1 오옴 접촉 층(105)은 제 1 고-도핑(heavily-doped) 구역(1051) 및 제 1 저-도핑(lightly-doped) 구역(1052)을 포함한다. 제 1 고-도핑 구역(1051)의 말단부는 소스(107)에 연결되고, 제 1 고-도핑 구역(1052)의 또 다른 말단부는 제 1 저-도핑 구역(1052)의 말단부에 연결되고, 제 1 저-도핑 구역(1052)의 또 다른 말단부는 저온 폴리-실리콘 층(104)의 말단부에 연결된다. 제 1 고-도핑 구역(1051)의 하나의 말단부와 소스(107)는 서로 부분적으로 중첩되어, 제 1 고-도핑 구역(1051)과 소스(107)의 접촉 면적을 증가시킬 수 있다. 제 1 고-도핑 구역(1051) 및 제 1 저-도핑 구역(1052)은 동일 유형의 이온으로 도핑되고, 예컨대 둘다 N-형 이온으로 도핑되지만, 제 1 고-도핑 구역(1051)의 도핑 농도가 제 1 저-도핑 구역(1052)의 도핑 농도보다 크다. 이 실시양태에서, 제 1 고-도핑 구역(1051) 및 제 1 저-도핑 구역(1052)의 배치는, 소스(107)와 저온 폴리-실리콘 층(104) 사이의 접촉 저항을 감소시킬 수 있을 뿐만 아니라, 저온 폴리-실리콘 박막 트랜지스터의 누설 전류를 감소시킬 수도 있다.
어레이 기판(10)은 제 2 오옴 접촉 층(106)을 추가로 포함된다. 제 2 오옴 접촉 층(106)은 드레인(108)을 저온 폴리-실리콘 층(104)과 연결시킨다. 제 2 오옴 접촉 층(106)은 드레인(108)과 저온 폴리-실리콘 층(104) 사이의 접촉 저항을 감소시키기 위해 사용된다. 이 실시양태에서, 제 2 오옴 접촉 층(106)은 제 2 고-도핑 구역(1061) 및 제 2 저-도핑 구역(1062)을 포함한다. 제 2 고-도핑 구역(1061)의 말단부는 드레인(108)에 연결되고, 제 2 고-도핑 구역(1061)의 또 다른 말단부는 제 2 저-도핑 구역(1062)의 말단부에 연결되고, 제 2 저-도핑 구역(1062)의 또 다른 말단부는 저온 폴리-실리콘 층(104)의 말단부에 연결된다. 제 2 고-도핑 구역(1061)의 하나의 말단부와 드레인(108)은 서로 부분적으로 중첩되어, 제 2 고-도핑 구역(1061)과 드레인(108)의 접촉 면적을 증가시킬 수 있다. 제 2 고-도핑 구역(1061) 및 제 2 저-도핑 구역(1062)은 동일한 유형의 이온으로 도핑되고, 예컨대 둘다 N-형 이온으로 도핑되지만, 제 2 고-도핑 구역(1061)의 도핑 농도가 제 2 저-도핑 구역(1062)의 도핑 농도보다 크다. 이 실시양태에서, 제 2 고-도핑 구역(1061) 및 제 2 저-도핑 구역(1062)의 배치는 드레인(108)과 저온 폴리-실리콘 층(104) 사이의 접촉 저항을 감소시킬 수 있을 뿐만 아니라, 저온 폴리-실리콘 박막 트랜지스터의 누설 전류를 감소시킬 수도 있다.
본 발명의 디스플레이 패널이 도 2를 참고하여 후술될 것이다. 도 2를 참고하면, 도 2는 본 발명의 바람직한 실시양태에 따른 디스플레이 패널의 개략적 구조도이다. 특히, 디스플레이 패널(1)은 어레이 기판(10), 컬러 필터 기판(20) 및 액정 층(30)을 포함한다. 어레이 기판(10) 및 컬러 필터 기판(20)은 서로 대향되게(opposite) 배치되고, 액정 층(30)은 어레이 기판(10)과 컬러 필터 기판(20) 사이에 배치된다. 어레이 기판(10)은 기판(101), 저온 폴리-실리콘 층(104), 소스(107), 드레인(108), 제 1 전도성 층(112), 절연 층(109), 게이트(110), 부동태화 층(111) 및 제 2 전도성 층(113)을 포함한다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 기판(101)의 동일 표면에 배치된다. 저온 폴리-실리콘 층(104)은 기판(101) 표면의 중간 부분에 배치되고, 소스(107) 및 드레인(108)은 각각 저온 폴리-실리콘 층(104)의 두 측면에 배치되고, 소스(107)의 말단부는 저온 폴리-실리콘 층(104)의 말단부에 연결에 전기적으로 연결되고, 드레인(108)의 말단부는 저온 폴리-실리콘 층(104)의 또 다른 말단부에 전기적으로 연결되고, 드레인(108)의 또 다른 말단부는 제 1 전도성 층(112)에 전기적으로 연결된다. 절연 층(109)은 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112) 상에 배치된다. 게이트(110)가 절연 층(109) 상에, 저온 폴리-실리콘 층(104)에 대응되게 배치된다. 부동태화 층(111)이 게이트(110) 상에 배치된다. 제 2 전도성 층(113)은 부동태화 층(111) 상에, 제 1 전도성 층(112)에 대응되게 배치된다. 제 1 전도성 층(112)은 픽셀 전극이고, 제 2 전도성 층(113)은 공통 전극이다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108), 절연 층(109) 및 게이트(110)는 저온 폴리-실리콘 박막 트랜지스터를 구성한다.
기판(101)은 제 1 표면(a) 및 제 1 표면(a)의 반대쪽의 제 2 표면(b)를 포함한다. 이 실시양태에서, 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 기판(101)의 제 1 표면(a) 상에 배치된다. 다른 실시양태에서는, 대신에, 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)이 기판(101)의 제 2 표면(b) 상에 배치됨을 이해해야 한다. 기판(101)은 유리 기판이지만 이에 국한되지는 않는다.
어레이 기판(10)은 차광 층(102)을 추가로 포함한다. 차광 층(102)은 기판(101)의 표면 상에 배치된다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 차광 층(102)을 통해 기판(101)의 표면 상에 배치되고, 차광 층(102)은 저온 폴리-실리콘 층(104)에 대응되게 배치된다. 이 실시양태에서, 차광 층(102)은 기판(101)의 제 1 표면(a) 상에 배치된다. 차광 층(102)은, 저온 폴리-실리콘 박막 트랜지스터에 대응하는 픽셀이 제 2 표면(b)으로 광 누설되는 것을 방지하기 위해 사용된다.
어레이 기판(10)은 완충 층(103)을 추가로 포함한다. 완충 층(103)은 차광 층(102) 상에 적층된다. 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 완충 층(103) 및 차광 층(102)을 통해 기판(101)의 표면 상에 배치된다. 완충 층(103)은, 어레이 기판(10)의 제조 공정에서의 기판(101)에 대한 손상을 완충시키기 위해 사용된다.
어레이 기판(10)은 제 1 오옴 접촉 층(105)을 추가로 포함한다. 제 1 오옴 접촉 층(105)은 소스(107)를 저온 폴리-실리콘 층(104)에 연결시킨다. 제 1 오옴 접촉 층(105)은 소스(107)와 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키기 위해 사용된다. 이 실시양태에서, 제 1 오옴 접촉 층(105)은 제 1 고-도핑 구역(1051) 및 제 1 저-도핑 구역(1052)을 포함한다. 제 1 고-도핑 구역(1051)의 말단부는 소스(107)에 연결되고, 제 1 고-도핑 구역(1051)의 또 다른 말단부는 제 1 저-도핑 구역(1052)의 말단부에 연결되고, 제 1 저-도핑 구역(1052)의 또 다른 말단부는 저온 폴리-실리콘 층(104)의 말단부에 연결된다. 제 1 고-도핑 구역(1051)의 하나의 말단부와 소스(107)는 서로 부분적으로 중첩되어, 제 1 고-도핑 구역(1051)과 소스(107)의 접촉 면적을 증가시킬 수 있다. 제 1 고-도핑 구역(1051) 및 제 1 저-도핑 구역(1052)은 동일한 유형의 이온으로 도핑되고, 예컨대 둘다 N-형 이온으로 도핑되지만, 제 1 고-도핑 구역(1051)의 도핑 농도가 제 1 저-도핑 구역(1052)의 도핑 농도보다 크다. 이 실시양태에서, 제 1 고-도핑 구역(1051) 및 제 1 저-도핑 구역(1052)의 배치는, 소스(107)와 저온 폴리-실리콘 층(104) 사이의 접촉 저항을 감소시킬 수 있을 뿐만 아니라, 저온 폴리-실리콘 박막 트랜지스터의 누설 전류를 감소시킬 수도 있다.
어레이 기판(10)은 제 2 오옴 접촉 층(106)을 추가로 포함한다. 제 2 오옴 접촉 층(106)은 드레인(108) 및 저온 폴리-실리콘 층(104)을 연결시킨다. 제 2 오옴 접촉 층(106)은 드레인(108)과 저온 폴리-실리콘 층(104) 사이의 접촉 저항을 감소시키기 위해 사용된다. 이 실시양태에서, 제 2 오옴 접촉 층(106)은 제 2 고-도핑 구역(1061) 및 제 2 저-도핑 구역(1062)을 포함한다. 제 2 고-도핑 구역(1061)의 말단부는 드레인(108)에 연결되고, 제 2 고-도핑 구역(1061)의 또 다른 말단부는 제 2 저-도핑 구역(1062)의 말단부에 연결되고, 제 2 저-도핑 구역(1062)의 또 다른 말단부는 저온 폴리-실리콘 층(104)에 연결된다. 제 2 고-도핑 구역(1061)의 하나의 말단부와 드레인(108)은 서로 부분적으로 중첩되어, 제 2 고-도핑 구역(1061)과 드레인(108)의 접촉 면적을 증가시킬 수 있다. 제 2 고-도핑 구역(1061) 및 제 2 저-도핑 구역(1062)은 동일한 유형의 이온으로 도핑되고, 예컨대 둘다 N-형 이온으로 도핑되지만, 제 2 고-도핑 구역(1061)의 도핑 농도가 제 2 저-도핑 구역(1062)의 도핑 농도보다 크다. 이 실시양태에서, 제 2 고-도핑 구역(1061) 및 제 2 저-도핑 구역(1062)의 배치는 드레인(108)과 저온 폴리-실리콘 층(104) 사이의 접촉 저항을 감소시킬 수 있을 뿐만 아니라, 저온 폴리-실리콘 박막 트랜지스터의 누설 전류를 감소시킬 수도 있다.
본 발명에 따른 어레이 기판의 제조 방법이 도 3을 참고하여 후술될 것이다. 도 3을 참고하면, 어레이 기판의 제조 방법은 하기 단계들을 포함하지만 이로 한정되지는 않는다.
단계 S101: 기판(101)을 제공하는 단계. 도 4를 참고하면, 기판(101)은 제 1 표면(a) 및 제 1 표면(a)의 반대쪽의 제 2 표면(b)을 포함한다. 이 실시양태에서, 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)은 기판(101)의제 1 표면(a) 상에 배치된다. 다른 실시양태에서는, 대신에, 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)이 기판(101)의 제 2 표면(b) 상에 배치됨을 이해해야 한다. 기판(101)은 유리 기판이지만 이에 국한되지는 않는다.
단계 S102: 상기 기판(101)의 표면 상에 차광 층(102)을 형성하는 단계. 도 5를 참고하면, 이 실시양태에서, 차광 층(102)은 기판(101)의 제 1 표면(a)의 중간 부분에 형성된다. 다른 실시양태에서는, 대신에, 차광 층(102)이 기판(101)의 제 2 표면(b)의 중간 부분에 형성된다. 차광 층(102)은 하기 방법에 의해 형성될 수 있다: 먼저, 차광 층을 기판(101)의 제 1 표면(a) 상에 전체적으로 형성시키고, 그 후 전체적으로 형성된 차광 층에 대해 노출(exposure) 및 현상(development)을 수행하고, 에칭시켜 차광 층(102)으로서 지정된 패턴을 형성한다. 이 실시양태에서, 마스크가 1회 사용되며, 기재의 편의성을 위해, 이 단계에서 사용되는 마스크를 제 1 마스크로 부른다. 또한, 이 실시양태에서, 차광 층(102)은 기판(101)의 제 1 표면(a) 상에 배치된다. 차광 층(102)은 저온 폴리-실리콘 박막 트랜지스터에 대응하는 픽셀이 제 2 표면(b)으로 광 누설되는 것을 방지하기 위해 사용된다
단계 S103: 상기 차광 층(102) 상에 완충 층(103)을 형성하는 단계. 도 6을 참고하면, 완충 층(103)은, 차광 층(102) 및 상기 차광 층(102)으로 덮히지 않은 기판(101)의 표면 위에 전체적으로 형성된다. 완충 층(103)은, 어레이 기판(10)의 제조 공정 동안의 기판(101)에 대한 손상을 완충시키기 위해 사용된다.
단계 S104: 저온 폴리-실리콘 층(104), 소스(107), 드레인(108) 및 제 1 전도성 층(112)의 형성 단계로서, 이때 상기 저온 폴리-실리콘 층(104)은 기판(101)의 표면의 중간 부분에 대응되게 배치되고, 상기 소스(107) 및 드레인(108)은 각각 저온 폴리-실리콘 층(104)의 두 측면에 배치되고, 상기 소스(107)의 말단부는 저온 폴리-실리콘 층(104)의 말단부에 연결에 전기적으로 연결되고, 상기 드레인(108)의 말단부는 저온 폴리-실리콘 층(104)의 또 다른 말단부에 연결되고, 상기 드레인(108)의 또 다른 말단부는 제 1 전도성 층(112)에 전기적으로 연결되는, 단계.
도 7을 참고하면, 먼저, 제 1 전도성 층(112)이 완충 층(103) 상에 형성되며, 제 1 전도성 층(112)은, 차광 층(102)을 덮지 않는 완충 층(103)의 일부 위에 배치된다. 제 1 전도성 층(112)은 하기 방법에 의해 형성될 수 있다: 먼저 전도성 층을 완충 층(103) 상에 전체적으로 형성시키고, 그 후 전체적으로 형성된 전도성 층에 대해 노출 및 현상을 수행하고, 에칭하여 제 1 전도성 층(112)으로서 지정된 패턴을 형성한다. 제 1 전도성 층(112)은 픽셀 전극으로서 사용된다. 제 1 전도성 층(112)의 형성 공정 동안, 마스크가 1회 사용되며, 기재의 편의성을 위해, 제 1 전도성 층(112)의 형성 공정에서 사용되는 마스크를 제 2 마스크로 부른다.
도 8을 참고하면, 소스(107) 및 드레인(108)이 완충 층(103) 상에 형성된다. 소스(107) 및 드레인(108)은 각각 차광 층(102)의 2개의 말단부에 대응되게 배치된다. 소스(107) 및 드레인(108)의 형성은 하기 방법에 의해 달성될 수 있다: 먼저, 금속 층을 완충 층(103) 상에 전체적으로 형성하고, 그 후 전체적으로 형성된 금속 층에 대해 노출 및 현상을 수행하고, 에칭하여 소스(107) 및 드레인(108)을 형성하기 위해 지정된 패턴을 형성한다. 소스(107) 및 드레인(108)을 형성하는 공정 동안, 마스크가 1회 사용되며, 기재의 편의성을 위해, 소스(107) 및 드레인(108)의 형성 공정에서 사용되는 마스크를 제 3 마스크로 부른다.
도 9를 참고하면, 완충 층(103) 상에 저온 폴리-실리콘 층(104)을 형성하며, 저온 폴리-실리콘 층(104)은 소스(107) 및 드레인(108) 사이에 배치되고, 저온 폴리-실리콘 층(104)의 2개의 말단부는 각각 소스(107) 및 드레인(108)에 연결된다. 저온 폴리-실리콘 층(104)의 형성은 하기 방법에 의해 달성될 수 있다: 먼저, 저온 폴리-실리콘의 전체 층을 완충 층(103) 상에 형성하고, 그 후 저온 폴리-실리콘의 전체 층에 대해 노출 및 현상을 수행하고, 에칭하여, 저온 폴리-실리콘 층(104)을 형성하기 위해 지정된 패턴을 형성한다. 저온 폴리-실리콘 층(104)의 형성 공정 동안, 마스크가 1회 사용되며, 기재의 편의성을 위해, 저온 폴리-실리콘 층(104) 형성 공정에서 사용되는 마스크를 제 4 마스크로 부른다.
단계 S105: 절연 층(109)을 형성하는 단계로서, 이때 상기 절연 층은 저온 폴리-실리콘 층(104), 소스(107), 드레인(18) 및 제 1 전도성 층(112) 상에 배치되는, 단계. 도 10을 참고한다.
단계 S106: 게이트(110)를 형성하는 단계로서, 이때 상기 게이트(110)는 절연 층(109) 상에 배치되는, 단계. 도 11을 참고하면, 게이트(110)는 하기 방법에 의해 형성될 수 있다: 금속 층을 절연 층(109) 상에 전체적으로 형성하고, 그 후 전체적으로 형성된 금속 층에 대해 노출 및 현상을 수행하고, 에칭하여, 게이트(110)를 형성하기 위해 지정된 패턴을 형성한다. 게이트(110)의 형성 공정 동안, 마스크가 1회 사용되며, 기재의 편의성을 위해, 게이트(110)의 형성 공정에서 사용되는 마스크를 제 5 마스크로 부른다.
단계 S107: 제 1 오옴 접촉 층(105)을 형성하는 단계로서, 이때 상기 오옴 접촉 층(105)은 소스(107)를 저온 폴리-실리콘 층(104)에 연결시키는, 단계. 도 12를 참고하면, 제 1 오옴 접촉 층(105)의 형성은 전술된 기재를 참고하고, 따라서 본원에서 반복하지 않을 것이다.
단계 S108: 제 2 오옴 접촉 층(106)을 형성하는 단계로서, 이때 상기 제 2 오옴 접촉 층(106)은 드레인(108)을 저온 폴리-실리콘 층(104)에 연결시키는, 단계. 도 13을 참고하면, 제 2 오옴 접촉 층(106)의 형성은 전술된 기재를 참고하고, 따라서 본원에서 반복하지 않을 것이다.
단계 S109: 부동태화 층(111)을 형성하는 단계로서, 이때 상기 부동태화 층(111)은 게이트(110) 상에 배치되는, 단계. 도 14를 참고하면, 쓰루 홀(through hole)(1111)이 부동태화 층(111)에 형성되고, 또한 쓰루 홀(1111)의 형성은 1회의 마스크를 필요로 하며, 이때의 마스크를 제 6 마스크로 부른다.
단계 S110: 제 2 전도성 층(113)을 형성하는 단계로서, 이때 제 2 전도성 층(113)은 부동태화 층(111) 상에, 제 1 전도성 층(112)에 대응되게 배치되는, 단계. 제 1 전도성 층(112)은 픽셀 전극으로서 사용되고, 제 2 전도성 층(113)은 공통 전극으로서 사용된다. 도 15를 참고하면, 제 2 전도성 층(113)의 형성은 하기 방법에 의해 달성될 수 있다: 먼저, 전도성 층을 부동태화 층(111) 상에 전체적으로 형성하고, 그 후 전체적으로 형성된 전도성 층에 대해 노출 및 현상을 수행하고, 에칭하여, 제 2 전도성 층(113)을 형성하기 위해 지정된 패턴을 형성한다. 제 2 전도성 층(113)의 형성은 1회의 마스크를 필요로 하며, 이때의 마스크를 제 7 마스크로 부른다.
본 발명의 어레이 기판의 제조 방법에 대한 설명에 따르면, 본 발명에 따른 어레이 기판 및 어레이 기판의 제조 방법은, 단지 7회의 마스크 필요성만을 실현할 수 있어서, 어레이 기판의 형성 동안 사용되는 마스크의 수/양이 감소되므로, 어레이 기판의 생산 능력을 증가시키는데 유익하다.
본 발명이 현재 가장 실용적이며 바람직한 실시양태인 것으로 고려되는 관점에서 기재되었지만, 본 발명은 개시된 실시양태로 제한되어서는 안된다는 것을 이해할 것이다. 반대로, 이는, 모든 변형 및 유사한 구조를 포함하기 위해 최광의의 해석에 따르는 첨부된 특허청구범위의 정신 및 범주 내에 포함되는 다양한 변형 및 유사한 배열을 포함하는 것으로 의도된다.

Claims (14)

  1. 어레이에 배열된 복수의 저온 폴리-실리콘(poly-silcon) 박막 트랜지스터를 포함하는 어레이 기판으로서,
    상기 복수의 저온 폴리-실리콘 박막 트랜지스터 각각이
    기판;
    상기 기판의 동일 표면 상에 배치된, 저온 폴리-실리콘 층, 소스(source), 드레인(drain) 및 제 1 전도성 층;
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층 상에 배치된 절연 층;
    상기 절연 층 상에, 상기 저온 폴리-실리콘 층에 대응되게 배치된 게이트;
    상기 게이트 상에 적층된 부동태화 층; 및
    상기 부동태화 층 상에, 상기 제 1 전도성 층에 대응되게 배치된 제 2 전도성 층
    을 포함하며, 이때
    상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되고,
    상기 제 1 전도성 층은 픽셀 전극으로서 사용되고, 제 2 전도성 층은 공통 전극으로서 사용되는, 어레이 기판.
  2. 제 1 항에 있어서,
    상기 어레이 기판이, 상기 기판의 표면 상에 배치되는 차광 층을 추가로 포함하고;
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층이 상기 차광 층을 통해 상기 표면 상에 배치되고,
    상기 차광 층이 상기 저온 폴리-실리콘 층에 대응되게 배치되는, 어레이 기판.
  3. 제 2 항에 있어서,
    상기 어레이 기판이 상기 차광 층 상에 적층되는 완충 층을 추가로 포함하고;
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층이 상기 완충 층 및 차광 층을 통해 상기 기판의 표면 상에 배치되는, 어레이 기판.
  4. 제 1 항에 있어서,
    상기 어레이 기판이 제 1 오옴 접촉 층을 추가로 포함하고,
    상기 제 1 오옴 접촉 층은 상기 소스를 상기 저온 폴리-실리콘 층에 연결시키고, 상기 제 1 오옴 접촉 층은 상기 소스와 상기 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키도록 구성되는, 어레이 기판.
  5. 제 4 항에 있어서,
    상기 어레이 기판이 제 2 오옴 접촉 층을 추가로 포함하고,
    상기 제 2 오옴 접촉 층은 상기 드레인을 상기 저온 폴리-실리콘 층에 연결시키고, 상기 제 2 오옴 접촉 층은 상기 드레인과 상기 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키도록 구성되는, 어레이 기판.
  6. 어레이 기판을 포함하는 디스플레이 패널로서,
    상기 어레이 기판이, 어레이에 배열된 복수의 저온 폴리-실리콘 박막 트랜지스터를 포함하고,
    상기 복수의 저온 폴리-실리콘 박막 트랜지스터 각각이
    기판;
    상기 기판의 동일 표면 상에 배치된, 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층;
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층 상에 배치된 절연 층;
    상기 절연 층 상에, 상기 저온 폴리-실리콘 층에 대응되게 배치된 게이트;
    상기 게이트 상에 적층된 부동태화 층; 및
    상기 부동태화 층 상에, 상기 제 1 전도성 층에 대응되게 배치된 제 2 전도성 층
    을 포함하며, 이때
    상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되고,
    상기 제 1 전도성 층은 픽셀 전극으로서 사용되고, 제 2 전도성 층은 공통 전극으로서 사용되는, 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 어레이 기판이, 상기 기판의 표면 상에 배치되는 차광 층을 추가로 포함하고;
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층이 상기 차광 층을 통해 상기 표면 상에 배치되고,
    상기 차광 층이 상기 저온 폴리-실리콘 층에 대응되게 배치되는, 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 어레이 기판이 상기 차광 층 상에 적층되는 완충 층을 추가로 포함하고;
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층이 상기 완충 층 및 차광 층을 통해 상기 기판의 표면 상에 배치되는, 디스플레이 패널.
  9. 제 6 항에 있어서,
    상기 어레이 기판이 제 1 오옴 접촉 층을 추가로 포함하고,
    상기 제 1 오옴 접촉 층은 상기 소스를 상기 저온 폴리-실리콘 층에 연결시키고, 상기 제 1 오옴 접촉 층은 상기 소스와 상기 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키도록 구성되는, 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 어레이 기판이 제 2 오옴 접촉 층을 추가로 포함하고,
    상기 제 2 오옴 접촉 층은 상기 드레인을 상기 저온 폴리-실리콘 층에 연결시키고, 상기 제 2 오옴 접촉 층은 상기 드레인과 상기 저온 폴리-실리콘 층 사이의 접촉 저항을 감소시키도록 구성되는, 디스플레이 패널.
  11. 기판을 제공하는 단계;
    상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계;
    절연 층을 형성하는 단계로서, 이때 상기 절연 층은 상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층 상에 형성되는, 단계;
    게이트를 형성하는 단계로서, 이때 상기 게이트는 상기 절연 층 상에 배치되는, 단계;
    부동태화 층을 형성하는 단계로서, 이때 상기 부동태화 층은 상기 게이트 상에 배치되는, 단계;
    제 2 전도성 층을 형성하는 단계로서, 이때 상기 제 2 전도성 층은 상기 부동태화 층 상에, 상기 제 1 전도성 층에 대응되게 배치되는, 단계
    를 포함하며,
    상기 제 1 전도성 층은 픽셀 전극으로서 구성되고, 상기 제 2 전도성 층은 공통 전극으로서 구성되는,
    어레이 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 어레이 기판의 제조 방법이,
    상기 기판을 제공하는 단계와, 상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계와의 사이에,
    상기 기판의 표면 상에 차광 층을 형성하는 단계
    를 추가로 포함하고; 이때
    상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계가
    상기 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 상기 차광 층 상에 배치하는 단계인,
    어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 어레이 기판의 제조 방법이,
    상기 기판의 표면 상에 차광 층을 형성하는 단계 이후, 상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계 이전에,
    상기 차광 층 상에 완충 층을 형성하는 단계
    를 추가로 포함하고; 이때
    상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계로서, 이때 상기 저온 폴리-실리콘 층은 상기 기판의 표면의 중간 부분에 배치되고, 상기 소스 및 드레인은 각각 상기 저온 폴리-실리콘 층의 두 측면에 배치되고, 상기 소스의 말단부는 상기 저온 폴리-실리콘 층의 말단부에 전기적으로 연결되고, 상기 드레인의 말단부는 상기 저온 폴리-실리콘 층의 또 다른 말단부에 전기적으로 연결되고, 상기 드레인의 또 다른 말단부는 상기 제 1 전도성 층에 전기적으로 연결되는, 단계가
    상기 완충 층을 통해 상기 기판의 표면 상에 저온 폴리-실리콘 층, 소스, 드레인 및 제 1 전도성 층을 배치하는 단계인,
    어레이 기판의 제조 방법.
  14. 제 11 항에 있어서,
    상기 어레이 기판의 제조 방법이,
    제 1 오옴 접촉 층을 형성하는 단계로서, 이때 상기 제 1 오옴 접촉 층이 상기 소스를 상기 저온 폴리-실리콘 층에 연결하는, 단계; 및
    제 2 오옴 접촉 층을 형성하는 단계로서, 이때 상기 제 2 오옴 접촉 층이 상기 드레인을 상기 저온 폴리-실리콘 층에 연결하는, 단계
    를 추가로 포함하는, 어레이 기판의 제조 방법.
KR1020177019782A 2014-12-30 2015-01-21 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 KR101999907B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410849415.6A CN104600080B (zh) 2014-12-30 2014-12-30 阵列基板、显示面板及阵列基板的制备方法
CN201410849415.6 2014-12-30
PCT/CN2015/071168 WO2016106892A1 (zh) 2014-12-30 2015-01-21 阵列基板、显示面板及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
KR20170096007A true KR20170096007A (ko) 2017-08-23
KR101999907B1 KR101999907B1 (ko) 2019-07-12

Family

ID=53125739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177019782A KR101999907B1 (ko) 2014-12-30 2015-01-21 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법

Country Status (6)

Country Link
US (1) US9530800B2 (ko)
JP (1) JP6570640B2 (ko)
KR (1) KR101999907B1 (ko)
CN (1) CN104600080B (ko)
GB (1) GB2548759B (ko)
WO (1) WO2016106892A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024696B2 (en) 2018-09-10 2021-06-01 Samsung Display Co., Ltd. Display apparatus having a reduced non-display area

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789279A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
KR102484382B1 (ko) 2018-03-09 2023-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US10826026B2 (en) 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10916617B2 (en) 2018-05-04 2021-02-09 Samsung Display Co., Ltd. Display device
KR20190142471A (ko) 2018-06-15 2019-12-27 삼성디스플레이 주식회사 표시 장치
KR102523400B1 (ko) 2018-08-07 2023-04-20 삼성디스플레이 주식회사 표시 장치
CN109378298B (zh) * 2018-10-10 2022-04-29 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
KR20200047898A (ko) 2018-10-26 2020-05-08 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102656469B1 (ko) 2019-07-09 2024-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210018658A (ko) 2019-08-08 2021-02-18 삼성디스플레이 주식회사 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077245A (ko) * 2001-03-30 2002-10-11 산요 덴키 가부시키가이샤 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치
US20030027412A1 (en) * 2001-08-02 2003-02-06 Industrial Technology Research Institute Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
US20040219723A1 (en) * 2003-04-16 2004-11-04 Chia-Tien Peng [low temperature polysilicon thin film transistor and method of manufacturing the same]
US20080171409A1 (en) * 2007-01-12 2008-07-17 Huang-Chung Cheng Method for fabricating bottom-gate low-temperature polysilicon thin film transistor
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110140108A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN103018974A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
JP2013228668A (ja) * 2012-04-25 2013-11-07 Lg Display Co Ltd 液晶ディスプレイ装置とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692983B1 (en) * 2002-08-01 2004-02-17 Chih-Chiang Chen Method of forming a color filter on a substrate having pixel driving elements
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20090038685A (ko) * 2007-10-16 2009-04-21 삼성전자주식회사 액정표시장치
KR101287968B1 (ko) * 2008-11-25 2013-07-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
KR101339001B1 (ko) * 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
CN102799014B (zh) * 2012-09-07 2014-09-10 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN103076703B (zh) * 2012-12-28 2015-11-25 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法
CN103700706B (zh) * 2013-12-16 2015-02-18 京东方科技集团股份有限公司 薄膜晶体管制备方法和阵列基板制备方法
CN103985637B (zh) * 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
US9437435B2 (en) * 2014-11-11 2016-09-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. LTPS TFT having dual gate structure and method for forming LTPS TFT

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077245A (ko) * 2001-03-30 2002-10-11 산요 덴키 가부시키가이샤 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치
US20030027412A1 (en) * 2001-08-02 2003-02-06 Industrial Technology Research Institute Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
US20040219723A1 (en) * 2003-04-16 2004-11-04 Chia-Tien Peng [low temperature polysilicon thin film transistor and method of manufacturing the same]
US20080171409A1 (en) * 2007-01-12 2008-07-17 Huang-Chung Cheng Method for fabricating bottom-gate low-temperature polysilicon thin film transistor
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20110140108A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
JP2013228668A (ja) * 2012-04-25 2013-11-07 Lg Display Co Ltd 液晶ディスプレイ装置とその製造方法
CN103018974A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024696B2 (en) 2018-09-10 2021-06-01 Samsung Display Co., Ltd. Display apparatus having a reduced non-display area

Also Published As

Publication number Publication date
JP2018503869A (ja) 2018-02-08
JP6570640B2 (ja) 2019-09-04
GB201710274D0 (en) 2017-08-09
US9530800B2 (en) 2016-12-27
CN104600080A (zh) 2015-05-06
WO2016106892A1 (zh) 2016-07-07
GB2548759B (en) 2021-07-28
US20160190171A1 (en) 2016-06-30
CN104600080B (zh) 2018-10-19
GB2548759A (en) 2017-09-27
KR101999907B1 (ko) 2019-07-12

Similar Documents

Publication Publication Date Title
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
US8289491B2 (en) Liquid crystal display device with shield lines on data lines and thin film transistor components
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
KR20180098621A (ko) 저온 폴리실리콘 어레이 기판의 제조방법
WO2016086531A1 (zh) 阵列基板及其制作方法
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
KR20150034121A (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
US20170255044A1 (en) Tft substrates and the manufacturing methods thereof
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN109696781B (zh) 阵列基板、阵列基板的制作方法和显示装置
WO2018214732A1 (zh) 阵列基板及其制备方法、显示装置
US7645623B2 (en) LCD pixel array structure and fabrication method thereof
TWI575577B (zh) 畫素結構及畫素結構的製造方法
US11106070B2 (en) Array substrate and manufacturing method of the same and display panel
TWI383502B (zh) 畫素結構及其製造方法
CN108598086B (zh) Tft阵列基板的制作方法及tft阵列基板
US7704890B2 (en) Method for fabricating thin film transistor and pixel structure
CN105789325B (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
WO2020215547A1 (zh) Tft阵列基板及其制作方法
US10192902B2 (en) LTPS array substrate
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
WO2019010757A1 (zh) 阵列基板及其制造方法、液晶显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant