JP6570640B2 - 配列基板と、表示パネルと、配列基板の調製方法 - Google Patents

配列基板と、表示パネルと、配列基板の調製方法 Download PDF

Info

Publication number
JP6570640B2
JP6570640B2 JP2017534675A JP2017534675A JP6570640B2 JP 6570640 B2 JP6570640 B2 JP 6570640B2 JP 2017534675 A JP2017534675 A JP 2017534675A JP 2017534675 A JP2017534675 A JP 2017534675A JP 6570640 B2 JP6570640 B2 JP 6570640B2
Authority
JP
Japan
Prior art keywords
layer
low
temperature polysilicon
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017534675A
Other languages
English (en)
Other versions
JP2018503869A (ja
Inventor
王聰
杜鵬
陳黎暄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018503869A publication Critical patent/JP2018503869A/ja
Application granted granted Critical
Publication of JP6570640B2 publication Critical patent/JP6570640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、２０１４年１２月３０日に提出した申請番号２０１４１０８４９４１５．６・発明名称「配列基板と、表示パネルと、配列基板の調製方法」の先願優先権を要求し、前記先願の内容は引用の方法で本文中に合併される。
本発明は、ディスプレイ領域に関し、特に配列基板と、表示パネルと、配列基板の調製方法に関する。
ディスプレイ装置、例えば液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、 ＬＣＤ）はよく用いられる電子製品であり、省エネで、体積が小さく、重量が軽いなどのメリットを備えるため、消費者に好まれている。平面ディスプレイ技術の発展に伴い、分解能が高く、低エネルギー消費の液晶ディスプレイが求められている。アモルファスシリコンの電子可動性は低いのに対して、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｌｏｙ−ｓｉｌｉｃｏｎ）は低温において製作することができ、且つアモルファスシリコンより更に高い電子可動性を持つ。また、低温ポリシリコンで作られたＣＭＯＳトランジスタは、液晶ディスプレイ装置に更に高い分解能と低エネルギー消費の特色を備えさせるのに応用することができるため、低温ポリシリコンは広く応用されまた研究されている。現在、低温ポリシリコン薄膜トランジスタからなる配列基板は、低温ポリシリコン内のフォトマスクの数が多い。一般的に言うと、前記低温ポリシリコン薄膜晶体配列基板のフォトマスクの数は十枚であり、そのため低温ポリシリコン薄膜トランジスタ配列基板の調整が困難であり、且つ生産性を高めるのに不都合である。
本発明は、マトリックス状に配列された複数の低温ポリシリコン薄膜トランジスタからなる配列基板を提供することを目的とする。
前記低温ポリシリコン薄膜トランジスタは、基板と、低温ポリシリコン層と、ソース電極と、ドレイン電極と、第一導電層と、絶縁層と、ゲート電極と、不動態化層と、第二導電層と、からなる。
前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層とは、前記基板と同じ表面に設けられる。前記低温ポリシリコン層は前記基板の表面の中間部に設けられ、前記ソース電極及び前記ドレイン電極は前記低温ポリシリコン層の両側に設けられ、且つ前記ソース電極の一端は前記低温ポリシリコン層の一端に電気的に接続され、前記ドレイン電極の一端は前記低温ポリシリコン層の他端に電気的に接続され、前記ドレイン電極の他端は前記第一導電層に電気的に接続される。
前記絶縁層は前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層の上方に設けられる。
前記ゲート電極は前記絶縁層の上方に設けられるとともに、前記低温ポリシリコン層に対応して設けられる。
前記不動態化層は前記ゲート電極の上方に重ねて設けられる。
前記第二導電層は、前記不動態化層の上方に設けられるとともに、前記第一導電層に対応して設けられる。その内、前記第一導電層は画素電極であり、前記第二導電層は共通電極である。
その内、前記配列基板はさらに遮光層を備える。前記遮光層は前記基板の表面に設けられ、前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層とは、前記遮光層を介して前記基板の表面に設けられるとともに、前記遮光層は前記低温ポリシリコン層に対応して設けられる。
その内、前記配列基板はさらに緩衝層を備える。前記緩衝層は前記遮光層の上方に重ねて設けられ、前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層とは、前記緩衝層及び前記遮光層を介して前記基板の表面に設けられる。
その内、前記配列基板はさらに第一オーム接触層を備える。前記第一オーム接触層は前記ソース電極及び前記低温ポリシリコン層に接続される。前記第一オーム接触層は、前記ソース電極及び前記低温ポリシリコン層の間の接触抵抗を低下させるのに用いられる。
その内、前記配列基板はさらに第二オーム接触層を備える。前記第二オーム接触層は前記ドレイン電極及び前記低温ポリシリコン層に接続される。前記第二オーム接触層は、前記ドレイン電極及び前記低温ポリシリコン層の間の接触抵抗を低下させるのに用いられる。
また、本発明は表示パネルを提供する。前記表示パネルは、上記の各実施方式のうちの任意の一つの実施方式の配列基板からなる。
さらに、本発明はさらに配列基板の調製方法を提供する。
前記配列基板の調製方法は、以下の手順からなる。
一つの基板を提供する手順である。
前記基板の一つの表面に、低温ポリシリコン層と、ソース電極と、ドレイン電極と、第一導電層とを設け、前記基板の表面の中間部に前記低温ポリシリコン層を設け、前記低温ポリシリコン層の両側に前記ソース電極及び前記ドレイン電極を設け、且つ前記ソース電極の一端を前記低温ポリシリコン層の一端に電気的に接続し、前記ドレイン電極の一端を前記低温ポリシリコン層の他端に接続し、前記ドレイン電極的の他端を前記第一導電層に電気的に接続する手順である。
前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層の上方に、前記絶縁層を設ける手順である。
前記絶縁層の上方に前記ゲート電極を設ける手順である。
前記ゲート電極の上方に前記不動態化層を設ける手順である。
第二導電層を設ける手順である。前記第二導電層を前記不動態化層に設けるとともに、前記第一導電層に対応して設ける。その内、前記第一導電層は画素電極であり、前記第二導電層は共通電極である。
その内、前記「一つの基板を提供する」手順及び前記「前記基板の一つの表面に低温ポリシリコン層と、ソース電極と、ドレイン電極と、第一導電層と、を設け、前記基板の表面の中間部に前記低温ポリシリコン層を設け、前記低温ポリシリコン層の両側に前記ソース電極及び前記ドレイン電極を設け、且つ前記低温ポリシリコン層の一端に前記ソース電極の一端を電気的に接続し、前記低温ポリシリコン層の他端に前記ドレイン電極の一端を接続し、前記第一導電層に前記ドレイン電極の他端を電気的に接続する」手順の間に、さらに以下の一つの前記配列基板の調製方法の手順を備える。
前記基板の表面に遮光層を設ける手順である。
前記「前記基板の一つの表面に低温ポリシリコン層と、ソース電極と、ドレイン電極と、第一導電層と、を設け、前記基板の表面の中間部に前記低温ポリシリコン層を設け、前記低温ポリシリコン層の両側に前記ソース電極及び前記ドレイン電極を設け、且つ前記低温ポリシリコン層の一端に前記ソース電極の一端を電気的に接続し、前記低温ポリシリコン層の他端に前記ドレイン電極の一端を接続し、前記第一導電層に前記ドレイン電極の他端を電気的に接続する」手順は以下のものからなる。
前記遮光層の上方に前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層とを設ける。
その内、前記「在前記基板の表面に遮光層を設ける」手順の後、前記「前記基板の一つの表面に低温ポリシリコン層と、ソース電極と、ドレイン電極と、第一導電層と、を設け、前記基板の表面の中間部に前記低温ポリシリコン層を設け、前記低温ポリシリコン層の両側に前記ソース電極及び前記ドレイン電極を設け、且つ前記低温ポリシリコン層の一端に前記ソース電極の一端を電気的に接続し、前記低温ポリシリコン層の他端に前記ドレイン電極の一端を接続し、前記第一導電層に前記ドレイン電極の他端を電気的に接続する」手順の前に、さらに以下の一つの手順を備える。
前記遮光層の上方に緩衝層を設ける手順である。
前記「前記基板の一つの表面に低温ポリシリコン層と、ソース電極と、ドレイン電極と、第一導電層と、を設け、前記基板の表面の中間部に前記低温ポリシリコン層を設け、前記低温ポリシリコン層の両側に前記ソース電極及び前記ドレイン電極を設け、且つ前記低温ポリシリコン層の一端に前記ソース電極の一端を電気的に接続し、前記低温ポリシリコン層の他端に前記ドレイン電極の一端を接続し、前記第一導電層に前記ドレイン電極の他端を電気的に接続する」手順は以下のものからなる。
前記緩衝層を介して、前記低温ポリシリコン層と、前記ソース電極と、前記ドレイン電極と、前記第一導電層と、を前記基板の表面に設ける。
その内、前記配列基板の調製方法はさらに以下の手順を備える。
第一オーム接触層を設ける手順である。前記第一オーム接触層を、前記ソース電極及び前記低温ポリシリコン層に接続させる。
第二オーム接触層を設ける手順である。前記第二オーム接触層を、前記ドレイン電極及び前記低温ポリシリコン層に接続させる。
本発明の配列基板及び配列基板の調製方法は、七枚のフォトマスクだけで完了でき、それにより、前記配列基板を設ける時に用いるフォトマスクの数を減らすことができ、前記配列基板の生産効率性を高めることができる。
本発明の実施例または従来の技術内の技術考案について説明するため、以下では実施例または従来の技術について説明する中で使用する必要がある図について、簡単に紹介する。明らかに分かるように、以下の説明における図は本発明の一実施例に過ぎず、本領域の一般的な技術者は、創作によらない前提のもと、さらにこれらの図に基づきその他の図を得ることができる。
本発明の好ましい一実施方式の配列基板の断面構造概略図である。 本発明の好ましい一実施方式の表示パネルの構造概略図である。 本発明の好ましい一実施方式の配列基板の調製方法の過程図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。 本発明の配列基板の調製方法の内、各手順に対応する工程の断面図である。
以下では、本発明の実施例内の図を参照しつつ、本発明実施例内の技術考案について詳細な説明を行う。明らかに、説明する実施例は、本発明の実施例の一部分に過ぎず、実施例のすべてではない。本発明内の実施例に基づき、本領域の一般的な技術者は創作をしない前提のもと、得られるその他すべての実施例も、すべて本発明の保護範囲に含まれるものとする。
図１を参照する。図１は、本発明の好ましい一実施方式の配列基板の断面構造概略図である。前記配列基板１０は、基板１０１と、低温ポリシリコン層１０４と、ソース電極１０７と、ドレイン電極１０８と、第一導電層１１２と、絶縁層１０９と、ゲート電極１１０と、不動態化層１１１と、第二導電層１１３と、からなる。前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１と同じ表面に設けられる。前記低温ポリシリコン層１０４は、前記基板１０１の表面の中間部に設けられ、前記ソース電極１０７及び前記ドレイン電極１０８は、前記低温ポリシリコン層１０４の両側に設けられ、且つ前記ソース電極１０７の一端は、前記低温ポリシリコン層１０４の一端に電気的に接続され、前記ドレイン電極１０８の一端は、前記低温ポリシリコン層１０４の他端に電気的に接続され、前記ドレイン電極１０８の他端は、前記第一導電層１１２に電気的に接続される。前記絶縁層１０９は、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と前記第一導電層１１２の上方に設けられる。前記ゲート電極１１０は、前記絶縁層１０９の上方に設けられるとともに、前記低温ポリシリコン層１０４に対応して設けられる。前記不動態化層１１１は、前記ゲート電極１１０の上方に設けられる。前記第二導電層１１３は、前記不動態化層１１１の上方に設けられるとともに、前記第一導電層１１２に対応して設置される。その内、前記第一導電層１１２は画素電極であり、前記第二導電層１１３は共通電極である。前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記絶縁層１０９と、前記ゲート電極１１０とは、低温ポリシリコン薄膜トランジスタを構成する。
前記基板１０１は、第一表面ａ及び前記第一表面ａに向かい合わせて設けられる第二表面ｂからなる。本実施方式で、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１の第一表面ａに設けられる。その他の実施方式で、低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１の第二表面ｂに設けられることが理解できる。前記基板１０１はガラス基板によることができるが、それに限られない。
前記配列基板１０は、さらに遮光層１０２を備える。前記遮光層１０２は前記基板１０１の表面に設けられ、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記遮光層１０２を介して前記基板１０１の表面に設けられるとともに、前記遮光層１０２は、前記低温ポリシリコン層１０４に対応して設けられる。本実施方式において、前記遮光層１０２は前記基板１０１の第一表面ａに設けられる。前記遮光層１０２は、前記低温ポリシリコン薄膜トランジスタに対応する画素に向かい合う前記第二表面ｂに光が漏れるのを防止するのに用いられる。
前記配列基板１０は、さらに緩衝層１０３を備え、前記緩衝層１０３は前記遮光層１０２に重ねて設けられ、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記緩衝層１０３及び前記遮光層１０２を介して前記基板１０１の表面に設けられる。前記緩衝層１０３は、前記配列基板１０の調製工程において前記基板１０１に対する損傷を緩和させるのに用いられる。
前記配列基板１０は、さらに第一オーム接触層１０５を備え、前記第一オーム接触層１０５は、前記ソース電極１０７及び前記低温ポリシリコン層１０４に接続され、前記第一オーム接触層１０５は、前記ソース電極１０７及び前記低温ポリシリコン層１０４の間の接触抵抗を下げるのに用いられる。本実施方式で、前記第一オーム接触層１０５は、第一高ドープ領域１０５１及び第一低ドープ領域１０５２からなる。前記第一高ドープ領域１０５１の一端は前記ソース電極１０７に接続され、他端は前記第一低ドープ領域１０５２に接続され、前記第一低ドープ領域１０５２の他端は前記低温ポリシリコン層１０４の一端に接続される。前記第一高ドープ領域１０５１の一端は前記ソース電極１０７に部分的に重ねて設けることによって、前記第一高ドープ領域１０５１及び前記ソース電極１０７の接触面積を広くする。前記第一高ドープ領域１０５１及び前記第一低ドープ領域１０５２がドーピングするイオンのタイプは同じであり、例えば同じＮ型イオンをドーピングすることができ、前記第一高ドープ領域１０５１のドーピング濃度は前記第一低ドープ領域１０５２のドーピング濃度より高い。本実施方式内の前記第一高ドープ領域１０５１及び前記第一低ドープ領域１０５２を設けることにより、前記ソース電極１０７及び前記低温ポリシリコン層１０４の間の接触抵抗を少なくすることができるばかりではなく、前記低温ポリシリコン薄膜トランジスタから漏れる電流を減少させることもできる。
前記配列基板１０は、さらに第二オーム接触層１０６を備え、前記第二オーム接触層１０６は前記ドレイン電極１０８及び前記低温ポリシリコン層１０４に接続され、前記第二オーム接触層１０６は、前記ドレイン電極１０８及び前記低温ポリシリコン層１０４の間の接触抵抗を低下させるのに用いられる。本実施方式において、前記第二オーム接触層１０６は、第二高ドープ領域１０６１及び第二低ドープ領域１０６２からなる。前記第二高ドープ領域１０６１の一端は前記ドレイン電極１０８に接続され、他端は前記第二低ドープ領域１０６２に接続され、前記第二低ドープ領域１０６２の他端は前記低温ポリシリコン層１０４の一端に接続される。前記第二高ドープ領域１０６１の一端は前記ドレイン電極１０８に部分的に重ねて設けられることによって、前記第二高ドープ領域１０６１及び前記ドレイン電極１０８の接触面積を増加させる。前記第二高ドープ領域１０６１及び前記第二低ドープ領域１０６２がドーピングするイオンのタイプは同じであり、例えば同じくＮ型イオンをドーピングすることができ、前記第二高ドープ領域１０６１のドーピング濃度は前記第二低ドープ領域１０６２のドーピング濃度より高い。本実施方式内の前記第二高ドープ領域１０６１及び前記第二低ドープ領域１０６２を設けることにより、前記ドレイン電極１０８及び前記低温ポリシリコン層１０４の間の接触抵抗を低下させることができるばかりではなく、前記低温ポリシリコン薄膜トランジスタから漏れる電流を減少させることができる。
以下では図１を参照しつつ本発明の表示パネルについて説明する。図２を参照する。図２は、本発明の好ましい実施方式の表示パネルの構造概略図である。前記表示パネル１は、配列基板１０と、カラーフィルタ基板２０と、液晶層３０と、からなる。前記配列基板１０は前記カラーフィルタ基板２０に向かい合わせて設けられ、前記液晶層３０は前記配列基板１０及び前記カラーフィルタ基板２０の間に設けられる。前記配列基板１０は、基板１０１と、低温ポリシリコン層１０４と、ソース電極１０７と、ドレイン電極１０８と、第一導電層１１２と、絶縁層１０９と、ゲート電極１１０と、不動態化層１１１と、第二導電層１１３と、からなる。前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と前記第一導電層１１２とは、前記基板１０１と同じ表面に設けられる。前記低温ポリシリコン層１０４は前記基板１０１の表面の中間に設けられ、前記ソース電極１０７及び前記ドレイン電極１０８は前記低温ポリシリコン層１０４の両側に設けられ、且つ前記ソース電極１０７の一端は前記低温ポリシリコン層１０４の一端に電気的に接続され、前記ドレイン電極１０８の一端は前記低温ポリシリコン層１０４の他端に電気的に接続され、前記ドレイン電極１０８の他端は前記第一導電層１１２に電気的に接続される。前記絶縁層１０９は前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２の上方に設けられる。前記ゲート電極１１０は前記絶縁層１０９の上方に設けられるとともに、前記低温ポリシリコン層１０４に対応して設けられる。前記不動態化層１１１は前記ゲート電極１１０の上方に設けられる。前記第二導電層１１３は前記不動態化層１１１の上方に設けられるとともに、前記第一導電層１１２に対応して設けられる。その内、前記第一導電層１１２は画素電極であり、前記第二導電層１１３は共通電極である。前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記絶縁層１０９と、前記ゲート電極１１０とは、低温ポリシリコン薄膜トランジスタを構成する。
前記基板１０１は、第一表面ａ及び前記第一表面ａに向かい合わせて設けられる第二表面ｂからなる。本実施方式で、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１の第一表面ａに設けられる。その他の実施方式で、低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１の第二表面ｂに設けられることが理解できる。前記基板１０１はガラス基板によることができるが、これに限られない。
前記配列基板１０は、さらに遮光層１０２を備え、前記遮光層１０２は前記基板１０１の表面に設けられ、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記遮光層１０２を介して前記基板１０１の表面に設けられ、且つ前記遮光層１０２は、前記低温ポリシリコン層１０４に対応して設置される。本実施方式において、前記遮光層１０２は前記基板１０１の第一表面ａに設けられる。前記遮光層１０２は、前記低温ポリシリコン薄膜トランジスタに対応する画素に向かい合う前記第二表面ｂに光が漏れるのを防止するのに用いられる。
前記配列基板１０は、さらに緩衝層１０３を備え、前記緩衝層１０３は前記遮光層１０２に重ねて設けられ、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記緩衝層１０３及び前記遮光層１０２を介して前記基板１０１の表面に設けられる。前記緩衝層１０３は、前記配列基板１０の調製工程において前記基板１０１に対する損傷を緩和させるのに用いられる。
前記配列基板１０は、さらに第一オーム接触層１０５を備え、前記第一オーム接触層１０５は、前記ソース電極１０７及び前記低温ポリシリコン層１０４に接続され、前記第一オーム接触層１０５は、前記ソース電極１０７及び前記低温ポリシリコン層１０４の間の接触抵抗を下げるのに用いられる。本実施方式で、前記第一オーム接触層１０５は、第一高ドープ領域１０５１及び第一低ドープ領域１０５２からなる。前記第一高ドープ領域１０５１の一端は前記ソース電極１０７に接続され、他端は前記第一低ドープ領域１０５２に接続され、前記第一低ドープ領域１０５２の他端は前記低温ポリシリコン層１０４の一端に接続される。前記第一高ドープ領域１０５１の一端は前記ソース電極１０７に部分的に重ねて設けることによって、前記第一高ドープ領域１０５１及び前記ソース電極１０７の接触面積を広くする。前記第一高ドープ領域１０５１及び前記第一低ドープ領域１０５２がドーピングするイオンのタイプは同じであり、例えば同じくＮ型イオンをドーピングすることができ、前記第一高ドープ領域１０５１のドーピング濃度は前記第一低ドープ領域１０５２のドーピング濃度より高い。本実施方式内の前記第一高ドープ領域１０５１及び前記第一低ドープ領域１０５２を設けることにより、前記ソース電極１０７及び前記低温ポリシリコン層１０４の間の接触抵抗を少なくすることができるばかりではなく、前記低温ポリシリコン薄膜トランジスタから漏れる電流を減少させることもできる。
前記配列基板１０は、さらに第二オーム接触層１０６を備え、前記第二オーム接触層１０６は前記ドレイン電極１０８及び前記低温ポリシリコン層１０４に接続され、前記第二オーム接触層１０６は、前記ドレイン電極１０８及び前記低温ポリシリコン層１０４の間の接触抵抗を低下させるのに用いられる。本実施方式において、前記第二オーム接触層１０６は、第二高ドープ領域１０６１及び第二低ドープ領域１０６２からなる。前記第二高ドープ領域１０６１の一端は前記ドレイン電極１０８に接続され、他端は前記第二低ドープ領域１０６２に接続され、前記第二低ドープ領域１０６２の他端は前記低温ポリシリコン層１０４の一端に接続される。前記第二高ドープ領域１０６１の一端は前記ドレイン電極１０８に部分的に重ねて設けることによって、前記第二高ドープ領域１０６１及び前記ドレイン電極１０８の接触面積を増加させることができる。前記第二高ドープ領域１０６１及び前記第二低ドープ領域１０６２がドーピングするイオンのタイプは同じであり、例えば同じくＮ型イオンをドーピングすることができ、前記第二高ドープ領域１０６１のドーピング濃度は前記第二低ドープ領域１０６２のドーピング濃度より高い。本実施方式内の前記第二高ドープ領域１０６１及び前記第二低ドープ領域１０６２の設置により、前記ドレイン電極１０８及び前記低温ポリシリコン層１０４の間の接触抵抗を低下させることができるばかりではなく、前記低温ポリシリコン薄膜トランジスタから漏れる電流を減少させることができる。
以下では図１を参照しつつ本発明の配列基板の調製方法について説明する。図３を参照する。前記配列基板の調製方法は、以下のＳ１０１と、Ｓ１０２と、Ｓ１０３と、Ｓ１０４と、Ｓ１０５と、Ｓ１０６と、Ｓ１０７と、Ｓ１０８と、Ｓ１０９と、Ｓ１１０と、からなるが、以下の手順に限られるわけではない。
Ｓ１０１は、一つの基板１０１を提供する手順である。図４を参照する。前記基板１０１は、第一表面ａと、前記第一表面ａに向かい合わせて設けられる第二表面ｂと、からなる。本実施方式において、前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１第一表面ａに設けられる。その他の実施方式において、低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２とは、前記基板１０１の第二表面ｂに設けられることが理解できる。前記基板１０１は、ガラス基板によることができるが、それに限られるわけではない。
Ｓ１０２は、前記基板１０１の表面に遮光層１０２を設ける手順である。図５を参照する。本実施方式において、前記基板１０１の第一表面ａの中間に遮光層１０２を設ける。その他の実施方式においても、前記基板１０１の第二表面ｂの中間に遮光層１０２を設けることができる。前記遮光層１０２は以下の方法によって設けることができる。まず、前記基板１０１の第一表面ａに一層の遮光層を設け、前記一層の遮光層に露光を行い、現像し、指定の図案をエッチングし、前記遮光層１０２とする。本実施方式において、一回目にフォトマスクを用いる場合、説明しやすくするため、この手順において用いるフォトマスクを第一回フォトマスクとする。本実施方式において、前記遮光層１０２は前記基板１０１の第一表面ａに設けられる。前記遮光層１０２は前記低温ポリシリコン薄膜トランジスタに対応する画素に向かい合う前記第二表面ｂに光が漏れるのを防止するのに用いられる。
Ｓ１０３は、前記遮光層１０２の上方に緩衝層１０３を設ける手順である。図６を参照する。前記遮光層１０２の上方及び前記基板１０１の前記遮光層１０２が設けられていない表面に一層の緩衝層１０３を設ける。前記緩衝層１０３は、前記配列基板１０の調製工程において前記基板１０１に対する損傷を緩衝するのに用いられる。
Ｓ１０４は、低温ポリシリコン層１０４と、ソース電極１０７と、ドレイン電極１０８と、第一導電層１１２と、を設ける手順である。前記低温ポリシリコン層１０４を前記基板１０１の表面の中間部に対応して設け、前記ソース電極１０７及び前記ドレイン電極１０８を前記低温ポリシリコン層１０４の両側に設け、また前記ソース電極１０７の一端を前記低温ポリシリコン層１０４の一端に電気的に接続し、前記ドレイン電極１０８の一端を前記低温ポリシリコン層１０４の他端に接続し、前記ドレイン電極１０８の他端を前記第一導電層１１２に電気的に接続する。
図７を参照する。まず前記緩衝層１０３の上方に第一導電層１１２を設ける。前記第一導電層１１２は前記遮光層１０２を覆っていない緩衝層１０３の上方に設ける。前記緩衝層１０３を以下の方式によって設けることができる。まず、前記緩衝層１０３の上方に一層の導電層を設け、前記一層の導電層に露光を行い、現像し、指定の図案をエッチングすることによって、前記第一導電層１１２を設ける。前記第一導電層１１２は画素電極である。前記第一導電層１１２を設ける工程中に一回フォトマスクを用いる。説明しやすくするため、前記第一導電層１１２を設ける時に用いるフォトマスクを第二回フォトマスクと呼ぶ。
図８を参照する。前記緩衝層１０３の上方にソース電極１０７及びドレイン電極１０８を設ける。前記ソース電極１０７及び前記ドレイン電極１０８をそれぞれ前記遮光層１０２の両端に対応して設ける。前記ソース電極１０７及び前記ドレイン電極１０８は以下の方式によって設けることができる。まず、前記緩衝層１０３の上方に一層の金属層を設け、前記一層の金属層に露光を行い、現像し、指定の図案をエッチングし、前記ソース電極１０７及び前記ドレイン電極１０８を設ける。前記ソース電極１０７及び前記ドレイン電極１０８を設ける工程において一回フォトマスクを用いる。説明しやすくするため、前記ソース電極１０７及び前記ドレイン電極１０８を設ける時に用いられるフォトマスクを第三回フォトマスクと呼ぶ。
図９を参照する。前記緩衝層１０３の上方に低温ポリシリコン層１０４を設け、前記低温ポリシリコン層１０４をソース電極１０７及びドレイン電極１０８の間に設け、且つ前記低温ポリシリコン層１０４の両端をそれぞれ前記ソース電極１０７及び前記ドレイン電極１０８に接続する。前記緩衝層１０４は以下の方式によって設けることができる。まず前記緩衝層１０３の上方に一層の低温ポリシリコンを設け、前記一層の低温ポリシリコン層に露光を行い、現像し、指定の形状をエッチングし、前記低温ポリシリコン層１０４を設ける。前記低温ポリシリコン層１０４の形成工程において一回フォトマスクを用いる。説明しやすくするため、前記低温ポリシリコン層１０４を設ける時に用いるフォトマスクを第四回フォトマスクと呼ぶ。
Ｓ１０５は、絶縁層１０９を設ける手順である。前記絶縁層１０９を前記低温ポリシリコン層１０４と、前記ソース電極１０７と、前記ドレイン電極１０８と、前記第一導電層１１２の上方に設ける。図１０を参照する。
Ｓ１０６は、ゲート電極１１０を設ける手順である。前記ゲート電極１１０を前記絶縁層１０９の上方に設ける。図１１を参照する。前記ゲート電極１１０を以下の方式によって設けることができる。まず、前記絶縁層１０９の上方に一層の金属層を設け、前記一層の金属層に露光を行い、現像し、指定の形状をエッチングし、前記ゲート電極１１０を設ける。前記ゲート電極１１０の形成工程において一回フォトマスクを用いる。説明しやすくするため、前記ゲート電極１１０を設ける時に用いるフォトマスクを第五回フォトマスクと呼ぶ。
Ｓ１０７は、第一オーム接触層１０５を設ける手順である。前記第一オーム接触層１０５を前記ソース電極１０７及び前記低温ポリシリコン層１０４に接続させる。図１２を参照する。第一オーム接触層１０５の形成については上記の説明を参照する。以下同様である。
Ｓ１０８は、第二オーム接触層１０６を設ける手順である。前記第二オーム接触層１０６を前記ドレイン電極１０８及び前記低温ポリシリコン層１０４に接続させる。図１３を参照する。第二オーム接触層１０６の形成については上記の説明を参照する。以下同様である。
Ｓ１０９は、不動態化層１１１を設ける手順である。前記不動態化層１１１を前記ゲート電極１１０の上方に設ける。図１４を参照する。前記不動態化層１１１の上方に抜き穴１１１１を設ける。前記抜き穴１１１１にも一つのフォトマスクが必要であり、このフォトマスクを第六回フォトマスクと呼ぶ。
Ｓ１１０は、第二導電層１１３を設ける手順である。前記第二導電層１１３を前記不動態化層１１１の上方に設けるとともに前記第一導電層１１２に対応して設ける。その内、前記第一導電層１１２は画素電極であり、前記第二導電層１１３は共通電極である。図１５を参照する。前記第二導電層１１３は以下の方式によって設けることができる。まず前記不動態化層１１１の上方に一層の導電層を設け、前記一層の導電層に露光を行い、現像し、指定の形状をエッチングし、前記第二導電層１１３を設ける。前記第二導電層１１３を設ける時に一つのフォトマスクが必要である。説明しやすくするため、このフォトマスクを第七回フォトマスクと呼ぶ。
本発明の配列基板の調製方法の説明によって分かるように、本発明の配列基板及び配列基板の調製方法は、七枚のフォトマスクだけによって完成させることができ、それによって前記配列基板を設ける時に用いるフォトマスクの数を少なくすることができ、前記配列基板の生産性を高めることができる。
以上において示したのは本発明の一つの好ましい実施例に過ぎず、当然これによって本発明の権利保護範囲を限定することはできず、本領域の一般的な技術者は上記実施例の全部または一部分のプロセスを理解して実施することができるとともに、本発明の権利要求に基づいてなされる同じような変更も、発明が網羅する範囲に含まれる。
１０ 配列基板
２０ カラーフィルタ基板
３０ 液晶層
１０１ 基板
１０２ 遮光層
１０３ 緩衝層
１０４ 低温ポリシリコン層
１０５ 第一オーム接触層
１０５１ 第一高ドープ領域
１０５２ 第一低ドープ領域
１０６ 第二オーム接触層
１０６１ 第二高ドープ領域
１０６２ 第二低ドープ領域
１０７ ソース電極
１０８ ドレイン電極
１０９ 絶縁層
１１０ ゲート電極
１１１ 不動態化層
１１１１ 抜き穴
１１２ 第一導電層
１１３ 第二導電層

Claims (2)

  1. 配列基板の調製方法であって、
    前記配列基板の調製方法は、
    一つの基板を提供する基板提供手順と、
    第１フォトマスクを用いた第１フォトリソグラフィによって、前記基板の表面に遮光層を形成する遮光層形成手順と、
    前記基板および前記遮光層の上方に緩衝層を形成する緩衝層形成手順と、
    第２フォトマスクを用いた第２フォトリソグラフィによって、前記遮光層を覆っていない前記緩衝層の上方に、画素電極となる第一導電層を形成する第一導電層形成手順と、
    第３フォトマスクを用いた第３フォトリソグラフィによって、前記緩衝層の上方において一部が前記遮光層の端にオーバーラップするようにソース電極とドレイン電極とを設け、かつ、前記ドレイン電極は前記第一導電層に電気的に接続するソースドレイン形成手順と、
    第４フォトマスクを用いた第４フォトリソグラフィによって、前記緩衝層の上方において、平面視したときに前記遮光層の形成領域の内側に入るように低温ポリシリコン層を設け、かつ、前記低温ポリシリコン層の一部が前記ソース電極および前記ドレイン電極に重なっていて、前記低温ポリシリコン層が前記ソース電極および前記ドレイン電極と電気的に接続する低温ポリシリコン層形成手順と、
    前記低温ポリシリコン層、前記ソース電極、ドレイン電極および前記第一導電層の上に絶縁層を形成する絶縁層形成手順と、
    第５フォトマスクを用いた第５フォトリソグラフィによって、前記絶縁層の上であって、前記低温ポリシリコン層の形成領域のほぼ中央に対応する領域にゲート電極を形成するゲート電極形成手順と、
    前記ゲート電極および前記絶縁層の上に不動態化層を形成する不動態化層形成工程と、
    第６フォトマスクを用いた第６フォトリソグラフィにより、前記ドレイン電極の直上において前記不動態化層および前記絶縁層を貫通する抜き穴を形成し、当該抜き穴を通して前記ドレイン電極が露出するようにする抜き穴形成手順と、
    第７フォトマスクを用いた第７フォトリソグラフィによって、前記不動態化層の上において平面視において前記第一導電層の形成領域とほぼ重なる領域に共通電極となる第二導電層を形成する第二導電層形成手順と、からなる
    ことを特徴とする配列基板の調製方法。
  2. 請求項１に記載の配列基板の調製方法において、
    ゲート電極形成手順と不動態化層形成工程との間に、
    前記低温ポリシリコン層のうち前記ゲート電極の直下以外の領域にオーム接触層を形成するオーム接触層形成手順を備える
    ことを特徴とする配列基板の調製方法。
JP2017534675A 2014-12-30 2015-01-21 配列基板と、表示パネルと、配列基板の調製方法 Active JP6570640B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410849415.6 2014-12-30
CN201410849415.6A CN104600080B (zh) 2014-12-30 2014-12-30 阵列基板、显示面板及阵列基板的制备方法
PCT/CN2015/071168 WO2016106892A1 (zh) 2014-12-30 2015-01-21 阵列基板、显示面板及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
JP2018503869A JP2018503869A (ja) 2018-02-08
JP6570640B2 true JP6570640B2 (ja) 2019-09-04

Family

ID=53125739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534675A Active JP6570640B2 (ja) 2014-12-30 2015-01-21 配列基板と、表示パネルと、配列基板の調製方法

Country Status (6)

Country Link
US (1) US9530800B2 (ja)
JP (1) JP6570640B2 (ja)
KR (1) KR101999907B1 (ja)
CN (1) CN104600080B (ja)
GB (1) GB2548759B (ja)
WO (1) WO2016106892A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789279A (zh) 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
KR102484382B1 (ko) 2018-03-09 2023-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US10826026B2 (en) 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10916617B2 (en) 2018-05-04 2021-02-09 Samsung Display Co., Ltd. Display device
KR102675480B1 (ko) 2018-06-15 2024-06-13 삼성디스플레이 주식회사 표시 장치
KR102523400B1 (ko) 2018-08-07 2023-04-20 삼성디스플레이 주식회사 표시 장치
KR20200029681A (ko) 2018-09-10 2020-03-19 삼성디스플레이 주식회사 표시장치
CN109378298B (zh) * 2018-10-10 2022-04-29 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
KR20200047898A (ko) 2018-10-26 2020-05-08 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102656469B1 (ko) 2019-07-09 2024-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102667613B1 (ko) 2019-08-08 2024-05-23 삼성디스플레이 주식회사 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
US6534350B2 (en) 2001-08-02 2003-03-18 Industrial Technology Research Institute Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
US6692983B1 (en) * 2002-08-01 2004-02-17 Chih-Chiang Chen Method of forming a color filter on a substrate having pixel driving elements
TWI227565B (en) * 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TW200830426A (en) 2007-01-12 2008-07-16 Xu-Xin Chen Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor
KR20090038685A (ko) * 2007-10-16 2009-04-21 삼성전자주식회사 액정표시장치
KR101287968B1 (ko) * 2008-11-25 2013-07-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
CN101894807B (zh) 2009-05-22 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
KR101353284B1 (ko) 2012-04-25 2014-01-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR101339001B1 (ko) * 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
CN102799014B (zh) * 2012-09-07 2014-09-10 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN103018974B (zh) * 2012-11-30 2016-05-25 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN103076703B (zh) * 2012-12-28 2015-11-25 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法
CN103700706B (zh) * 2013-12-16 2015-02-18 京东方科技集团股份有限公司 薄膜晶体管制备方法和阵列基板制备方法
CN103985637B (zh) * 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
US9437435B2 (en) * 2014-11-11 2016-09-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. LTPS TFT having dual gate structure and method for forming LTPS TFT

Also Published As

Publication number Publication date
US9530800B2 (en) 2016-12-27
WO2016106892A1 (zh) 2016-07-07
US20160190171A1 (en) 2016-06-30
KR20170096007A (ko) 2017-08-23
CN104600080B (zh) 2018-10-19
GB201710274D0 (en) 2017-08-09
CN104600080A (zh) 2015-05-06
GB2548759A (en) 2017-09-27
KR101999907B1 (ko) 2019-07-12
GB2548759B (en) 2021-07-28
JP2018503869A (ja) 2018-02-08

Similar Documents

Publication Publication Date Title
JP6570640B2 (ja) 配列基板と、表示パネルと、配列基板の調製方法
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US11049889B2 (en) Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer
US20160276376A1 (en) Array substrate, method for fabricating the same, and display device
WO2016086531A1 (zh) 阵列基板及其制作方法
US9508757B2 (en) Array substrate and manufacturing method thereof, display panel and display apparatus
US20170052418A1 (en) Array substrate, manufacturing method thereof, liquid crystal display panel and display device
WO2019205333A1 (zh) 阵列基板及其制作方法
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
EP2731127A1 (en) Tft array substrate, method of fabricating same, and display device
US9653578B2 (en) Thin film transistor, its manufacturing method and display device
US11106070B2 (en) Array substrate and manufacturing method of the same and display panel
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US20160322388A1 (en) Array substrate, its manufacturing method and display device
TW201320161A (zh) 畫素結構及畫素結構的製造方法
CN108337905A (zh) 一种阵列基板及其制备方法、液晶显示面板
US10437122B2 (en) Display device, array substrate, pixel structure, and manufacturing method thereof
EP3588562A1 (en) Array substrate and display device
WO2015143837A1 (zh) 薄膜晶体管及其制备方法、阵列基板及显示装置
CN106206615B (zh) 阵列基板的制作方法
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190806

R150 Certificate of patent or registration of utility model

Ref document number: 6570640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250