KR101339001B1 - 액정표시장치용 어레이기판 및 제조방법 - Google Patents

액정표시장치용 어레이기판 및 제조방법 Download PDF

Info

Publication number
KR101339001B1
KR101339001B1 KR1020120073086A KR20120073086A KR101339001B1 KR 101339001 B1 KR101339001 B1 KR 101339001B1 KR 1020120073086 A KR1020120073086 A KR 1020120073086A KR 20120073086 A KR20120073086 A KR 20120073086A KR 101339001 B1 KR101339001 B1 KR 101339001B1
Authority
KR
South Korea
Prior art keywords
light blocking
layer
pattern
insulating
electrode
Prior art date
Application number
KR1020120073086A
Other languages
English (en)
Inventor
심유리
강성구
정의현
이선용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120073086A priority Critical patent/KR101339001B1/ko
Priority to EP12008574.1A priority patent/EP2682811B1/en
Priority to US13/729,855 priority patent/US9269818B2/en
Priority to CN201210590906.4A priority patent/CN103529608B/zh
Application granted granted Critical
Publication of KR101339001B1 publication Critical patent/KR101339001B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 개시된 발명은 절연기판상에 형성되고, 개구부를 구비한 제1 절연막패턴과; 상기 개구부를 포함한 제1 절연막패턴 상에 형성된 제1 광차단막패턴과; 상기 제1 광차단막패턴을 포함한 절연기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 액티브층과; 상기 게이트 절연막 상부에 상기 액티브층과 이격되어 형성된 화소전극과; 상기 액티브층 상부에 형성된 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되는 드레인전극과; 상기 소스전극과 드레인전극을 포함한 기판 전면에 형성된 패시베이션막과; 상기 패시베이션막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴과; 상기 제2 절연막패턴 상에 형성된 제2 광차단막패턴 과; 상기 패시베이션막 상부에 형성되고, 상기 화소전극과 오버랩되는 다수의 분기된 공통전극;을 포함하여 구성된다.

Description

액정표시장치용 어레이기판 및 제조방법{ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치(Liquid Crystal Display Device; 이하 LCD라 약칭함)에 관한 것으로서, 보다 상세하게는 박막트랜지스터의 상,하부에 태양 광을 비롯한 고휘도의 백라이트로부터 유입되는 빛을 차단하는 광차단막 구조가 구비된 액정표시장치용 어레이기판 및 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡 전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.
도면에 도시하지 않았지만, 이러한 횡 전계 방식 액정표시장치는 컬러필터기판과 박막트랜지스터 기판이 서로 대향하여 구성되며, 이들 컬러필터기판 및 박막트랜지스터 기판 사이에 액정층이 개재되어 있다.
상기 박막트랜지스터 기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극이 형성된다. 이때, 상기 공통전극과 화소전극은 동일 기판상에 서로 평행하게 이격하여 구성된다.
그리고, 상기 컬러필터기판은 상기 박막트랜지스터 기판상에 형성된 게이트배선과 데이터배선 및 이들 배선들이 교차하는 지점에 형성된 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구비되어 있다. 따라서, 상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.
상기 구성으로 이루어지는 횡전계 방식 액정표시장치에 있어서, 휘도를 확보하기 위해 상기 공통전극과 화소전극을 투명전극으로 형성하나, 설계상 상기 공통전극과 화소전극 사이의 이격 거리에 의해, 상기 공통전극과 화소전극의 양단 일부만이 휘도 개선에 기여할 뿐, 대부분의 영역은 빛을 차단하는 결과가 된다.
따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 에프에프에스 (Fringe Field Switching; 이하 "FFS"라 약칭함) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비 (Contrast Ratio)를 얻을 수 있는 것이 특징이어서, 일반적인 횡 전계 기술과 비교하여 높은 화면품질을 구현할 수 있는 장점이 있다.
이러한 높은 화면 품질을 구현할 수 있는 장점을 가진 종래기술에 따른 FFS 방식 액정표시장치에 대해 도 1 내지 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 기판의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판은, 도 1 내지 2에 도시된 바와 같이, 투명한 절연기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(13)과 이 게이트배선(13)으로부터 연장된 게이트전극(13a); 상기 게이트전극(13a)을 포함한 기판 전면에 형성된 게이트절연막(15); 상기 게이트절연막(15) 상부에 형성되고, 상기 게이트배선 (13)과 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(21)과; 상기 게이트배선(13)과 데이터배선(21)의 교차지점에 마련되고, 상기 게이트전극 (13a)과 상기 게이트절연막(15) 상부에 액티브층(19), 오믹콘택층(20)과 서로 이격된 소스전극(21a) 및 드레인전극(21b)으로 구성된 박막트랜지스터(T)를 포함하여 구성된다.
여기서, 상기 게이트전극(13a)은 상기 박막트랜지스터(T) 지역 중, 채널이 형성되는 소스전극(21a) 및 드레인전극(21b)과 액티브층(19) 영역을 덮도록 형성되어 있다.
따라서, 상기 게이트전극(13a)은 기판 아래에서 유입되는 백라이트(Back light)에 의해 수직으로 입사되는 빛(30)에 반응하여 누설전류가 발생되는 것을 차단시켜 주게 된다.
또한, 상기 게이트배선(13) 및 데이터배선(21)이 교차하여 이루는 화소영역의 절연기판(11) 상에는 대면적의 화소전극(17)이 배치되어 있으며, 상기 화소전극 (17) 상부에는 패시베이션막(23)을 사이에 두고 서로 이격된 다수의 분기된 공통전극(25)들이 배치되어 있다.
그리고, 상기 화소전극(17)은 상기 다수의 분기된 공통전극(25)들과 오버랩되어 있으며, 상기 드레인전극(21b)과 직접 연결되어 있다.
상기 구성으로 이루어진 종래기술에 따른 액정표시장치용 박막트랜지스터 어레이 기판에 따르면, 데이터 신호가 상기 박막트랜지스터(T)를 거쳐 화소전극(17)에 공급되면, 공통전압이 공급된 공통전극들(25)이 프린지 필드(fringe field)를 형성하여 상기 기판(11)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 종래기술에 따른 프린지 필드(FFS) 방식 액정표시장치용 어레이 기판에 따르면, 게이트전극이 박막트랜지스터(T) 지역 중, 채널이 형성되는 소스전극 및 드레인전극과 액티브층 영역을 덮도록 형성되어 있어, 도 2에서와 같이, 기판 아래에서 유입되는 백라이트(Back light)에 의해 수직으로 입사되는 빛(30)에 반응하여 누설전류가 발생되는 것을 차단시켜 주게 된다.
그러나, 종래기술에 따른 액정표시장치용 박막트랜지스터의 경우, 태양광을 포함한 외부 환경에서 유입되는 빛(40)에 의해, 상기 채널이 형성되는 소스전극 및 드레인전극과 액티브층 영역이 그대로 노출되어, 이렇게 외부에서 입사되는 광을 포함한 소자 내부에서 산란 또는 반사되는 빛이 채널에 유입되게 된다.
따라서, 종래기술에 따르면, 이렇게 외부에서 입사되는 광을 포함한 소자 내부에서 산란 또는 반사되는 빛(40)이 박막트랜지스터 상부로부터 입사되어 채널로 유입되는 것을 차단하지 못하게 됨으로써 누설전류가 발생하게 되며, 그로 인해 표시장치의 구동 조건 하에서는 제대로 된 화상 구현이 불가능하게 된다. 특히, 액티브층의 채널부가 빛에 노출되면 누설전류가 발생되어 채널로서의 성능을 발휘하지 못하게 된다.
이로 인해, 액정표시장치의 구동에 필요한 여러 전압의 제어가 불가능해져 디스플레이 성능이 낮아지게 된다.
이에 본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로서, 박막트랜지스터의 상 하부에 광차단막 구조를 배치하여 채널 영역으로 유입되는 광을 차단함으로써 액정표시장치용 박막트랜지스터의 누설 전류를 방지하고자 한 액정표시장치용 어레이기판을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 액정표시장치용 어레이기판은, 절연기판상에 형성되고, 개구부를 구비한 제1 절연막패턴과; 상기 개구부를 포함한 제1 절연막패턴 상에 형성된 제1 광차단막패턴과; 상기 제1 광차단막패턴을 포함한 절연기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 액티브층과; 상기 게이트 절연막 상부에 상기 액티브층과 이격되어 형성된 화소전극과; 상기 액티브층 상부에 형성된 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되는 드레인전극과; 상기 소스전극과 드레인전극을 포함한 기판 전면에 형성된 패시베이션막과; 상기 패시베이션막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴과; 상기 제2 절연막패턴 상에 형성된 제2 광차단막패턴 과; 상기 패시베이션막 상부에 형성되고, 상기 화소전극과 오버랩되는 다수의 분기된 공통전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 액정표시장치용 어레이기판 제조방법은, 절연기판상에 개구부를 구비한 제1 절연막패턴을 형성하는 단계와; 상기 개구부를 포함한 제1 절연막패턴 상에 제1 광차단막패턴을 형성하는 단계와; 상기 제1 광차단막패턴을 포함한 절연기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 제1 광차단막패턴과 오버랩되는 액티브층을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 액티브층과 이격되어 배치되는 화소전극을 형성하는 단계와; 상기 액티브층 상부에 소스전극과 함께, 상기 소스전극과 이격되어 상기 화소전극과 직접 연결되는 드레인전극을 형성하는 단계와; 상기 소스전극과 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계와; 상기 패시베이션막 상부에 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴을 형성하는 단계와; 상기 제2 절연막패턴 상에 제2 광차단막패턴을 형성하는 단계와; 상기 패시베이션막 상부에 상기 화소전극과 오버랩되는 다수의 분기된 공통전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 액정표시장치용 어레이기판은, 절연기판상에 형성된 제1 광차단막패턴과; 상기 제1 광차단막패턴을 포함한 절연기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 액티브층과; 상기 게이트 절연막 상부에 상기 액티브층과 이격되어 형성된 화소전극과; 상기 액티브층 상부에 형성된 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되는 드레인전극과; 상기 소스전극과 드레인전극을 포함한 기판 전면에 형성된 패시베이션막 과; 상기 패시베이션막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 절연막패턴과; 상기 절연막패턴 상에 형성된 제2 광차단막패턴과; 상기 패시베이션막 상부에 형성되고, 상기 화소전극과 오버랩되는 다수의 분기된 공통전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 액정표시장치용 어레이기판 제조방법은, 절연기판상에 제1 광차단막패턴을 형성하는 단계와; 상기 제1 광차단막패턴을 포함한 절연기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 제1 광차단막패턴과 오버랩되는 액티브층을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 액티브층과 이격되어 배치되는 화소전극을 형성하는 단계와; 상기 액티브층 상부에 소스전극과 함께, 상기 소스전극과 이격되어 상기 화소전극과 직접 연결되는 드레인전극을 형성하는 단계와; 상기 소스전극과 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계와; 상기 패시베이션막 상부에 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴을 형성하는 단계와; 상기 제2 절연막패턴 상에 제2 광차단막패턴을 형성하는 단계와; 상기 패시베이션막 상부에 상기 화소전극과 오버랩되는 다수의 분기된 공통전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치하여 소자의 채널 영역으로 유입되는 광을 차단함으로써 액정표시장치용 박막트랜지스터의 누설 전류를 방지할 수 있다. 특히, 본 발명의 경우, 태양 광과 고휘도 백라이트의 빛을 박막트랜지스터의 상, 하부에 배치된 광차단막 구조를 통해 채널로의 유입을 차단함으로써 박막트랜지스터 소자로서의 성능을 구현할 수 있다.
또한, 본 발명에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치함으로써, 전방위에서 채널로 유입될 수 있는 반사되는 광까지도 차단할 수 있다. 그리고, 본 발명에 따르면, 절연막의 단차를 이용한 광차단막 구조를 박막트랜지스터의 상, 하부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
도 5a 내지 5m은 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판 제조 공정 단면도이다.
도 6은 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
도 8a 내지 8k는 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판 제조 공정 단면도이다.
도 9는 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 또 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
도 10a 내지 10j는 본 발명의 또 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판 제조 공정 단면도이다.
이하, 본 발명의 바람직한 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이 기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
본 발명에 따른 액정표시장치는 에프에프에스(FFS; Fringe Field Switching), 아이피에스(IPS; In-Plane Switching), TN(Twisted Nematic) 방식 또는 기타 다른 액정 구동 방식의 액정표시장치를 포함한다고 볼 수 있는데, 여기서는 에프에프에스(FFS) 방식의 액정표시장치를 예로 들어 설명하기로 한다.
도 3 및 4를 참조하면, 본 발명의 일 실시 예에 따른 액정표시장치용 어레이기판은, 절연기판(101)상에 형성되고, 개구부(103a)를 구비한 제1 절연막(103)과; 상기 개구부(103a)를 포함한 제1 절연막(103) 상에 형성된 제1 광차단막패턴(105a)과; 상기 제1 광차단막패턴(105a)을 포함한 절연기판 전면에 형성된 제1 게이트 절연막(109)과; 상기 개구부(103a) 내의 상기 제1 게이트 절연막(109) 상에 형성된 게이트전극(111b)과; 상기 게이트전극(111b)을 포함한 제1 게이트 절연막(109) 상에 형성된 제2 게이트 절연막(115)과; 상기 제2 게이트 절연막(115) 상부에 형성되고, 상기 제1 광차단막패턴(105a)과 오버랩되는 액티브층(117a)과; 상기 제2 게이트 절연막(115) 상부에 상기 액티브층(117a)과 이격되어 형성된 화소전극(121a)과; 상기 액티브층(117a) 상부에 형성된 소스전극(125b)과, 상기 소스전극(125b)과 이격되어 형성되고 상기 화소전극(121a)과 직접 연결되는 드레인전극(125c)과; 상기 소스전극(125b)과 드레인전극(125c)을 포함한 절연기판 전면에 형성된 패시베이션막(129)과; 상기 패시베이션막(129) 상부에 형성되고, 상기 제1 광차단막패턴(105a)과 오버랩되는 제2 절연막패턴(131a)과; 상기 제2 절연막패턴(131a) 상에 형성되고, 상기 제1 광차단막패턴(105a)과 오버랩되는 제2 광차단막패턴(133a)과; 상기 패시베이션막(129) 상부에 형성되고, 상기 화소전극(121a)과 오버랩되는 다수의 분기된 공통전극(137a);을 포함하여 구성된다.
여기서, 상기 제1 광차단막패턴(105a)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성된다. 이때, 상기 제1 광차단막패턴 (105a)은 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 역할을 담당한다.
또한, 상기 제1 광차단막패턴(105a)의 면적(A1)은, 도 4에 도시된 바와 같이, 상기 소스전극 (125b) 및 드레인전극(125c)과 액티브층(117a) 간 영역의 면적(A3) 및 제2 광차단막패턴(105a)의 면적(A2)보다 넓게 형성된다.
따라서, 박막트랜지스터(T)의 하부에 제1 광차단막패턴(105a) 구조를 배치하여 백라이트로부터 소자의 채널 영역으로 유입되는 광을 차단시킴으로써 액정표시장치용 박막트랜지스터의 누설 전류를 방지할 수 있다.
또한, 상기 제1 절연막(103)에는 일정 높이의 단차를 갖도록 개구부(103a)가 형성되어 있으며, 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이루어진다. 여기서는 유기 절연물질인 포토 아크릴 재질로 제1 절연막 (103)을 형성하는 경우를 예로 들고 있다. 따라서, 이렇게 제1 절연막(103)의 단차를 이용하여 제1 광차단막패턴(105a) 구조를 박막트랜지스터의 하부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
그리고, 도 3을 참조하면, 상기 게이트 전극(111b)은 상기 절연기판(101) 상에 일 방향으로 형성되는 게이트배선(111a)으로 부터 수직방향으로 형성되어 있다. 이때, 상기 게이트배선(111a)을 포함한 게이트전극(111b)은 도전 금속물질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄 (Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성된다.
더욱이, 상기 화소전극(121a)은 상기 게이트배선(111a) 및 데이터배선(125a)과 이격된 공간에 해당하는 상기 절연기판(101)의 화소영역 전면에 형성된다. 이때, 상기 화소전극(121a)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다.
또한, 도 3을 참조하면, 상기 소스전극(125b)은 상기 절연기판(101)의 일 방향으로 형성되는 게이트배선(111a)과 수직 교차되게 형성되는 데이터배선(125a)으로부터 연장되어 형성되며, 상기 액티브층(117a)을 포함한 제2 게이트 절연막(115) 상에 형성된다.
그리고, 상기 드레인 전극(125c)은 상기 소스전극(125b)과 채널 영역만큼 이격되어 형성되며, 상기 화소전극(121a)과 직접적으로 연결된다.
이렇게 하여, 상기 게이트배선(111a)과 데이터배선(125a)이 수직 교차하여 이루는 지점에 박막트랜지스터(T)가 형성되는데, 이 박막트랜지스터(T)는 상기 게이트전극(111b), 제2 게이트 절연막(115), 액티브층(117a), 소스전극(125b) 및 드레인전극(125c)으로 이루어진다. 특히, 상기 박막트랜지스터(T)를 구성하는 상기 게이트전극(111b), 제2 게이트 절연막(115), 액티브층(117a), 소스전극(125b) 및 드레인전극(125c)은 상기 제1 절연막(103)의 개구부(103a)에 오버랩되어 위치하게 된다.
한편, 상기 제2 절연막패턴(131a)은 상기 박막트랜지스터(T)와 오버랩되게 형성되어 있으며, 포토 아크릴(Photo Acryl)과 같은 유기 절연물질 또는 무기 절연물질로 이루어진다. 여기서는 유기 절연물질인 포토 아크릴 재질로 제2 절연막패턴 (131a)을 형성하는 경우를 예로 들고 있다.
또한, 상기 제2 광차단막패턴(133a)은, 도 4에 도시된 바와 같이, 상기 제2 절연막패턴(131a) 상에 형성되어, 상기 박막트랜지스터(T)와 제1 광차단막패턴(105a)과 오버랩되어 있다. 이때, 상기 제2 광차단막패턴(133a)의 면적(A2)은 상기 박막트랜지스터(T), 예로 들어 소스전극(125b) 및 드레인전극(125c) 및 액티브층(117a)의 면적(A3)보다 넓게 형성되어 있지만, 상기 제1 광차단막패턴(105a)의 면적(A1)보다는 좁게 형성된다. 따라서, 이렇게 제2 절연막패턴(131a)의 단차를 이용하여 제2 광차단막패턴(133a) 구조를 박막트랜지스터(T)의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
그리고, 상기 공통전극(137a)들은 상기 패시베이션막(129)을 사이에 두고 상기 화소전극(121a)과 오버랩되도록 형성되어 있다. 이때, 상기 공통전극(137a)은 상기 화소영역에 배치된 대면적의 화소전극(121a)과 오버랩되어 있다. 여기서, 상기 공통전극(137a)은 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다. 본 발명에서는 상기 공통전극(137a) 물질로 ITO (Indium Tin Oxide)를 사용한 경우를 예로 들어 설명한다.
따라서, 상기 공통전극(137a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급하며, 상기 공통전극(137a)은 각 화소 영역에서 상기 패시베이션막(129)을 사이에 두고 상기 대면적의 화소전극(121a)과 중첩되어 프린지 필드(fringe field)를 형성한다.
도면에는 도시하지 않았지만, 상기 다수의 공통전극(137a)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.
상기 박막트랜지스터 기판, 즉 절연기판(101)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)이 형성되어 있다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성되어 있다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(101)의 화소영역을 제외한 지역, 예로 들어 박막트랜지스터(T), 게이트배선(111a) 및 데이터배선(125a) 상부와 오버랩되게 배치된다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(121a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(137a)과 화소전극(121a) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(101)과 칼라필터기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 5a 내지 5m을 참조하여 설명하면 다음과 같다.
도 5a 내지 5m은 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판 제조 공정 단면도이다.
도 5a에 도시된 바와 같이, 투명한 절연기판(101) 상에 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이용하여 제1 절연막(103)을 형성한다. 여기서는 제1 절연막(103)으로 유기 절연물질인 포토 아크릴 재질을 이용하는 경우를 예로 들고 있다.
그 다음, 도 5b에 도시된 바와 같이, 상기 제1 절연막(103)을 제1 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제1 절연막(103)의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 일정 높이의 단차를 갖는 개구부(103a)를 형성한다.
이어서, 상기 개구부(103a)를 포함한 제1 절연막(103) 상부에 제1 도전층 (105)을 스퍼터링 방법으로 증착하고, 그 위에 제1 감광막(미도시)을 도포한다. 이때, 상기 제1 도전층(105)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
그 다음, 제2 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제1 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제1 감광막패턴(107)을 형성한다.
이어서, 도 5c에 도시된 바와 같이, 상기 제1 감광막패턴(107)을 식각 마스크로 상기 제1 도전층(105)을 선택적으로 식각하여, 제1 광차단막패턴(105a)을 형성한다. 이때, 상기 제1 광차단막패턴(105a)은 상기 제1 절연막(103)의 개구부 (103a) 내부를 포함한 상부에 걸쳐 형성된다.
상기 제1 광차단막패턴(105a)은 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 역할을 담당한다. 또한, 상기 제1 광차단막패턴 (105a)의 면적은 후속 공정에서 형성될 박막트랜지스터(T)의 소스전극(125b) 및 드레인전극 (125c)과 액티브층(117a) 간 영역 및 제2 광차단막패턴(105a)의 면적보다 넓게 형성한다.
그 다음, 상기 제1 감광막패턴(107)을 제거한 후, 상기 제1 광차단막패턴 (105a)을 포함한 제1 절연막(103) 상부에 제1 게이트절연막(109)을 형성한다. 이때, 상기 제1 게이트 절연막(109)의 재질로는 실리콘산화막(SiO2), 실리콘 질화막을 포함하는 무기 절연물질 중에서 어느 하나를 선택하여 사용한다.
이어서, 상기 제1 게이트 절연막(109) 상부에 제2 도전층(111)을 스퍼터링 방법으로 증착하고, 그 위에 다시 제2 감광막(미도시)을 도포한다. 이때, 상기 제2 도전층(111)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
그 다음, 제3 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제2 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제2 감광막패턴(113)을 형성한다.
이어서, 도 5d에 도시된 바와 같이, 상기 제2 감광막패턴(113)을 식각 마스크로 상기 제2 도전층(111)을 식각하여, 게이트배선(111a, 도 3 참조)과, 이 게이트배선(111a)으로부터 수직으로 연장된 게이트전극(111b)을 형성한다. 이때, 상기 게이트전극(111b)은 상기 제1 광차단막패턴(105a)과 오버랩되며, 상기 제1 절연막 (103)의 개구부(103a) 내에 위치하게 된다. 또한, 상기 게이트전극(111b)의 면적은 상기 제1 광차단막패턴(105a)의 면적보다 좁게 형성된다.
그 다음, 도 5e에 도시된 바와 같이, 상기 제2 감광막패턴(113)을 제거한 후, 상기 게이트전극(111b)을 포함한 상기 제1 게이트 절연막(109) 상부에 제2 게이트 절연막(115)과 함께 순수한 비정질실리콘 층(a-Si:H)(117)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (118)을 차례로 적층하고, 이어 제3 감광막(미도시)을 도포한다. 이때, 상기 비정질실리콘 층(a-Si:H)(117)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (118)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착한다.
이어서, 제4 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제3 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제3 감광막패턴(119)을 형성한다.
그 다음, 도 5f에 도시된 바와 같이, 상기 제3 감광막패턴(119)을 식각마스크로 상기 순수한 비정질실리콘 층(a-Si:H)(117)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (118)을 선택적으로 식각하여, 상기 게이트전극(111b) 상부의 제2 게이트 절연막(115) 상에 액티브층(117a)과 오믹콘택층(118a)을 형성한다.
이어서, 도 5g에 도시된 바와 같이, 상기 제3 감광막패턴(119)을 제거한 후, 상기 액티브층(117a)과 오믹콘택층(118a)을 포함한 제2 게이트 절연막(115) 상부에 제1 투명도전층(121)을 스퍼터링방법으로 증착하고, 이어 그 위에 제4 감광막(미도시)을 도포한다. 이때, 상기 제1 투명 도전물질층(121)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(121)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 제5 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제4 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제4 감광막패턴 (123)을 형성한다.
이어서, 도 5h에 도시된 바와 같이, 상기 제4 감광막패턴(123)을 식각마스크로 상기 제1 투명도전층(121)을 선택적으로 식각하여, 화소전극(121a)을 형성한다. 이때, 상기 화소전극(121a)은 상기 게이트배선(111a) 및 데이터배선(125a; 도 3 참조)과 이격된 공간에 해당하는 상기 절연기판(101)의 화소영역 전면에 형성된다.
그 다음, 상기 제4 감광막패턴(123)을 제거한 후, 상기 화소전극(121a)을 포함한 기판 전면에 제3 도전층(125)을 스퍼터링 방법으로 증착하고, 이어 그 위에 제5 감광막(미도시)을 도포한다. 이때, 상기 제3 도전층(125)은 불투명한 금속 재질, 예로 들어 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
이어서, 제6 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제5 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제5 감광막패턴(127)을 형성한다.
그 다음, 도 5i에 도시된 바와 같이, 상기 제5 감광막패턴(127)을 식각마스크로 상기 제3 도전층(125)을 선택적으로 식각하여, 데이터배선(125a, 도 3 참조), 이 데이터배선(125a)으로부터 연장된 소스전극(125b)과, 이 소스전극(125b)과 채널영역 만큼 이격된 드레인전극(125c)을 형성한다. 이때, 상기 제2 도전층(125) 식각 이후에 추가로 그 하부의 오믹콘택층(118a)도 식각하여 분리시킨다. 이때, 상기 드레인전극(125c)은 상기 화소전극(121a)과 직접적으로 연결된다.
이렇게 하여, 상기 게이트배선(111a)과 데이터배선(125a)이 수직 교차하여 이루는 지점에 박막트랜지스터(T)가 형성되는데, 이 박막트랜지스터(T)는 상기 게이트전극(111b), 제2 게이트 절연막(115), 액티브층(117a), 소스전극(125b) 및 드레인전극(125c)으로 이루어진다. 특히, 상기 박막트랜지스터(T)를 구성하는 상기 게이트전극(111b), 제2 게이트 절연막(115), 액티브층(117a), 소스전극(125b) 및 드레인전극(125c)은 상기 제1 절연막(103)의 개구부(103a)에 오버랩되어 위치하게 된다.
이어서, 상기 제5 감광막패턴(127)을 제거한 후, 상기 소스전극(125b) 및 드레인전극(125c)을 포함한 기판 전면에 무기절연물질 또는 유기절연물질을 증착하여 패시베이션막(129)을 형성한다.
그 다음, 도 5j에 도시된 바와 같이, 상기 패시베이션막(129) 상부에 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이용하여 제2 절연막(131)을 형성한다. 여기서는 제2 절연막(131)으로 유기 절연물질인 포토 아크릴 재질을 이용하는 경우를 예로 들고 있다.
이어서, 제7 마스크(미도시)를 이용한 노광 공정을 거친 후 상기 제2 절연막 (131)의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제2 절연막패턴 (131a)을 형성한다. 이때, 상기 제2 절연막패턴(131a)은 상기 박막트랜지스터(T)와 오버랩되게 형성되어 있다.
그 다음, 도 5k에 도시된 바와 같이, 상기 제2 절연막패턴(131a)을 포함한 패시베이션막(129) 상부에 제4 도전층(133)을 스퍼터링 방법으로 증착하고, 그 위에 제6 감광막(미도시)을 도포한다. 이때, 상기 제4 도전층(133)은 불투명한 금속 재질, 예로 들어 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
이어서, 제8 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제6 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제6 감광막패턴(135)을 형성한다.
그 다음, 도 5l에 도시된 바와 같이, 상기 제6 감광막패턴(135)을 식각마스크로 상기 제4 도전층(133)을 선택적으로 식각하여, 제2 광차단막패턴(133a)을 형성한다. 이때, 상기 제2 광차단막패턴(133a)은 상기 제2 절연막패턴(131a) 상에 형성되어, 상기 박막트랜지스터(T)와 제1 광차단막패턴(105a)과 오버랩되어 있다.
상기 제2 광차단막패턴(133a)은 상기 박막트랜지스터(T), 예로 들어 소스전극(125b) 및 드레인전극(125c) 및 액티브층(117a)의 면적보다 넓게 형성되어 있지만, 상기 제1 광차단막패턴(105a)의 면적보다는 좁게 형성된다.
따라서, 이렇게 제2 절연막패턴(131a)의 단차를 이용하여 제2 광차단막패턴 (133a) 구조를 박막트랜지스터(T)의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
이어서, 상기 제6 감광막패턴(135)을 제거한 후, 상기 제2 광차단막패턴 (133a)을 포함한 패시베이션막(129) 상부에 제2 투명도전층(137)을 스퍼터링 방법으로 증착하고, 이어 제7 감광막(미도시)을 도포한다. 이때, 상기 제2 투명 도전물질층(137)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(121)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 제9 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제7 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제7 감광막패턴(139)을 형성한다.
이어서, 도 5m에 도시된 바와 같이, 상기 제7 감광막패턴(139)을 식각마스크로 상기 제2 투명도전층(137)을 선택적으로 식각하여, 상기 화소전극(121a)과 오버랩되는 다수의 분기된 공통전극 (137a)을 형성한다.
따라서, 상기 공통전극(137a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급하며, 상기 공통전극(137a)은 각 화소 영역에서 상기 패시베이션막(129)을 사이에 두고 상기 대면적의 화소전극(121a)과 중첩되어 프린지 필드(fringe field)를 형성한다.
이후에, 상기 제7 감광막패턴(139)을 제거한 후, 도면에는 도시하지 않았지만, 상기 다수의 공통전극(137a)을 포함한 기판 전면에 하부 배향막(미도시)을 형성하는 공정을 진행함으로써, 박막트랜지스터 어레이기판 제조 공정을 완료한다.
한편, 도면에는 도시하지 않았지만, 상기 박막트랜지스터 기판, 즉 절연기판(101)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix) (미도시)을 형성한다.
이후에, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들을 형성한다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성된다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(101)의 화소영역을 제외한 지역, 예로 들어 박막트랜지스터(T), 게이트배선(111a) 및 데이터배선(125a) 상부와 오버랩되게 배치된다.
그 다음, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)을 형성함으로써 칼라필터 어레이 제조공정을 완료한다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(121a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(137a)과 화소전극(121a) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(101)과 칼라필터기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기한 바와 같이, 본 발명의 일 실시 예에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치하여 소자의 채널 영역으로 유입되는 광을 차단함으로써 액정표시장치용 박막트랜지스터의 누설 전류를 방지할 수 있다. 특히, 본 발명의 경우, 태양 광과 고휘도 백라이트의 빛을 박막트랜지스터의 상, 하부에 배치된 광차단막 구조를 통해 채널로의 유입을 차단함으로써 박막트랜지스터 소자로서의 성능을 구현할 수 있다.
또한, 본 발명에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치함으로써, 전방위에서 채널로 유입될 수 있는 반사되는 광까지도 차단할 수 있다. 그리고, 본 발명에 따르면, 절연막의 단차를 이용한 광차단막 구조를 박막트랜지스터의 상, 하부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
한편, 본 발명의 다른 실시 예에 따른 액정표시장치용 어레이기판에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
도 6 및 7을 참조하면, 본 발명의 다른 실시 예에 따른 액정표시장치용 어레이기판은, 절연기판(201)상에 형성되고, 개구부(203a)를 구비한 제1 절연막(203)과; 상기 개구부(203a)를 포함한 제1 절연막(203) 상에 형성된 게이트전극(205b)과; 상기 게이트전극(105b)을 포함한 절연기판 전면에 형성된 게이트 절연막(209)과; 상기 개구부(203a) 내의 상기 게이트 절연막(209) 상에 형성되고, 상기 게이트전극(205b)과 오버랩되는 액티브층(211a)과; 상기 게이트 절연막(209) 상부에 상기 액티브층(211a)과 이격되어 형성된 화소전극(215a)과; 상기 액티브층(211a) 상부에 형성된 소스전극(219b)과, 상기 소스전극(219b)과 이격되어 형성되고 상기 화소전극(215a)과 직접 연결되는 드레인전극(219c)과; 상기 소스전극(219b)과 드레인전극 (219c)을 포함한 절연기판 전면에 형성된 패시베이션막(223)과; 상기 패시베이션막 (223) 상부에 형성되고, 상기 게이트전극(205b)과 오버랩되는 제2 절연막패턴 (225a)과; 상기 제2 절연막패턴(225a) 상에 형성되고, 상기 게이트전극(205b)과 오버랩되는 광차단막패턴(227a)과; 상기 패시베이션막(223) 상부에 형성되고, 상기 화소전극(215a)과 오버랩되는 다수의 분기된 공통전극(231a);을 포함하여 구성된다.
여기서, 상기 게이트 전극(205b)은 상기 절연기판(201) 상에 일 방향으로 형성되는 게이트배선(205a)으로 부터 수직방향으로 연장되어 형성된다.
상기 게이트전극(205b)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성된다. 이때, 상기 게이트전극(205b)은 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 광차단막 역할도 수행한다. 또한, 상기 게이트전극(205b)의 면적(A1)은, 도 7에 도시된 바와 같이, 상기 소스전극(219b) 및 드레인전극(219c)과 액티브층(211a) 간 영역의 면적(A3) 및 광차단막패턴(227a)의 면적(A2)보다 넓게 형성된다.
따라서, 박막트랜지스터(T)를 구성하는 게이트전극(205b) 구조를 상기 제1 절연막(203)의 개구부(203a) 내부를 포함한 상부에 걸쳐 형성함으로써, 백라이트로부터 박막트랜지스터(T)의 채널 영역으로 유입되는 광을 차단시킬 수 있으므로 액정표시장치의 박막트랜지스터의 누설 전류를 방지할 수 있다.
또한, 상기 제1 절연막(203)에는 일정 높이의 단차를 갖도록 개구부(203a)가 형성되어 있으며, 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이루어진다. 여기서는 유기 절연물질인 포토 아크릴 재질로 제1 절연막(203)을 형성하는 경우를 예로 들고 있다.
따라서, 이렇게 제1 절연막(203)의 단차를 이용하여 게이트전극(205b)을 박막트랜지스터의 액티브층(211a) 하부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
그리고, 상기 화소전극(215a)은 상기 게이트배선(205a) 및 데이터배선(219a)이 교차하여 이루는 이격된 공간에 해당하는 상기 절연기판(201)의 화소영역 전면에 형성된다. 이때, 상기 화소전극(215a)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다.
또한, 도 6을 참조하면, 상기 소스전극(215b)은 상기 절연기판(201)의 일 방향으로 형성되는 게이트배선(205a)과 수직 교차되게 형성되는 데이터배선(219a)으로부터 연장되어 형성되며, 상기 액티브층(211a)을 포함한 게이트 절연막(209) 상에 형성된다.
그리고, 상기 드레인 전극(219c)은 상기 소스전극(215b)과 채널 영역만큼 이격되어 형성되며, 상기 화소전극(215a)과 직접적으로 연결된다.
이렇게 하여, 상기 게이트배선(205a)과 데이터배선(219a)이 수직 교차하여 이루는 지점에 박막트랜지스터(T)가 형성되는데, 이 박막트랜지스터(T)는 상기 게이트전극(205b), 게이트 절연막(209), 액티브층(211a), 소스전극(219b) 및 드레인전극(219c)으로 이루어진다. 특히, 상기 박막트랜지스터(T)를 구성하는 상기 게이트전극(205b), 게이트 절연막(209), 액티브층(211a), 소스전극(219b) 및 드레인전극(219c)은 상기 제1 절연막(203)의 개구부(203a)에 오버랩되어 위치하게 된다.
한편, 상기 제2 절연막패턴(225a)은 상기 박막트랜지스터(T)와 오버랩되게 형성되어 있으며, 포토 아크릴(Photo Acryl)과 같은 유기 절연물질 또는 무기 절연물질로 이루어진다. 여기서는 유기 절연물질인 포토 아크릴 재질로 제2 절연막패턴 (225a)을 형성하는 경우를 예로 들고 있다.
또한, 상기 제2 광차단막패턴(227a)은 상기 제2 절연막패턴(225a) 상에 형성되어, 상기 박막트랜지스터(T)와 게이트전극(205ba)과 오버랩되어 있다. 이때, 상기 광차단막패턴(227a)의 면적(A2)은 상기 박막트랜지스터(T), 예로 들어 소스전극 (219b) 및 드레인전극(219c) 및 액티브층(211a) 간 영역의 면적(A3)보다 넓게 형성되어 있지만, 상기 게이트전극(205b)의 면적(A1)보다는 좁게 형성된다.
따라서, 이렇게 제2 절연막패턴(227a)의 단차를 이용하여 광차단막패턴 (227a) 구조를 박막트랜지스터(T)의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
그리고, 상기 공통전극(231a)들은 상기 패시베이션막(223)을 사이에 두고 상기 화소전극(215a)과 오버랩되도록 형성되어 있다. 이때, 상기 공통전극(231a)은 상기 화소영역에 배치된 대면적의 화소전극(215a)과 오버랩되어 있다. 여기서, 상기 공통전극(231a)은 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다. 본 발명에서는 상기 공통전극(231a) 물질로 ITO (Indium Tin Oxide)를 사용한 경우를 예로 들어 설명한다.
따라서, 상기 공통전극(231a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급하며, 상기 공통전극(231a)은 각 화소 영역에서 상기 패시베이션막(223)을 사이에 두고 상기 대면적의 화소전극(215a)과 중첩되어 프린지 필드 (fringe field)를 형성한다.
도면에는 도시하지 않았지만, 상기 다수의 공통전극(231a)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.
상기 박막트랜지스터 기판, 즉 절연기판(201)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)이 형성되어 있다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성되어 있다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(201)의 화소영역을 제외한 지역, 예로 들어 박막트랜지스터(T), 게이트배선(205a) 및 데이터배선(219a) 상부와 오버랩되게 배치된다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(215a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(231a)과 화소전극(215a) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(201)과 칼라필터기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 8a 내지 8k를 참조하여 설명하면 다음과 같다.
도 8a 내지 8k는 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판 제조 공정 단면도이다.
도 8a에 도시된 바와 같이, 투명한 절연기판(201) 상에 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이용하여 제1 절연막(203)을 형성한다. 여기서는 제1 절연막(203)으로는 유기 절연물질인 포토 아크릴 재질을 이용하는 경우를 예로 들고 있다.
그 다음, 도 8b에 도시된 바와 같이, 상기 제1 절연막(203)을 제1 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제1 절연막(203)의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 일정 높이의 단차를 갖는 개구부(203a)를 형성한다.
이어서, 상기 개구부(203a)를 포함한 제1 절연막(203) 상부에 제1 도전층 (205)을 스퍼터링 방법으로 증착하고, 그 위에 제1 감광막(미도시)을 도포한다. 이때, 상기 제1 도전층(205)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
그 다음, 제2 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제1 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제1 감광막패턴(207)을 형성한다.
이어서, 도 8c에 도시된 바와 같이, 상기 제1 감광막패턴(207)을 식각 마스크로 상기 제1 도전층(205)을 선택적으로 식각하여 게이트배선(205a, 도 6 참조)과 함께, 이 게이트배선(205a)으로부터 수직방향으로 연장된 게이트전극(205b)을 형성한다. 이때, 상기 게이트전극(205a)은 상기 제1 절연막(203)의 개구부(203a) 내부를 포함한 상부에 걸쳐 형성된다.
상기 게이트전극(205b)은 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 역할을 담당한다. 또한, 상기 게이트전극(205b)의 면적은 후속 공정에서 형성될 박막트랜지스터(T)의 소스전극(219b) 및 드레인전극(219c)과 액티브층(211a) 간 영역 및 광차단막패턴(227a)의 면적보다 넓게 형성한다.
그 다음, 상기 제1 감광막패턴(207)을 제거한 후, 상기 게이트전극(205b)을 포함한 제1 절연막(203) 상부에 게이트절연막(209)을 형성한다. 이때, 상기 게이트 절연막(209)의 재질로는 실리콘산화막(SiO2), 실리콘 질화막을 포함하는 무기 절연물질 중에서 어느 하나를 선택하여 사용한다.
이어서, 도 8c에 도시된 바와 같이, 상기 게이트 절연막(209) 상부에 순수한 비정질실리콘 층(a-Si:H)(211)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (212)을 차례로 적층하고, 이어 제2 감광막(미도시)을 도포한다. 이때, 상기 비정질실리콘층(a-Si:H)(211)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (212)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착한다.
그 다음, 제3 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제2 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제2 감광막패턴(213)을 형성한다.
이어서, 도 8d에 도시된 바와 같이, 상기 제2 감광막패턴(213)을 식각마스크로 상기 순수한 비정질실리콘 층(a-Si:H)(211)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+) (212)을 선택적으로 식각하여, 상기 게이트전극(205b) 상부의 게이트 절연막(209) 상에 액티브층(211a)과 오믹콘택층(212a)을 형성한다.
이어서, 도 8e에 도시된 바와 같이, 상기 제2 감광막패턴(213)을 제거한 후, 상기 액티브층(211a)과 오믹콘택층(212a)을 포함한 게이트 절연막(209) 상부에 제1 투명도전층(215)을 스퍼터링방법으로 증착하고, 이어 그 위에 제3 감광막(미도시)을 도포한다. 이때, 상기 제1 투명 도전물질층(215)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(215)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 제4 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제3 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제3 감광막패턴(217) 을 형성한다.
이어서, 도 8f에 도시된 바와 같이, 상기 제3 감광막패턴(217)을 식각마스크로 상기 제1 투명도전층(215)을 선택적으로 식각하여, 화소전극(215a)을 형성한다. 이때, 상기 화소전극(215a)은 상기 게이트배선(205a, 도 6 참조) 및 데이터배선 (219a; 도 6 참조)과 이격된 공간에 해당하는 상기 절연기판(201)의 화소영역 전면에 형성된다.
그 다음, 상기 제3 감광막패턴(217)을 제거한 후, 상기 화소전극(215a)을 포함한 기판 전면에 제2 도전층(219)을 스퍼터링 방법으로 증착하고, 이어 그 위에 제4 감광막(미도시)을 도포한다. 이때, 상기 제2 도전층(219)은 불투명한 금속 재질, 예로 들어 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
이어서, 제5 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제4 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제4 감광막패턴(221) 을 형성한다.
그 다음, 도 8g에 도시된 바와 같이, 상기 제4 감광막패턴(221)을 식각마스크로 상기 제2 도전층(219)을 선택적으로 식각하여, 데이터배선(219a, 도 6 참조), 이 데이터배선(219a)으로부터 연장된 소스전극(219b)과, 이 소스전극(219b)과 채널영역만큼 이격된 드레인전극(219c)을 형성한다. 이때, 상기 제2 도전층(219) 식각 이후에 추가로 그 하부의 오믹콘택층(212a)도 식각하여 분리시킨다. 이때, 상기 드레인전극(219c)은 상기 화소전극(215a)과 직접적으로 연결된다.
이렇게 하여, 상기 게이트배선(205a)과 데이터배선(219a)이 수직 교차하여 이루는 지점에 박막트랜지스터(T)가 형성되는데, 이 박막트랜지스터(T)는 상기 게이트전극(205b), 게이트 절연막(209), 액티브층(211a), 소스전극(219b) 및 드레인전극(219c)으로 이루어진다. 특히, 상기 박막트랜지스터(T)를 구성하는 상기 게이트전극(205b), 게이트 절연막(209), 액티브층(211a), 소스전극(219b) 및 드레인전극(219c)은 상기 제1 절연막(203)의 개구부(203a)에 오버랩되어 위치하게 된다.
이어서, 상기 제4 감광막패턴(221)을 제거한 후, 상기 소스전극(219b) 및 드레인전극(219c)을 포함한 기판 전면에 무기절연물질 또는 유기절연물질을 증착하여 패시베이션막(223)을 형성한다.
그 다음, 도 8h에 도시된 바와 같이, 상기 패시베이션막(223) 상부에 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이용하여 제2 절연막(225)을 형성한다. 여기서는 제2 절연막(225)으로 유기 절연물질인 포토 아크릴 재질을 이용하는 경우를 예로 들고 있다.
이어서, 도 8i에 도시된 바와 같이, 제6 마스크(미도시)를 이용한 노광 공정을 거친 후 상기 제2 절연막(225)의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제2 절연막패턴(225a)을 형성한다. 이때, 상기 제2 절연막패턴(225a)은 상기 박막트랜지스터(T)와 오버랩되게 형성되어 있다.
그 다음, 상기 제2 절연막패턴(225a)을 포함한 패시베이션막(223) 상부에 제3 도전층(227)을 스퍼터링 방법으로 증착하고, 그 위에 제5 감광막(미도시)을 도포한다. 이때, 상기 제3 도전층(227)은 불투명한 금속 재질, 예로 들어 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
이어서, 제7 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제5 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제5 감광막패턴(229) 을 형성한다.
그 다음, 도 8j에 도시된 바와 같이, 상기 제5 감광막패턴(229)을 식각마스크로 상기 제3 도전층(227)을 선택적으로 식각하여, 광차단막패턴(227a)을 형성한다. 이때, 상기 광차단막패턴(227a)은 상기 제2 절연막패턴(225a) 상에 형성되어, 상기 박막트랜지스터(T)와 게이트전극(205b)과 오버랩되어 있다.
상기 광차단막패턴(227)은 상기 박막트랜지스터(T), 예로 들어 소스전극 (219b) 및 드레인전극(219c) 및 액티브층(211a)의 면적보다 넓게 형성되어 있지만, 상기 게이트전극(205a)의 면적보다는 좁게 형성된다.
따라서, 이렇게 제2 절연막패턴(225a)의 단차를 이용하여 제2 광차단막패턴 (227a) 구조를 박막트랜지스터(T)의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
이어서, 상기 제5 감광막패턴(229)을 제거한 후, 상기 제2 광차단막패턴 (227a)을 포함한 패시베이션막(223) 상부에 제2 투명도전층(231)을 스퍼터링 방법으로 증착하고, 이어 제6 감광막(미도시)을 도포한다. 이때, 상기 제2 투명 도전물질층(231)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(121)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 제8 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제6 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제6 감광막패턴(233) 을 형성한다.
이어서, 도 8k에 도시된 바와 같이, 상기 제6 감광막패턴(233)을 식각마스크로 상기 제2 투명도전층(231)을 선택적으로 식각하여, 상기 화소전극(215a)과 오버랩되는 다수의 분기된 공통전극(231a)을 형성한다.
따라서, 상기 공통전극(231a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급하며, 상기 공통전극(231a)은 각 화소 영역에서 상기 패시베이션막(223)을 사이에 두고 상기 대면적의 화소전극(215a)과 중첩되어 프린지 필드(fringe field)를 형성한다.
이후에, 상기 제6 감광막패턴(233)을 제거한 후, 도면에는 도시하지 않았지만, 상기 다수의 공통전극(231a)을 포함한 기판 전면에 하부 배향막(미도시)을 형성하는 공정을 진행함으로써, 박막트랜지스터 어레이기판 제조 공정을 완료한다.
한편, 도면에는 도시하지 않았지만, 상기 박막트랜지스터 기판, 즉 절연기판(201)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)을 형성한다.
이후에, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들을 형성한다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성된다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(201)의 화소영역을 제외한 지역, 예로 들어 박막트랜지스터(T), 게이트배선(205a) 및 데이터배선(219a) 상부와 오버랩되게 배치된다.
그 다음, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)을 형성함으로써 칼라필터 어레이 제조공정을 완료한다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(121a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(137a)과 화소전극(121a) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(101)과 칼라필터기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기한 바와 같이, 본 발명의 다른 실시 예에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치하여 소자의 채널 영역으로 유입되는 광을 차단시킴으로써 액정표시장치용 박막트랜지스터의 누설 전류를 방지할 수 있다. 특히, 본 발명의 경우, 태양 광과 고휘도 백라이트의 빛을 박막트랜지스터의 상, 하부에 배치된 광차단막 구조를 통해 채널로의 유입을 차단함으로써 박막트랜지스터 소자로서의 성능을 구현할 수 있다.
또한, 본 발명에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치함으로써, 전방위에서 채널로 유입될 수 있는 반사되는 광까지도 차단할 수 있다. 그리고, 본 발명에 따르면, 절연막의 단차를 이용한 광차단막 구조를 박막트랜지스터의 상, 하부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
또 한편, 본 발명의 또 다른 실시 예에 따른 액정표시장치용 어레이기판에 대해 도 9를 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 또 다른 실시 예에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 어레이기판의 개략적인 단면도이다.
도 9를 참조하면, 본 발명의 또 다른 실시 예에 따른 액정표시장치용 어레이기판은, 절연기판(301)상에 형성된 게이트전극(303b)과; 상기 게이트전극(303b)을 포함한 절연기판(301) 상에 형성된 게이트 절연막(307)과; 상기 게이트 절연막 (307) 상부에 형성되고, 상기 게이트전극(303b)과 오버랩되는 액티브층(309a)과; 상기 게이트 절연막(307) 상부에 상기 액티브층(309a)과 이격되어 형성된 화소전극 (313a)과; 상기 액티브층(309a) 상부에 형성된 소스전극(317b)과, 상기 소스전극 (317b)과 이격되어 형성되고 상기 화소전극(313a)과 직접 연결되는 드레인전극 (317c)과; 상기 소스전극(317b)과 드레인전극(317c)을 포함한 절연기판 전면에 형성된 패시베이션막(321)과; 상기 패시베이션막(321) 상부에 형성되고, 상기 게이트전극(303b)과 오버랩되는 절연막패턴(323a)과; 상기 절연막패턴(323a) 상에 형성되고, 상기 게이트전극(303b)과 오버랩되는 광차단막패턴(325a)과; 상기 패시베이션막(321) 상부에 형성되고, 상기 화소전극(313a)과 오버랩되는 다수의 분기된 공통전극(329a);을 포함하여 구성된다.
여기서, 상기 게이트 전극(303b)은 상기 절연기판(301) 상에 일 방향으로 형성되는 게이트배선(미도시)으로 부터 수직방향으로 연장되어 형성된다.
상기 게이트전극(303b)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성된다. 이때, 상기 게이트전극(303b)은 박막트랜지스터 (T)로 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시켜 주는 광차단막 역할도 수행한다. 또한, 상기 게이트전극(303b)의 면적(A1)은 상기 소스전극 (317b) 및 드레인전극(317c)과 액티브층(309a) 간 영역의 면적(A3) 및 광차단막패턴 (325a)의 면적(A2)보다 넓게 형성된다.
따라서, 박막트랜지스터(T)를 구성하는 게이트전극(303b) 구조를 박막트랜지스터(T)의 면적보다 넓게 형성함으로써, 백라이트로부터 박막트랜지스터(T)의 채널 영역으로 유입되는 광을 차단시킬 수 있으므로 액정표시장치의 박막트랜지스터의 누설 전류를 방지할 수 있다.
또한, 상기 화소전극(313a)은 상기 게이트배선(미도시) 및 데이터배선(미도시)이 교차하여 이루는 이격된 공간에 해당하는 상기 절연기판(301)의 화소영역 전면에 형성된다. 이때, 상기 화소전극(313a)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다.
또한, 상기 소스전극(317b)은 상기 절연기판(301)의 일 방향으로 형성되는 게이트배선(미도시)과 수직 교차되게 형성되는 데이터배선(미도시)으로부터 연장되어 형성되며, 상기 액티브층(309a)을 포함한 게이트 절연막(307) 상에 형성된다.
그리고, 상기 드레인 전극(317c)은 상기 소스전극(317b)과 채널 영역만큼 이격되어 형성되며, 상기 화소전극(313a)과 직접적으로 연결된다.
이렇게 하여, 상기 게이트배선(미도시)과 데이터배선(미도시)이 수직 교차하여 이루는 지점에 박막트랜지스터(T)가 형성되는데, 이 박막트랜지스터(T)는 상기 게이트전극(303b), 게이트 절연막(307), 액티브층(309a), 소스전극(317b) 및 드레인전극(317c)으로 이루어진다. 특히, 상기 박막트랜지스터(T)를 구성하는 상기 게이트전극(303b), 게이트 절연막(307), 액티브층(309a), 소스전극(317b) 및 드레인전극(317c)은 상기 광차단막패턴(325a)과 오버랩된다.
한편, 상기 절연막패턴(325a)은 상기 박막트랜지스터(T)와 오버랩되게 형성되어 있으며, 포토 아크릴(Photo Acryl)과 같은 유기 절연물질 또는 무기 절연물질로 이루어진다. 여기서는 유기 절연물질인 포토 아크릴 재질로 제2 절연막패턴 (325a)을 형성하는 경우를 예로 들고 있다.
또한, 상기 광차단막패턴(325a)은 상기 절연막패턴(323a) 상에 형성되어, 상기 박막트랜지스터(T)와 게이트전극(303a)과 오버랩되어 있다. 이때, 상기 광차단막패턴(325a)의 면적(A2)은 상기 박막트랜지스터(T), 예로 들어 소스전극(317b) 및 드레인전극 (317c) 및 액티브층(309a) 간 영역의 면적(A3)보다 넓게 형성되어 있지만, 상기 게이트전극(303b)의 면적(A2)보다는 좁게 형성된다.
따라서, 이렇게 절연막패턴(323a)의 단차를 이용하여 광차단막패턴(325a) 구조를 박막트랜지스터(T)의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
그리고, 상기 분기된 공통전극(329a)들은 상기 패시베이션막(321)을 사이에 두고 상기 화소전극(313a)과 오버랩되도록 형성되어 있다. 이때, 상기 공통전극 (329a)은 상기 화소영역에 배치된 대면적의 화소전극(313a)과 오버랩되어 있다. 여기서, 상기 공통전극(329a)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다. 본 발명에서는 상기 공통전극(329a) 물질로 ITO (Indium Tin Oxide)를 사용한 경우를 예로 들어 설명한다.
따라서, 상기 공통전극(329a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급하며, 상기 공통전극(329a)은 각 화소 영역에서 상기 패시베이션막(321)을 사이에 두고 상기 대면적의 화소전극(215a)과 중첩되어 프린지 필드 (fringe field)를 형성한다.
도면에는 도시하지 않았지만, 상기 다수의 공통전극(231a)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.
상기 박막트랜지스터 기판, 즉 절연기판(301)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)이 형성되어 있다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성되어 있다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(301)의 화소영역을 제외한 지역, 예로 들어 박막트랜지스터(T), 게이트배선(미도시) 및 데이터배선(미도시) 상부와 오버랩되게 배치된다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(313a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(329a)과 화소전극(313a) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(301)과 칼라필터기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 10a 내지 10j를 참조하여 설명하면 다음과 같다.
도 10a 내지 10j는 본 발명의 또 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치의 박막트랜지스터 어레이기판 제조 공정 단면도이다.
도 10a에 도시된 바와 같이, 투명한 절연기판(301) 상에 제1 도전층(303)을 스퍼터링 방법으로 증착하고, 그 위에 제1 감광막(미도시)을 도포한다. 이때, 상기 제1 도전층(303)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
그 다음, 제1 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제1 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제1 감광막패턴(305) 을 형성한다.
이어서, 도 10b에 도시된 바와 같이, 상기 제1 감광막패턴(305)을 식각 마스크로 상기 제1 도전층(303)을 선택적으로 식각하여 게이트배선(미도시)과 함께, 이 게이트배선으로부터 수직방향으로 연장된 게이트전극(303b)을 형성한다.
상기 게이트전극(303b)은 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 광차단막 역할도 함께 담당한다. 또한, 상기 게이트전극(303b)의 면적은 후속 공정에서 형성될 박막트랜지스터(T)의 소스전극(317b) 및 드레인전극 (317c)과 액티브층(309a) 간 영역 및 광차단막패턴(325a)의 면적보다 넓게 형성한다.
그 다음, 상기 제1 감광막패턴(305)을 제거한 후, 상기 게이트전극(303b)을 포함한 절연기판(301) 전면에 게이트절연막(307)을 형성한다. 이때, 상기 게이트 절연막(307)의 재질로는 실리콘산화막(SiO2), 실리콘 질화막을 포함하는 무기 절연물질 중에서 어느 하나를 선택하여 사용한다.
이어서, 상기 게이트 절연막(307) 상부에 순수한 비정질실리콘 층(a-Si:H) (309)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (310)을 차례로 적층하고, 이어 제2 감광막(미도시)을 도포한다. 이때, 상기 비정질실리콘층(a-Si:H)(309)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (310)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착한다.
그 다음, 제2 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제2 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제2 감광막패턴(311) 을 형성한다.
이어서, 도 10c에 도시된 바와 같이, 상기 제2 감광막패턴(311)을 식각마스크로 상기 순수한 비정질실리콘 층(a-Si:H)(309)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+) (310)을 선택적으로 식각하여, 상기 게이트전극(303b) 상부의 게이트 절연막(307) 상에 액티브층(309a)과 오믹콘택층(310a)을 형성한다.
이어서, 도 10d에 도시된 바와 같이, 상기 제2 감광막패턴(311)을 제거한 후, 상기 액티브층(309a)과 오믹콘택층(310a)을 포함한 게이트 절연막(307) 상부에 제1 투명도전층(313)을 스퍼터링방법으로 증착하고, 이어 그 위에 제3 감광막(미도시)을 도포한다. 이때, 상기 제1 투명 도전물질층(313)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(313)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 제3 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제3 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제3 감광막패턴(315) 을 형성한다.
이어서, 도 10e에 도시된 바와 같이, 상기 제3 감광막패턴(315)을 식각마스크로 상기 제1 투명도전층(313)을 선택적으로 식각하여, 화소전극(313a)을 형성한다. 이때, 상기 화소전극(313a)은 상기 게이트배선(미도시, 도 6의 205a 참조) 및 데이터배선 (미도시; 도 6의 219a 참조)과 이격된 공간에 해당하는 상기 절연기판 (301)의 화소영역 전면에 형성된다.
그 다음, 상기 제3 감광막패턴(315)을 제거한 후, 상기 화소전극(313a)을 포함한 기판 전면에 제2 도전층(317)을 스퍼터링 방법으로 증착하고, 이어 그 위에 제4 감광막(미도시)을 도포한다. 이때, 상기 제2 도전층(317)은 불투명한 금속 재질, 예로 들어 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
이어서, 제4 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제4 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제4 감광막패턴(319) 을 형성한다.
그 다음, 도 10f에 도시된 바와 같이, 상기 제4 감광막패턴(319)을 식각마스크로 상기 제2 도전층(317)을 선택적으로 식각하여, 데이터배선(미도시, 도 6의 219a 참조), 이 데이터배선으로부터 연장된 소스전극(317b)과, 이 소스전극(317b)과 채널영역만큼 이격된 드레인전극(317c)을 형성한다. 이때, 상기 제2 도전층 (317) 식각 이후에 추가로 그 하부의 오믹콘택층(310a)도 식각하여 분리시킨다. 이때, 상기 드레인전극(317c)은 상기 화소전극(313a)과 직접적으로 연결된다.
이렇게 하여, 상기 게이트배선(미도시)과 데이터배선(미도시)이 수직 교차하여 이루는 지점에 박막트랜지스터(T)가 형성되는데, 이 박막트랜지스터(T)는 상기 게이트전극(303b), 게이트 절연막(307), 액티브층(309a), 소스전극(317b) 및 드레인전극(317c)으로 이루어진다. 특히, 상기 박막트랜지스터(T)를 구성하는 상기 게이트전극(303b), 게이트 절연막(307), 액티브층(309a), 소스전극(317b) 및 드레인전극(317c)은 상기 광차단막패턴(325a)에 오버랩되어 위치하게 된다.
이어서, 상기 제4 감광막패턴(319)을 제거한 후, 상기 소스전극(317b) 및 드레인전극(317c)을 포함한 기판 전면에 무기절연물질 또는 유기절연물질을 증착하여 패시베이션막(321)을 형성한다.
그 다음, 도 10g에 도시된 바와 같이, 상기 패시베이션막(321) 상부에 포토 SGI(photo Soluble Gate Insulator), 포토 아크릴(PAC; photo-acryl), PSG를 포함한 감광성 유기 절연물질 또는 무기 절연물질로 이용하여 제2 절연막(323)을 형성한다. 여기서는 제2 절연막(323)으로 유기 절연물질인 포토 아크릴 재질을 이용하는 경우를 예로 들고 있다.
이어서, 도 10h에 도시된 바와 같이, 제5 마스크(미도시)를 이용한 노광 공정을 거친 후 상기 절연막(323)의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 절연막패턴(323a)을 형성한다. 이때, 상기 절연막패턴(323a)은 상기 박막트랜지스터(T)와 오버랩되게 형성되어 있다.
그 다음, 상기 절연막패턴(323a)을 포함한 패시베이션막(321) 상부에 제3 도전층(325)을 스퍼터링 방법으로 증착하고, 그 위에 제5 감광막(미도시)을 도포한다. 이때, 상기 제3 도전층(325)은 불투명한 금속 재질, 예로 들어 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성한다.
이어서, 제6 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제5 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제5 감광막패턴(327) 을 형성한다.
그 다음, 도 10i에 도시된 바와 같이, 상기 제5 감광막패턴(327)을 식각마스크로 상기 제3 도전층(325)을 선택적으로 식각하여, 광차단막패턴(325a)을 형성한다. 이때, 상기 광차단막패턴(325a)은 상기 절연막패턴(323a) 상에 형성되어, 상기 박막트랜지스터(T)와 게이트전극(303b)과 오버랩되어 있다.
상기 광차단막패턴(325a)은 상기 박막트랜지스터(T), 예로 들어 소스전극 (317b) 및 드레인전극(317c) 및 액티브층(309a)의 면적보다 넓게 형성되어 있지만, 상기 게이트전극(303a)의 면적보다는 좁게 형성된다.
따라서, 이렇게 절연막패턴(323a)의 단차를 이용하여 광차단막패턴(325a) 구조를 박막트랜지스터(T)의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
이어서, 상기 제5 감광막패턴(327)을 제거한 후, 상기 광차단막패턴(325a)을 포함한 패시베이션막(321) 상부에 제2 투명도전층(329)을 스퍼터링 방법으로 증착하고, 이어 제6 감광막(미도시)을 도포한다. 이때, 상기 제2 투명 도전물질층(329)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(121)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 제7 마스크(미도시)를 이용한 노광 공정을 거친 후, 상기 제6 감광막의 노광된 부분을 현상 공정을 통해 선택적으로 제거하여, 제6 감광막패턴(331) 을 형성한다.
이어서, 도 10j에 도시된 바와 같이, 상기 제6 감광막패턴(331)을 식각마스크로 상기 제2 투명도전층(329)을 선택적으로 식각하여, 상기 화소전극(313a)과 오버랩되는 다수의 분기된 공통전극(329a)을 형성한다.
따라서, 상기 공통전극(329a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급하며, 상기 공통전극(329a)은 각 화소 영역에서 상기 패시베이션막(321)을 사이에 두고 상기 대면적의 화소전극(313a)과 중첩되어 프린지 필드(fringe field)를 형성한다.
이후에, 상기 제6 감광막패턴(331)을 제거한 후, 도면에는 도시하지 않았지만, 상기 다수의 공통전극(329a)을 포함한 기판 전면에 하부 배향막(미도시)을 형성하는 공정을 진행함으로써, 박막트랜지스터 어레이기판 제조 공정을 완료한다.
한편, 도면에는 도시하지 않았지만, 상기 박막트랜지스터 기판, 즉 절연기판(301)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)을 형성한다.
이후에, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들을 형성한다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성된다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(301)의 화소영역을 제외한 지역, 예로 들어 박막트랜지스터(T), 게이트배선(미도시) 및 데이터배선(미도시) 상부와 오버랩되게 배치된다.
그 다음, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)을 형성함으로써 칼라필터 어레이 제조공정을 완료한다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(313a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(329a)과 화소전극(313a) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(301)과 칼라필터기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기한 바와 같이, 본 발명의 또 다른 실시 예에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치하여 소자의 채널 영역으로 유입되는 광을 차단함으로써 액정표시장치용 박막트랜지스터의 누설 전류를 방지할 수 있다. 특히, 본 발명의 경우, 태양 광과 고휘도 백라이트의 빛을 박막트랜지스터의 상, 하부에 배치된 광차단막 구조를 통해 채널로의 유입을 차단함으로써 박막트랜지스터 소자로서의 성능을 구현할 수 있다.
또한, 본 발명에 따르면, 박막트랜지스터의 상 하부에 광차단막 구조를 배치함으로써, 전방위에서 채널로 유입될 수 있는 반사되는 광까지도 차단할 수 있다. 그리고, 본 발명에 따르면, 절연막의 단차를 이용한 광차단막 구조를 박막트랜지스터의 상, 하부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 절연기판 103a: 개구부
105a: 제1 광차단막패턴 109: 제1 게이트 절연막
111a: 게이트배선 111b: 게이트전극 115: 제2 게이트 절연막 117a: 액티브층 118a: 오믹콘택층 121a: 화소전극 125a: 데이터배선 125b: 소스전극
125c: 드레인전극 129: 패시베이션막
131a: 제2 절연막패턴 133a: 제2 광차단막패턴
137a: 공통전극

Claims (26)

  1. 절연기판상에 형성되고, 개구부를 구비한 제1 절연막패턴;
    상기 개구부를 포함한 제1 절연막패턴 상에 형성된 제1 광차단막패턴;
    상기 제1 광차단막패턴을 포함한 절연기판 전면에 형성된 게이트 절연막;
    상기 게이트 절연막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 액티브층;
    상기 게이트 절연막 상부에 상기 액티브층과 이격되어 형성된 화소전극;
    상기 액티브층 상부에 형성된 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되는 드레인전극;
    상기 소스전극과 드레인전극을 포함한 기판 전면에 형성된 패시베이션막;
    상기 패시베이션막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴;
    상기 제2 절연막패턴 상에 형성되고, 상기 액티브층과 소스전극 및 드레인전극과 오버랩된 제2 광차단막패턴; 및
    상기 패시베이션막 상부에 형성되고, 상기 화소전극과 오버랩되는 다수의 분기된 공통전극;을 포함하여 구성되는 액정표시장치용 어레이기판.
  2. 제1항에 있어서, 상기 제1 및 2 광차단막패턴은 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  3. 제1항에 있어서, 상기 제1 및 2 광차단막패턴과, 상기 액티브층과 소스전극 및 드레인전극은 서로 오버랩된 것을 특징으로 하는 액정표시장치용 어레이기판.
  4. 제1항에 있어서, 상기 제1 및 2 광차단막패턴의 면적은 상기 액티브층과 소스전극 및 드레인전극의 면적보다 넓으며, 상기 제1 광차단막패턴의 면적은 제2 광차단막패턴의 면적보다 넓은 것을 특징으로 하는 액정표시장치용 어레이기판.
  5. 제1항에 있어서, 제1 광차단막패턴은 게이트전극으로 사용되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  6. 제1항에 있어서, 제1 광차단막패턴과 게이트절연막 사이에 절연막과 게이트전극이 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  7. 제1항에 있어서, 상기 제1 및 2 광차단막패턴은 포토 SGI(photo Soluble Gate Insulator), PAC(photo-acryl), PSG를 포함한 감광성 유기절연물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  8. 절연기판상에 개구부를 구비한 제1 절연막패턴을 형성하는 단계;
    상기 개구부를 포함한 제1 절연막패턴 상에 제1 광차단막패턴을 형성하는 단계;
    상기 제1 광차단막패턴을 포함한 절연기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 상기 제1 광차단막패턴과 오버랩되는 액티브층을 형성하는 단계;
    상기 게이트 절연막 상부에 상기 액티브층과 이격되어 배치되는 화소전극을 형성하는 단계;
    상기 액티브층 상부에 소스전극과 함께, 상기 소스전극과 이격되어 상기 화소전극과 직접 연결되는 드레인전극을 형성하는 단계;
    상기 소스전극과 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계;
    상기 패시베이션막 상부에 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴을 형성하는 단계;
    상기 제2 절연막패턴 상에 제2 광차단막패턴을 형성하는 단계; 및
    상기 패시베이션막 상부에 상기 화소전극과 오버랩되는 다수의 분기된 공통전극을 형성하는 단계;를 포함하여 구성되는 액정표시장치용 어레이기판 제조방법.
  9. 제8항에 있어서, 상기 제1 및 2 광차단막패턴은 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  10. 제8항에 있어서, 상기 제1 및 2 광차단막패턴과, 상기 액티브층과 소스전극 및 드레인전극은 서로 오버랩된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  11. 제8항에 있어서, 상기 제1 및 2 광차단막패턴의 면적은 상기 액티브층과 소스전극 및 드레인전극의 면적보다 넓으며, 상기 제1 광차단막패턴의 면적은 제2 광차단막패턴의 면적보다 넓은 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  12. 제8항에 있어서, 제1 광차단막패턴은 게이트전극으로 사용되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  13. 제8항에 있어서, 상기 제1 광차단막패턴을 포함한 절연기판 전면에 게이트 절연막을 형성하는 단계 이전에,
    상기 제1 광차단막패턴을 포함한 절연기판 전면에 절연막을 형성하는 단계와,
    상기 제1 광차단막패턴 위의 상기 절연막 상에 게이트전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  14. 제9항에 있어서, 상기 제1 및 2 광차단막패턴은 포토 SGI(photo Soluble Gate Insulator), PAC(photo-acryl), PSG를 포함한 감광성 유기절연물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  15. 절연기판상에 형성된 제1 광차단막패턴;
    상기 제1 광차단막패턴을 포함한 절연기판 전면에 형성된 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 액티브층;
    상기 게이트 절연막 상부에 상기 액티브층과 이격되어 형성된 화소전극; 상기 액티브층 상부에 형성된 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되는 드레인전극;
    상기 소스전극과 드레인전극을 포함한 기판 전면에 형성된 패시베이션막; 상기 패시베이션막 상부에 형성되고, 상기 제1 광차단막패턴과 오버랩되는 절연막패턴;
    상기 절연막패턴 상에 형성된 제2 광차단막패턴; 및
    상기 패시베이션막 상부에 형성되고, 상기 화소전극과 오버랩되는 다수의 분기된 공통전극;을 포함하여 구성되는 액정표시장치용 어레이기판.
  16. 제15항에 있어서, 상기 제1 및 2 광차단막패턴은 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  17. 제15항에 있어서, 상기 제1 및 2 광차단막패턴과, 상기 액티브층과 소스전극 및 드레인전극은 서로 오버랩된 것을 특징으로 하는 액정표시장치용 어레이기판.
  18. 제15항에 있어서, 상기 제1 및 2 광차단막패턴의 면적은 상기 액티브층과 소스전극 및 드레인전극의 면적보다 넓으며, 상기 제1 광차단막패턴의 면적은 제2 광차단막패턴의 면적보다 넓은 것을 특징으로 하는 액정표시장치용 어레이기판.
  19. 제15항에 있어서, 제1 광차단막패턴은 게이트전극으로 사용되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  20. 제15항에 있어서, 상기 제1 및 2 광차단막패턴은 포토 SGI(photo Soluble Gate Insulator), PAC(photo-acryl), PSG를 포함한 감광성 유기절연물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  21. 절연기판상에 제1 광차단막패턴을 형성하는 단계;
    상기 제1 광차단막패턴을 포함한 절연기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 상기 제1 광차단막패턴과 오버랩되는 액티브층을 형성하는 단계;
    상기 게이트 절연막 상부에 상기 액티브층과 이격되어 배치되는 화소전극을 형성하는 단계;
    상기 액티브층 상부에 소스전극과 함께, 상기 소스전극과 이격되어 상기 화소전극과 직접 연결되는 드레인전극을 형성하는 단계;
    상기 소스전극과 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계;
    상기 패시베이션막 상부에 상기 제1 광차단막패턴과 오버랩되는 제2 절연막패턴을 형성하는 단계;
    상기 제2 절연막패턴 상에 제2 광차단막패턴을 형성하는 단계; 및
    상기 패시베이션막 상부에 상기 화소전극과 오버랩되는 다수의 분기된 공통전극을 형성하는 단계;를 포함하여 구성되는 액정표시장치용 어레이기판 제조방법.
  22. 제21항에 있어서, 상기 제1 및 2 광차단막패턴은 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  23. 제21항에 있어서, 상기 제1 및 2 광차단막패턴과, 상기 액티브층과 소스전극 및 드레인전극은 서로 오버랩된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  24. 제21항에 있어서, 상기 제1 및 2 광차단막패턴의 면적은 상기 액티브층과 소스전극 및 드레인전극의 면적보다 넓으며, 상기 제1 광차단막패턴의 면적은 제2 광차단막패턴의 면적보다 넓은 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  25. 제21항에 있어서, 제1 광차단막패턴은 게이트전극으로 사용되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  26. 제21항에 있어서, 상기 제1 및 2 광차단막패턴은 포토 SGI(photo Soluble Gate Insulator), PAC(photo-acryl), PSG를 포함한 감광성 유기절연물질 중에서 어느 하나를 선택하여 사용하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
KR1020120073086A 2012-07-04 2012-07-04 액정표시장치용 어레이기판 및 제조방법 KR101339001B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120073086A KR101339001B1 (ko) 2012-07-04 2012-07-04 액정표시장치용 어레이기판 및 제조방법
EP12008574.1A EP2682811B1 (en) 2012-07-04 2012-12-21 Array substrate for liquid crystal display device and method for fabricating the same
US13/729,855 US9269818B2 (en) 2012-07-04 2012-12-28 Array substrate for liquid crystal display device and method for fabricating the same
CN201210590906.4A CN103529608B (zh) 2012-07-04 2012-12-28 用于液晶显示设备的阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120073086A KR101339001B1 (ko) 2012-07-04 2012-07-04 액정표시장치용 어레이기판 및 제조방법

Publications (1)

Publication Number Publication Date
KR101339001B1 true KR101339001B1 (ko) 2013-12-09

Family

ID=47754258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120073086A KR101339001B1 (ko) 2012-07-04 2012-07-04 액정표시장치용 어레이기판 및 제조방법

Country Status (4)

Country Link
US (1) US9269818B2 (ko)
EP (1) EP2682811B1 (ko)
KR (1) KR101339001B1 (ko)
CN (1) CN103529608B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012854B1 (ko) 2012-11-12 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
KR20160028587A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR102267126B1 (ko) * 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
CN104600080B (zh) * 2014-12-30 2018-10-19 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN105140300B (zh) * 2015-10-20 2019-01-18 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106855670A (zh) * 2017-02-28 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
CN107275347B (zh) * 2017-06-30 2020-06-23 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN109545665A (zh) * 2017-09-21 2019-03-29 中华映管股份有限公司 平坦化层的制造方法
US20190097063A1 (en) * 2017-09-28 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Esl tft substrate and fabrication method thereof
CN107464820A (zh) * 2017-09-28 2017-12-12 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN109273493B (zh) * 2018-08-31 2021-08-31 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
US11239260B2 (en) 2018-10-12 2022-02-01 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device
CN113066818B (zh) * 2019-12-13 2022-10-04 华为技术有限公司 一种显示屏和电子设备
CN111077712A (zh) * 2020-01-02 2020-04-28 上海中航光电子有限公司 液晶装置及其制作方法、光固化打印设备
JP7494538B2 (ja) 2020-04-06 2024-06-04 Ｔｏｐｐａｎホールディングス株式会社 液晶表示装置
CN114512495A (zh) * 2020-10-23 2022-05-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311347A (ja) * 1996-05-22 1997-12-02 Nec Corp 液晶パネル
JPH10228035A (ja) * 1996-12-10 1998-08-25 Fujitsu Ltd 液晶表示装置及びその製造方法
KR20070003572A (ko) * 2005-06-30 2007-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치 및 그의 제작방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107075B2 (ja) * 1998-12-14 2000-11-06 日本電気株式会社 液晶表示装置
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
KR100481590B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
JP4216092B2 (ja) 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
GB0205479D0 (en) * 2002-03-08 2002-04-24 Koninkl Philips Electronics Nv Matrix display devices
JP2004045576A (ja) * 2002-07-09 2004-02-12 Sharp Corp 液晶表示装置及びその製造方法
JP4400239B2 (ja) * 2004-02-16 2010-01-20 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101167313B1 (ko) * 2005-06-29 2012-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101276750B1 (ko) * 2008-12-04 2013-06-19 엘지디스플레이 주식회사 플렉시블 액정표시장치 및 그 제조방법
WO2010113229A1 (ja) * 2009-04-03 2010-10-07 シャープ株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311347A (ja) * 1996-05-22 1997-12-02 Nec Corp 液晶パネル
JPH10228035A (ja) * 1996-12-10 1998-08-25 Fujitsu Ltd 液晶表示装置及びその製造方法
KR20070003572A (ko) * 2005-06-30 2007-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치 및 그의 제작방법

Also Published As

Publication number Publication date
US20140008656A1 (en) 2014-01-09
CN103529608B (zh) 2016-06-29
US9269818B2 (en) 2016-02-23
CN103529608A (zh) 2014-01-22
EP2682811A1 (en) 2014-01-08
EP2682811B1 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
KR101339001B1 (ko) 액정표시장치용 어레이기판 및 제조방법
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
US9711543B2 (en) Liquid crystal display and method for manufacturing the same
KR20080071001A (ko) 액정 표시 패널 및 이의 제조 방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
JP2014126872A (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR20130049100A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101016281B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이
KR20110066724A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20070063967A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100819866B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20120060690A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101818244B1 (ko) 횡전계형 액정표시장치
KR20130015473A (ko) 에이에이치 아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6