CN106855670A - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板、显示面板和显示装置。阵列基板包括衬底基板和位于衬底基板上的遮光层、薄膜晶体管、像素电极以及公共电极；薄膜晶体管包括栅极、源极、漏极以及沟道区，遮光层包括多个遮光区，遮光区位于沟道区朝向衬底基板的一侧，且遮光区在衬底基板上的正投影覆盖沟道区在衬底基板上的正投影；其中，漏极与像素电极电连接，遮光区与漏极之间相互交叠，且遮光区与公共电极电连接。按照本申请的方案，通过将公共电极电连接到与漏极交叠的遮光层，使遮光层与漏极之间形成第二电容，并叠加到公共电极与像素电极之间的第一电容上，从而有效提高了存储电容的电容值，改善了显示效果，有利于高分辨率的实现。

Description

阵列基板、显示面板和显示装置

技术领域

本申请一般涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。

背景技术

液晶显示器是目前使用最广泛的一种平板显示器，可为各种电子设备如移动电话、个人数字助理(PDA)、数字相机以及计算机等提供具有高分辨率彩色屏幕。

液晶显示器的工作原理是在像素电极和公共电极之间施加驱动电压，控制液晶分子的旋转，从而实现画面显示。存储电容在画面显示中起着重要作用，现有技术的显示面板通常通过公共电极和像素电极之间的重叠部分来形成存储电容。

然而，随着显示技术的不断发展，液晶显示器的分辨率越来越高，像素越来越小，公共电极和像素电极之间的重叠区域也越来越小，即存储电容的电容值逐渐变小，不能维持像素正常工作所需要的驱动电压，导致显示不良。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种阵列基板、显示面板和显示装置，以期解决现有技术中存在的技术问题。

根据本申请的一个方面，提供了一种阵列基板，包括衬底基板，以及位于衬底基板上的像素阵列。像素阵列包括多个像素单元，像素单元包括薄膜晶体管、像素电极以及公共电极，薄膜晶体管包括栅极、源极、漏极以及有源层，有源层包括形成于源极和漏极之间的沟道区。阵列基板还包括遮光层，遮光层包括多个遮光区，每一像素单元对应至少一遮光区，遮光区位于沟道区朝向衬底基板的一侧，且遮光区在衬底基板上的正投影覆盖沟道区在衬底基板上的正投影。其中，漏极与像素电极电连接，遮光区与漏极之间相互交叠，且遮光区与公共电极电连接。

在一些实施例中，遮光区在衬底基板上的正投影覆盖漏极在衬底基板上的正投影。

在一些实施例中，漏极与公共电极之间相互交叠。

在一些实施例中，公共电极与遮光区之间具有第一绝缘层，公共电极与遮光区之间通过设置于第一绝缘层上的第一过孔相连接。

在一些实施例中，各像素单元内包括至少一第一过孔。

在一些实施例中，遮光层还包括遮光引线，遮光层的各遮光区通过遮光引线相互电连接，且遮光引线与公共电极在阵列基板的非显示区域通过第一过孔电连接。

在一些实施例中，阵列基板还包括扫描线，扫描线与薄膜晶体管的栅极电连接；扫描线和遮光引线在衬底基板上的正投影不相交叠。

在一些实施例中，薄膜晶体管中，栅极位于沟道区背离衬底基板的一侧。

在一些实施例中，遮光区与有源层之间在垂直于衬底基板的方向上的间距小于500nm。

在一些实施例中，遮光层为导电材料。

在一些实施例中，遮光层为金属材料。

根据本申请的另一方面还提供了一种显示面板，包括如上的阵列基板。

根据本申请的又一方面还提供了一种显示装置，包括如上的显示面板。

本申请提供的阵列基板、显示面板和显示装置，通过将公共电极电连接到与漏极交叠的遮光层，使遮光层与漏极之间形成第二电容，并叠加到公共电极与像素电极之间的第一电容上，从而有效提高了存储电容的电容值，改善了显示效果，有利于高分辨率的实现。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了本申请的阵列基板的第一实施例的示意图；

图2示出了本申请的第一实施例沿图1中的线I-I’的截面图；

图3示出了本申请的第一实施例的另一实现方式的截面图；

图4A示出了本申请的阵列基板的第二实施例的一个示例的示意图；

图4B示出了本申请的阵列基板的第二实施例的另一示例的示意图；

图5示出了本申请的阵列基板的第三实施例的示意图；

图6示出了本申请的阵列基板的第四实施例的截面图；

图7示出了本申请的显示面板的一个实施例的示意性结构图；

图8示出了本申请的显示装置的一个实施例的示意性结构图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1示出了本申请的阵列基板的第一实施例的示意图，图2示出了本申请的第一实施例沿图1中的线I-I’的截面图。

如图1和图2所示，阵列基板可包括衬底基板101和位于衬底基板101上的像素阵列。像素阵列可包括多个像素单元110，像素单元110可包括薄膜晶体管、像素电极117以及公共电极116，薄膜晶体管可包括栅极111、源极112、漏极113以及有源层114，有源层114可包括形成于源极112和漏极113之间的沟道区115。像素电极117和公共电极116之间具有绝缘层105，可形成第一电容。

阵列基板还可包括遮光层，遮光层可包括多个遮光区121，每一像素单元110可对应至少一遮光区121，遮光区121可位于沟道区115朝向衬底基板101的一侧，且遮光区121在衬底基板101上的正投影可覆盖沟道区115在衬底基板101上的正投影，以阻挡来自衬底基板101下方的背光模组(未示出)的光入射到沟道区115，避免漏电流的产生。其中，漏极113可通过第二过孔K2与像素电极117电连接，遮光区121可与漏极113之间相互交叠，且遮光区121可与公共电极116电连接。遮光区121和漏极113之间至少具有一绝缘层(例如，图1中的绝缘层102和103)，可形成第二电容。

其中，像素电极117可以是条状透明电极，其可具有长条状的开口150；公共电极116可以是面状透明电极，其也可具有长条状的开口。

第一实施例中，存储电容为第一电容和第二电容的电容值的叠加，使得存储电容不再仅依赖于像素电极和公共电极之间的第一电容，即使在像素面积减小的情况下，通过叠加遮光区和漏极之间的第二电容，依然能够获得足够大的电容值，从而能够维持像素正常工作所需要的驱动电压，使画面正常显示，有利于高分辨率的实现。

尽管图2示出了像素电极117位于公共电极116之上，公共电极116在漏极113对应的区域设置有开口区，但这仅仅是示意性的。可以理解的是，像素电极117也可位于公共电极116之下，公共电极116也可不设置开口区，本申请对此不做限定。本领域的技术人员可根据实际应用场景的需要来设置。

可选地，遮光区121在衬底基板101上的正投影覆盖漏极113在衬底基板101上的正投影。

由平行板电容器的电容公式：

其中，ε_r为极板间电介质的相对介电常数，S为极板间的正对面积，k为静电力常量，d为极板间距。

可知，电容值正比于极板间的正对面积。对于第二电容而言，漏极113为上极板，遮光区121为下极板，正对面积S的取值范围为：0≤S≤S_漏，其中S_漏为漏极113向衬底基板101的正投影的投影面积。

当遮光区121向衬底基板101的正投影覆盖漏极113向衬底基板101的正投影时，正对面积S可达到最大值(即，S＝S_漏)。相应地，第二电容的电容值也达到最大值。

因此，通过该方式，充分利用漏极，使漏极和遮光区之间的正对面积达到最大值，进而使漏极和遮光区之间的第二电容的电容值达到最大值，从而大大提高了存储电容的电容值。

继续参考图3，示出了本申请的第一实施例的另一实现方式的截面图。

图3所示的阵列基板的部分结构与图2所示的阵列基板相同，在以下的描述中，将不再赘述与图2所示的阵列基板相同的部分而重点描述不同之处。

与图2所示的实现方式不同的是，如图3所示，在本实现方式中，漏极113可向背离沟道区115的一侧延伸，并可与公共电极116之间相互交叠。

该实现方式的有益之处在于，在漏极113和公共电极116之间具有绝缘层104，可构成第三电容，这样一来，存储电容为第一电容、第二电容和第三电容的电容值的叠加，从而进一步提高了存储电容的电容值。

此外，在遮光层121向衬底基板101的正投影覆盖漏极113向衬底基板101的正投影的情况下，该实现方式的有益之处还在于，进一步增大了第二电容的极板间的正对面积(即，增大了漏极113向衬底基板101的正投影面积)，进而进一步提高了第二电容的电容值。

可选地，公共电极116与遮光区121之间具有第一绝缘层，第一绝缘层上设置有第一过孔K1，公共电极116和遮光区121之间通过第一过孔K1相连接。

这里，第一绝缘层可以包括多个绝缘层，例如，如图2和图3所示，第一绝缘层可包括绝缘层102～105。

可选地，像素单元110内包括至少一第一过孔K1。

这样，在每一像素单元110内，与该像素单元110对应的遮光区121通过该至少一第一过孔K1电连接到公共电极116，实现第二电容与第一电容的电容值的叠加。

继续参考图4A和图4B，图4A示出了本申请的阵列基板的第二实施例的一个示例的示意图，图4B示出了本申请的阵列基板的第二实施例的另一示例的示意图。

与第一实施例类似，第二实施例中，阵列基板同样可包括像素单元210、遮光区221、公共电极226、像素电极(未示出)和第一过孔K1。

与第一实施例不同的是，在第二实施例中，阵列基板还包括显示区域271和围绕显示区域271的非显示区域272，第一过孔K1设置在非显示区域272中；遮光层还包括遮光引线222，遮光层的各遮光区221通过遮光引线222相互电连接，且遮光引线222与公共电极226通过第一过孔K1电连接。

在图4A所示的示例中，每行像素单元中的遮光区221通过一条遮光引线222相互电连接，每条遮光引线222在非显示区域272中通过第一过孔K1与公共电极226电连接。

该示例的有益之处在于，通过设置遮光引线，可将第一过孔设置在非显示区域中，而不必设置在像素单元中，并且每行像素单元中的各遮光区仅需设置一个第一过孔就可实现遮光区与公共电极的电连接，大大减少了第一过孔的数量。

在图4B所示的示例中，每行像素单元中的遮光区221通过一条遮光引线222相互电连接，各遮光引线222在非显示区域272中相互电连接，然后通过第一过孔K1与公共电极226电连接。

该示例的有益之处在于，仅需要在非显示区域设置一个第一过孔就可通过遮光引线将各遮光区电连接到公共电极，进一步减少了第一过孔的数量。

第二实施例中，通过设置遮光引线将各遮光区相互电连接，再通过第一过孔将遮光引线电连接到公共电极，不仅可将第一过孔设置在非显示区域，不占用像素单元的区域，有利于开口率的提高，还大大减少了第一过孔的数量，降低了工艺难度并有利于窄边框的实现。

尽管图4A和图4B中示出了每条遮光引线222连接每行像素单元210中的各遮光区，但这仅仅是示意性的。可以理解的是，遮光引线222可以以任何合适的方式连接各遮光区210，例如，每条遮光引线222连接每列像素单元中的各遮光区或者同时连接多行/列像素单元中的各遮光区，本领域的技术人员可以根据实际应用场景的需要来设置。

继续参考图5，示出了本申请的阵列基板的第三实施例的示意图。

第三实施例的阵列基板的部分结构与第二实施例的阵列基板相同，在以下的描述中，将不再赘述与第二实施例的阵列基板相同的部分而重点描述不同之处。

与第二实施例不同的是，如图5所示，第三实施例中，阵列基板还包括扫描线330，扫描线330与每行像素单元310中的薄膜晶体管的栅极连接，并且扫描线330在衬底基板上的正投影与遮光走线322在衬底基板上的正投影不相交叠，例如，遮光走线322可平行于扫描线330。

第三实施例中，通过将扫描线和遮光引线设置为不相交叠，使得各行像素在扫描切换时，扫描线上的信号变化产生的寄生电容不会影响到遮光引线上的公共电压信号，从而避免了扫描信号的干扰，使画面显示更加稳定。

可以理解的是，遮光引线322与遮光区321的材料相同时，也可被设置在像素单元310中被黑色矩阵(未示出)覆盖的区域，因此，遮光引线322的设置并不会影响像素单元310的有效区域，从而不会降低开口率。

继续参考图6，示出了本申请的阵列基板的第四实施例的截面图。

与第一实施例类似，第四实施例中，阵列基板同样可包括遮光区421、公共电极416、像素电极417、第一过孔K1和薄膜晶体管，薄膜晶体管同样可包括栅极411、源极412、漏极413以及有源层414。

与第一实施例不同的是，如图6所示，第四实施例的薄膜晶体管为顶栅结构，即栅极411位于沟道区415背离衬底基板401的一侧。

在第一实施例中，薄膜晶体管为底栅结构，从图2可以看出，有源层114和遮光区121之间至少包括绝缘层102和103，也就是说，第二电容的极板间距至少为绝缘层102和103的厚度之和。相比之下，本实施例中，由于栅极411位于沟道区415背离衬底基板401的一侧，因此有源层414与遮光区421之间仅包括绝缘层402，也就是说，第二电容的极板间距仅为绝缘层402的厚度。

由公式(1)可知，电容值C反比于极板间距d。因此，本实施例通过采用顶栅结构的薄膜晶体管，大大减小了漏极与遮光区之间的第二电容的极板间距(有源层与遮光区之间的绝缘层的厚度)，从而提高了第二电容的电容值。

可选地，有源层可由非晶硅(amorphous silicon，a-Si)或多晶硅(poly silicon，p-Si)构成。

多晶硅分为高温多晶硅(High Temperature Poly-silicon，HTPS)和低温多晶硅(Low Temperature Poly-silicon，LTPS)。

可选地，有源层由低温多晶硅构成。

多晶硅薄膜的晶粒尺寸通常会随着制备温度的升高而增大，晶粒之间的缺陷会减少，载流子迁移率会大幅提高。但是，虽然高温(超过650℃)多晶硅可以获得较大的晶粒尺寸和较高的载流子迁移率，但是对于衬底的要求也越高，需要使用石英或其他特制的耐高温玻璃。而低温多晶硅的整个过程在600℃以下完成，一般的玻璃基板都可使用。并且低温多晶硅相对非晶硅而言，不仅可以获得很高的载流子迁移率，还可大幅缩小薄膜晶体管的尺寸，有利于窄边框的实现。

可选地，遮光区421与有源层414之间在垂直于衬底基板401的方向上的间距小于500nm。

尤其是，当薄膜晶体管为顶栅结构时，通过进一步地限定有源层414和遮光区421之间的绝缘层402的厚度，确保在漏极413和遮光区421之间能够获得足够大电容值的第二电容。

可选地，遮光层为导电材料。

当遮光层还包含遮光引线时，遮光引线也是导电材料。

例如，遮光层可通过在透明导电材料上涂覆一层遮光材料形成，或者使用不透光的导电材料沉积形成。

可选地，遮光层为金属材料。

例如，遮光层可采用与薄膜晶体管的栅极相同的金属材料和/或制作工艺形成。

相对于透明导电材料(例如，氧化铟锡(ITO)、氧化铟锌(IZO)等)，金属材料具有更低的电阻率。当公共电极与遮光层相互电连接时，使用金属材料形成遮光层可获得更好的公共电压信号。

本申请还公开了一种显示面板，如图7中所示。显示面板可包括如上所述的阵列基板710。本领域技术人员应当理解，显示面板还可以包括其他公知的结构，例如，与阵列基板710相对设置的彩膜基板730以及设置在阵列基板710和彩膜基板730之间的液晶层720等，在此不作赘述。

本申请还公开了一种显示装置，如图8中所示。其中，显示装置800可包括如上所述的显示面板。本领域技术人员应当理解，显示装置除了包括如上所述的显示面板之外，还可以包括其它公知的结构。为了不模糊本申请的重点，将不再对这些公知的结构进行进一步描述。

本申请的显示装置可以是任何包含如上的显示面板的装置，包括但不限于如图8所示的蜂窝式移动电话800、平板电脑、计算机的显示器、应用于智能穿戴设备上的显示器、应用于汽车等交通工具上的显示装置等等。只要显示装置包含了本申请公开的显示面板的结构，便视为落入了本申请的保护范围之内。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (13)

1.一种阵列基板，其特征在于，所述阵列基板包括衬底基板，以及位于所述衬底基板上的像素阵列；

所述像素阵列包括多个像素单元，所述像素单元包括薄膜晶体管、像素电极以及公共电极，所述薄膜晶体管包括栅极、源极、漏极以及有源层，所述有源层包括形成于所述源极和所述漏极之间的沟道区；

所述阵列基板还包括遮光层，所述遮光层包括多个遮光区，每一所述像素单元对应至少一所述遮光区，所述遮光区位于所述沟道区朝向所述衬底基板的一侧，且所述遮光区在所述衬底基板上的正投影覆盖所述沟道区在所述衬底基板上的正投影；

其中，所述漏极与所述像素电极电连接，所述遮光区与所述漏极之间相互交叠，且所述遮光区与所述公共电极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述遮光区在所述衬底基板上的正投影覆盖所述漏极在所述衬底基板上的正投影。

3.根据权利要求1所述的阵列基板，其特征在于，所述漏极与所述公共电极之间相互交叠。

4.根据权利要求1所述的阵列基板，其特征在于，所述公共电极与所述遮光区之间具有第一绝缘层，所述公共电极与所述遮光区之间通过设置于所述第一绝缘层上的第一过孔相连接。

5.根据权利要求4所述的阵列基板，其特征在于，各所述像素单元内包括至少一所述第一过孔。

6.根据权利要求4所述的阵列基板，其特征在于，所述遮光层还包括遮光引线，所述遮光层的各所述遮光区通过所述遮光引线相互电连接，且所述遮光引线与所述公共电极在所述阵列基板的非显示区域通过所述第一过孔电连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括扫描线，所述扫描线与所述薄膜晶体管的栅极电连接；

所述扫描线和所述遮光引线在所述衬底基板上的正投影不相交叠。

8.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管中，所述栅极位于所述沟道区背离所述衬底基板的一侧。

9.根据权利要求8所述的阵列基板，其特征在于，所述遮光区与所述有源层之间在垂直于所述衬底基板的方向上的间距小于500nm。

10.根据权利要求1所述的阵列基板，其特征在于，所述遮光层为导电材料。

11.根据权利要求1所述的阵列基板，其特征在于，所述遮光层为金属材料。

12.一种显示面板，其特征在于，包括如权利要求1-11中的任意一项所述的阵列基板。

13.一种显示装置，其特征在于，包括如权利要求12所述的显示面板。