CN103529608A - 用于液晶显示设备的阵列基板及其制造方法 - Google Patents

用于液晶显示设备的阵列基板及其制造方法 Download PDF

Info

Publication number
CN103529608A
CN103529608A CN201210590906.4A CN201210590906A CN103529608A CN 103529608 A CN103529608 A CN 103529608A CN 201210590906 A CN201210590906 A CN 201210590906A CN 103529608 A CN103529608 A CN 103529608A
Authority
CN
China
Prior art keywords
film pattern
optical screen
insulating film
screen film
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210590906.4A
Other languages
English (en)
Other versions
CN103529608B (zh
Inventor
沈有厘
姜成求
郑义显
李先容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103529608A publication Critical patent/CN103529608A/zh
Application granted granted Critical
Publication of CN103529608B publication Critical patent/CN103529608B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种用于液晶显示设备的阵列基板及其制造方法，所述阵列基板包括：在绝缘基板上且具有开口的第一绝缘膜图案；在具有开口的第一绝缘膜图案上的第一光屏蔽膜图案；在包括第一光屏蔽膜图案的绝缘基板的整个表面上方的栅极绝缘膜；在栅极绝缘膜顶部上且与第一光屏蔽膜图案交叠的有源层；在栅极绝缘膜顶部上以与有源层分开的像素电极；在有源层顶部上的源极和漏极，该漏极与源极分开且直接连接到像素电极；在包括源极和漏极的绝缘基板的整个表面上方的钝化膜；在钝化膜顶部上且与第一光屏蔽膜图案交叠的第二绝缘膜图案；在第二绝缘膜图案上的第二光屏蔽膜图案；和在钝化膜顶部上且与像素电极交叠的多个被划分的公共电极。

Description

用于液晶显示设备的阵列基板及其制造方法
技术领域
本公开涉及一种液晶显示设备（下文简称为LCD），更特别地，涉及一种用于液晶显示设备的阵列基板及其制造方法，该液晶显示设备具有形成在薄膜晶体管上方和下方的光屏蔽膜结构，用以阻挡来自高亮度背光的光，诸如阳光。
背景技术
通常，液晶显示（LCD）设备的驱动原理使用液晶的光学各向异性和偏振特性。液晶具有薄、长的结构，因此在分子排列方面具有取向性，且可通过有意将电场施加到液晶来控制分子排列的方向。
由此，当调整液晶分子的排列方向时，可改变液晶分子的排列，且通过光学各向异性，光在液晶分子排列的方向上折射，由此显示图像信息。
目前，有源矩阵液晶显示器（AM-LCD）（下文称作“LCD”）由于其卓越的分辨率以及视频实现能力变得很突出，在有源矩阵液晶显示器中，将薄膜晶体管和连接到薄膜晶体管的像素电极以矩阵形式布置。
LCD包括其上形成了公共电极的滤色基板（即上基板）、其上形成了像素电极的阵列基板（即下基板）和填充在上基板和下基板之间的液晶。在LCD中，公共电极和像素电极通过垂直施加的电场驱动液晶，从而具有卓越的透光率特性、孔径比等。
但是，通过垂直施加的电场驱动液晶的缺点在于视角特性不佳。由此，为了克服该不足，最近已经提出了一种通过面内场驱动液晶的方法。通过面内场驱动液晶的方法具有卓越的视角特性。
尽管未示出，但是面内开关模式LCD被配置成使得滤色基板和薄膜晶体管基板彼此面对，和将液晶插入到两个基板之间。
薄膜晶体管、公共电极和像素电极形成在被限定在薄膜晶体管基板上的多个像素中的每一个上。而且，公共电极和像素电极在同一基板上平行地分开。
在薄膜晶体管基板上形成有栅极线和数据线。滤色基板包括形成在与栅极线和数据线的交叉点对应的部分的黑矩阵、和设置成与像素对应的滤色器。通过公共电极和像素电极的面内场驱动液晶层。
在如上所述配置的面内开关模式LCD中，将公共电极和像素电极形成为透明电极以确保亮度，但是由于在设计方面公共电极和像素电极之间的距离导致只有公共电极和像素电极的两个端部部分有利于亮度提高，而大部分区域阻挡光。
由此，已经提出了一种边缘场开关（FFS）技术以最大化亮度提高效果。与一般的面内开关技术相比，FFS技术精确控制液晶以消除色彩移位并获得高对比度，实现了高屏幕质量。
现在将参考图1和2描述具有实现这种高屏幕质量的优点的现有技术FFS模式LCD设备。
图1是现有技术FFS模式LCD设备的薄膜晶体管阵列基板的平面图。
图2是沿着图1的线II-II取得的截面图，示意性示出现有技术FFS模式LCD设备的薄膜晶体管阵列基板。
如图1和2中所示，用于现有技术LCD设备的薄膜晶体管阵列基板包括：在一个方向上延伸且在透明绝缘基板11上平行的分开的多条栅极线13和自栅极线13延伸的栅极13a；形成在包括栅极13a的基板的整个表面上方的栅极绝缘膜15；形成在栅极绝缘膜15顶部上的多条数据线21，在栅极线13和数据线21的交叉处限定像素区；和提供在栅极线13和数据线21的交叉处的薄膜晶体管T，所述薄膜晶体管T包括栅极13a、位于栅极绝缘膜15上方的有源层19、欧姆接触层20和彼此分开的源极21a和漏极21b。
栅极13a形成为覆盖薄膜晶体管T的源极21a、漏极21b和形成了沟道的有源层19的区域。
由此，栅极13a防止响应于来自基板下方并自背光垂直入射的光30产生的漏电流。
而且，具有大面积的像素电极17设置在绝缘基板11上，位于限定于栅极线13和数据线21的交叉处的像素区中，多个被划分的公共电极25设置在像素电极17的顶部上以彼此分开，在公共电极25和像素电极17之间插入钝化膜23。
像素电极17与被划分的公共电极25交叠且直接连接到漏极。
根据用于现有技术LCD设备的由此配置的薄膜晶体管阵列基板，当经由薄膜晶体管T将数据信号提供至像素电极17时，提供有公共电压的公共电极25形成边缘场，使得设置在基板11和滤色基板（未示出）之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，由此实现灰度级。
根据用于现有技术FFS模式LCD设备的由此配置的阵列基板，形成栅极以覆盖薄膜晶体管T的源极、漏极和形成了沟道的有源层区域。这样，如图2中所示，栅极防止响应于来自基板下方并自背光垂直入射的光30产生的漏电流。
但是，在用于现有技术LCD设备的薄膜晶体管中，源极、漏极和形成了沟道的有源层区域直接暴露到来自外部环境的光40，诸如暴露到太阳光，为此在设备内部散射或反射的光、包括自外部入射的光进入沟道。
因此，根据现有技术，不能防止在设备内部散射或反射的光40、包括自外部入射的光从薄膜晶体管上方入射并进入到沟道。结果，产生了漏电流，这使得在显示设备的驱动条件下不能显示正确的图像。尤其是，当有源层的沟道部分暴露到光时，由于产生了漏电流，导致其不能用作沟道。
因此，不能控制驱动LCD设备所需的各种电压，从而降低了显示性能。
发明内容
一种用于液晶显示设备的阵列基板包括：在绝缘基板上且具有开口的第一绝缘膜图案；在包括开口的第一绝缘膜图案上的第一光屏蔽膜图案；设置在包括第一光屏蔽膜图案的绝缘基板的整个表面上方的栅极绝缘膜；在栅极绝缘膜顶部上且与第一光屏蔽膜图案交叠的有源层；在栅极绝缘膜顶部上以与有源层分开的像素电极；在有源层顶部上的源极和漏极，该漏极与源极分开且直接连接到像素电极；在包括源极和漏极的绝缘基的板整个表面上方的钝化膜；在钝化膜顶部上且与第一光屏蔽膜图案交叠的第二绝缘膜图案；在第二绝缘膜图案上的第二光屏蔽膜图案；和在钝化膜顶部上且与像素电极交叠的多个被划分的公共电极。
附图说明
本文包括附图以提供本发明的进一步理解，附图结合到说明书中并构成说明书的一部分，示出了示范性实施例且与文字描述一起用于解释本发明的原理。附图中：
图1是现有技术FFS模式液晶显示设备的薄膜晶体管阵列基板的平面图；
图2是沿着图1的线II-II取得的截面图，示意性示出现有技术FFS模式液晶显示设备的薄膜晶体管阵列基板；
图3是根据本发明实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的平面图；
图4是沿着图3的线IV-IV取得的截面图，示意性示出根据本发明实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板；
图5a至5m是根据本发明实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的制造工艺的截面图；
图6是根据本发明另一实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的平面图；
图7是沿着图6的线VII-VII取得的截面图，示意性示出根据本发明另一实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板；
图8a至8k是根据本发明另一示范性实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的制造工艺的截面图；
图9是沿着图6的线VII-VII取得的截面图，示意性示出根据本发明再一实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板；和
图10a至10j是根据本发明再一示范性实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的制造工艺的截面图。
具体实施方式
现在将参考附图具体描述根据本发明优选实施例的用于FFS模式液晶显示设备的阵列基板。
图3是根据本发明实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的平面图。
图4是沿着图3的线IV-IV取得的截面图，示意性示出根据本发明实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板。
根据本发明的液晶显示设备可认为是FFS（边缘场开关）、IPS（面内开关）、TN（扭转向列）或者其他LCD驱动模式的液晶显示设备。此处，将给出FFS模式液晶显示设备的描述。
根据本发明实施例的用于液晶显示设备的阵列基板包括：形成在绝缘基板101上且具有开口103a的第一绝缘膜103；形成在包括开口103a的第一绝缘膜103上的第一光屏蔽膜图案105a；形成在包括第一光屏蔽膜图案105a的绝缘基板101的整个表面上方的第一栅极绝缘膜109；形成在开口103a内的第一栅极绝缘膜109上的栅极111b；形成在包括栅极111b的第一栅极绝缘膜109上的第二栅极绝缘膜115；形成在第二栅极绝缘膜115顶部上且与第一光屏蔽膜图案105a交叠的有源层117a；形成在第二栅极绝缘膜115顶部上以与有源层117a分开的像素电极121a；形成在有源层117a顶部上的源极125b和漏极125c，漏极125c与源极125b分开且直接连接到像素电极121a；形成在包括源极125b和漏极125c的绝缘基板101的整个表面上方的钝化膜129；形成在钝化膜129顶部上且与第一光屏蔽膜图案105a交叠的第二绝缘膜图案131a；形成在第二绝缘膜图案131a上且与第一光屏蔽膜图案105a交叠的第二光屏蔽膜图案133a；和形成在钝化膜129顶部上且与像素电极121a交叠的多个划分的公共电极137a。
第一光屏蔽膜图案105a可由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。第一光屏蔽膜图案105a用于阻挡或者反射来自背光的光。而且，如图4中所示，第一光屏蔽膜图案105a的面积A1大于源极125b、漏极125c和有源层117a区域的面积A3和第二光屏蔽膜图案133a的面积A2。
因此，可通过在薄膜晶体管T下方提供第一光屏蔽膜图案105a的结构，阻挡来自背光的光进入到薄膜晶体管T的沟道区。结果，能防止用于液晶显示设备的薄膜晶体管的漏电流。
而且，第一绝缘膜103上形成有开口103a以具有给定高度的台阶部分，且第一绝缘膜103由有机绝缘材料或者无机绝缘材料制成，所述有机绝缘材料诸如是光可溶（photo soluble）的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出第一绝缘膜103由有机绝缘材料光丙烯制成的实例。因此，通过使用第一绝缘膜103的台阶部分，将第一光屏蔽膜图案105a的结构形成在薄膜晶体管下方，从而甚至能（even）阻挡反射或散射的光。
参考图3，栅极111b自栅极线111a垂直延伸，栅极线111a在绝缘基板101上沿一个方向形成。包括栅极线111a的栅极111b可由导电金属材料制成，所述材料例如是选自由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成的导电金属组的至少一种。
而且，像素电极121a形成在与栅极线111a和数据线125a之间的空间对应的绝缘基板101的像素区的整个表面上方。像素电极121a可由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的透明材料组的任一种制成。
参考图3，源极125b自数据线125a延伸，且形成在包括有源层117a的第二栅极绝缘膜115上，数据线125a与在绝缘基板101上沿一个方向形成的栅极线111a垂直交叉。
漏极125c与源极125b通过沟道区间隔开，且直接连接到像素电极121a。
以这种方式，将薄膜晶体管T形成在栅极线111a和数据线125a彼此垂直交叉的点上。薄膜晶体管T包括栅极111b、第二栅极绝缘膜115、有源层117a、源极125b和漏极125c。尤其是，构成薄膜晶体管T的栅极111b、第二栅极绝缘膜115、有源层117a、源极125b和漏极125c与第一绝缘膜103的开口103a交叠。
第二绝缘膜图案131a与薄膜晶体管T交叠且由诸如光丙烯的有机绝缘材料或者无机绝缘材料制成。此处，将给出第二绝缘膜图案131a由有机绝缘材料光丙烯制成的实例。
如图4中所示，第二光屏蔽膜图案133a形成在第二绝缘膜图案131a上以与薄膜晶体管T和第一光屏蔽膜图案105a交叠。第二光屏蔽膜图案133a的面积A2大于薄膜晶体管T，例如源极125b、漏极125c和有源层117a的面积A3，但是小于第一光屏蔽膜图案105a的面积A1。因此，通过使用第二绝缘膜图案131a的台阶部分，将第二光屏蔽膜图案133a的结构提供在薄膜晶体管T的上方，从而甚至能阻挡反射或散射的光。
公共电极137a形成为与像素电极121a交叠，钝化膜129插入公共电极137a与像素电极121a之间。公共电极137a与设置在像素区中具有大面积的像素电极121a交叠。公共电极137a由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的透明材料组的任一种制成。在本发明中，将给出公共电极137a由ITO（氧化铟锡）制成的实例。
因此，公共电极137a将基准电压、即公共电压提供至每个像素以驱动液晶。公共电极137a通过与大面积像素电极121a交叠形成边缘场，钝化膜129插入公共电极137a与像素电极121a之间。
尽管未示出，但是下取向膜（未示出）形成在包括多个公共电极137a的基板的整个表面上方。
黑矩阵BM（未示出）形成在滤色基板（未示出）上以防止光传输到除了像素区之外的区域，滤色基板与薄膜晶体管阵列基板、即绝缘基板101分开，之后将两个基板结合。
尽管未示出，但是红、绿和蓝色的滤色层形成在滤色基板的像素区中。黑矩阵形成在滤色基板的红、绿和蓝色滤色层之间。
当结合滤色基板和作为薄膜晶体管基板的绝缘基板时，黑矩阵与除了绝缘基板101的像素区之外的区域交叠，所述交叠区域例如是薄膜晶体管T的顶部部分、栅极线111a和数据线125a。
尽管未示出，但是上取向膜（未示出）形成在滤色层上以在给定方向上进行液晶取向。
以这种方式，当经由薄膜晶体管T将数据信号提供给像素电极121a时，在提供有公共电压的公共电极137a和像素电极121a之间形成边缘场，使得布置在绝缘基板101和滤色基板之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，由此实现灰度级。
现在将参考图5a至5m描述根据本发明实施例的用于FFS模式液晶显示设备的由此配置的阵列基板的制造方法。
图5a至5m是根据本发明示范性实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的制造工艺的截面图。
如图5a中所示，将第一绝缘膜103形成在透明绝缘基板101上，第一绝缘膜103由光敏有机绝缘材料或者无机绝缘材料制成，所述光敏有机绝缘材料诸如是光可溶的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出第一绝缘膜103由有机绝缘材料光丙烯制成的实例。
接下来，如图5b中所示，第一绝缘膜103经历使用第一掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第一绝缘膜103的暴露部分，从而形成具有给定高度的台阶部分的开口103a。
接下来，通过溅射将第一导电层105沉积在包括开口103a的第一绝缘膜103的顶部上，和将第一光敏膜（未示出）涂覆于第一导电层105上。第一导电层105由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第一光敏膜经历使用第二掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第一光敏膜的暴露部分，从而形成第一光敏膜图案107。
接下来，如图5c中所示，通过使用第一光敏膜图案107作为蚀刻掩模，选择性蚀刻第一导电层105，从而形成第一光屏蔽膜图案105a。第一光屏蔽膜图案105a形成为遍布第一绝缘膜103的包括开口103a内部的顶部部分。
第一光屏蔽膜图案105a用于阻挡或反射来自背光的光。而且，第一光屏蔽膜图案105a的面积大于将在随后工艺中形成的源极125b、漏极125c和有源层117a区域的面积和第二光屏蔽膜图案133a的面积。
接下来，去除第一光敏膜图案107，之后将第一栅极绝缘膜109形成在包括第一光屏蔽膜图案105a的第一绝缘膜103的顶部部分上。第一栅极绝缘膜109由选自由氧化硅膜SiO2和氮化硅膜构成的组的任一种无机绝缘材料制成。
接下来，通过溅射将第二导电层111沉积在第一栅极绝缘膜109的顶部上，之后将第二光敏膜（未示出）涂覆至第二导电层111上。第二导电层111由不透光金属材料制成，诸如选自由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成的导电金属组的至少一种。
接下来，第二光敏膜经历使用第三掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第二光敏膜的暴露部分，从而形成第二光敏膜图案113。
接下来，如图5d中所示，通过使用第二光敏膜图案113作为蚀刻掩模，蚀刻第二导电层111从而形成栅极线111a（见图3）和自栅极线111a垂直延伸的栅极111b。栅极111b与第一光屏蔽膜图案105a交叠，且位于第一绝缘膜103的开口103a内。栅极111b的面积小于第一光屏蔽膜图案105a的面积。
接下来，如图5e中所示，去除第二光敏膜图案113，将纯的非晶硅层（a-Si:H）117和含杂质的非晶硅层（n+或p+）118与第二栅极绝缘膜115一起顺序叠置在包括栅极111b的第一栅极绝缘膜109的顶部上，之后涂覆第三光敏膜（未示出）。通过化学气相沉积（CVD）方法沉积所述非晶硅层（a-Si:H）117和含杂质的非晶硅层（n+或p+）118。
接下来，第三光敏膜经历使用第四掩模（未示出）的曝光工艺，通过显影工艺选择性去除第三光敏膜的暴露部分，从而形成第三光敏膜图案119。
接下来，如图5f中所示，通过使用第三光敏膜图案119作为蚀刻掩模，选择性蚀刻纯的非晶硅层（a-Si:H）117和含杂质的非晶硅层（n+或p+）118，从而在栅极111b上方的第二栅极绝缘膜115上形成有源层117a和欧姆接触层118a。
接下来，如图5g中所示，去除第三光敏膜图案119，通过溅射在包括有源层117a和欧姆接触层118a的第二栅极绝缘膜115的顶部上沉积第一透明导电层121，之后将第四光敏膜（未示出）涂覆于第一透明导电层121上。第一透明导电层121由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的组的任一种制成。此处，给出第一透明导电层121由ITO（氧化铟锡）制成的实例。
接下来，第四光敏膜经历使用第五掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第四光敏膜的暴露部分，从而形成第四光敏膜图案123。
接下来，如图5h中所示，通过使用第四光敏膜图案123作为蚀刻掩模，选择性蚀刻第一透明导电层121从而形成像素电极121a。将像素电极121a形成在与栅极线111a和数据线125a之间的空间对应的绝缘基板101像素区的整个表面上方（见图3）。
接下来，去除第四光敏膜图案123，通过溅射在包括像素电极121a的基板的整个表面上方沉积第三导电层125，之后将第五光敏膜（未示出）涂覆于第三导电层125上。第三导电层125由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第五光敏膜经历使用第六掩模（未示出）的曝光工艺，通过显影工艺选择性去除第五光敏膜的暴露部分，从而形成第五光敏膜图案127。
接下来，如图5i中所示，通过使用第五光敏膜图案127作为蚀刻掩模，选择性蚀刻第三导电层125，从而形成数据线125a（见图3）、自数据线125a延伸的源极125b和与源极125b通过沟道区间隔开的漏极125c。在蚀刻第三导电层125之后，另外蚀刻第三导电层125下方的欧姆接触层118a并将欧姆接触层118a分成两个。漏极125c直接连接到像素电极121a。
以这种方式，将薄膜晶体管T形成在栅极线111a和数据线125a彼此垂直交叉的点。薄膜晶体管T包括栅极111b、第二栅极绝缘膜115、有源层117a、源极125b和漏极125c。尤其是，构成薄膜晶体管T的栅极111b、第二栅极绝缘膜115、有源层117a、源极125b和漏极125c与第一绝缘膜103的开口103a交叠。
接下来，去除第五光敏膜图案127，之后将无机绝缘材料或有机绝缘材料沉积在包括源极125b和漏极125c的基板的整个表面上方，从而形成钝化膜129。
接下来，如图5j中所示，将第二绝缘膜131形成在钝化膜129顶部上，第二绝缘膜131由光敏有机绝缘材料或者无机绝缘材料制成，所述光敏有机绝缘材料诸如是光可溶的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出第二绝缘膜131由有机绝缘材料光丙烯制成的实例。
接下来，第二绝缘膜131经历使用第七掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第二绝缘膜131的暴露部分，从而形成第二绝缘膜图案131a。第二绝缘膜图案131a与薄膜晶体管T交叠。
接下来，如图5k中所示，通过溅射将第四导电层133沉积在包括第二绝缘膜图案131a的钝化膜129顶部上，和将第六光敏膜（未示出）涂覆于第四导电层133上。第四导电层133由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第六光敏膜经历使用第八掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第六光敏膜的暴露部分，从而形成第六光敏膜图案135。
接下来，如图5l中所示，通过使用第六光敏膜图案135作为蚀刻掩模，选择性蚀刻第四导电层133，从而形成第二光屏蔽膜图案133a。将第二光屏蔽膜图案133a形成在第二绝缘膜图案131a上以与薄膜晶体管T和第一光屏蔽膜图案105a交叠。
第二光屏蔽膜图案133a的面积大于薄膜晶体管T，例如源极125b、漏极125c和有源层117a的面积，但是小于第一光屏蔽膜图案105a的面积。
因此，通过使用第二绝缘膜图案131a的台阶部分，将第二光屏蔽膜图案133a的结构提供在薄膜晶体管T上方，从而甚至能阻挡反射或散射的光。
接下来，去除第六光敏膜图案135，通过溅射在包括第二光屏蔽膜图案133a的钝化膜129顶部上沉积第二透明导电层137，之后将第七光敏膜（未示出）涂覆于第二透明导电层137上。第二透明导电层137由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的组的任一种制成。此处，将给出第二透明导电层137由ITO（氧化铟锡）制成的实例。
接下来，第七光敏膜经历使用第九掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第七光敏膜的暴露部分，从而形成第七光敏膜图案139。
接下来，如图5m中所示，通过使用第七光敏膜图案139作为蚀刻掩模，选择性蚀刻第二透明导电层137，从而形成与像素电极121a交叠的多个被划分的公共电极137a。
因此，公共电极137a将基准电压、即公共电压提供给每个像素以驱动液晶。公共电极137a通过与大面积的像素电极121a交叠而形成边缘场，钝化膜129插入公共电极137a与像素电极121a之间。
之后，去除第七光敏膜图案139，尽管未示出，将下取向膜（未示出）形成在包括多个公共电极137a的基板的整个表面上方，从而完成薄膜晶体管阵列基板的制造工艺。
将黑矩阵BM（未示出）形成在滤色基板（未示出）上，以防止光传输到除了像素区之外的区域中，滤色基板与薄膜晶体管阵列基板、即绝缘基板101分开，之后将滤色基板与绝缘基板结合。
尽管未示出，将红、绿和蓝色的滤色层形成在滤色基板的像素区中。将黑矩阵形成在滤色基板的红、绿和蓝色滤色层之间。
当结合滤色基板和作为薄膜晶体管基板的绝缘基板时，黑矩阵与除了绝缘基板101的像素区之外的区域交叠，所述交叠区域例如是薄膜晶体管T的顶部部分、栅极线111a和数据线125a。
尽管未示出，将上取向膜（未示出）形成在滤色层上以在给定方向上对液晶进行取向，从而完成滤色器阵列制造工艺。
以这种方式，当经由薄膜晶体管T将数据信号提供给像素电极121a时，在提供有公共电压的公共电极137a和像素电极121a之间形成边缘场，使得设置在绝缘基板101和滤色基板之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，从而实现灰度级。
如上所述，根据本发明实施例的用于FFS模式液晶显示设备的阵列基板及其制造方法，通过在薄膜晶体管上方和下方提供光屏蔽膜结构和阻挡光进入到设备的沟道区中，可防止用于液晶显示设备的薄膜晶体管的漏电流。特别是，本发明能通过借助于提供在薄膜晶体管上方和下方的光屏蔽膜结构，防止太阳光和来自高亮度背光的光进入到沟道，从而实现薄膜晶体管设备的性能。
根据本发明，通过在薄膜晶体管上方和下方提供光屏蔽膜结构，甚至能阻挡在所有方向上反射的光进入沟道。而且，通过使用绝缘膜的台阶部分形成光屏蔽膜结构，甚至能阻挡反射或散射的光。
将参考附图具体描述根据本发明另一实施例的用于液晶显示设备的阵列基板。
图6是根据本发明另一实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的平面图。
图7是沿着图6的线VII-VII取得的截面图，示意性示出根据本发明另一实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板。
根据本发明另一实施例的用于液晶显示设备的阵列基板包括：形成在绝缘基板201上且具有开口203a的第一绝缘膜203；形成在包括开口203a的第一绝缘膜203上的栅极205b；形成在包括栅极205b的绝缘基板201的整个表面上方的栅极绝缘膜209；形成在开口203a内的栅极绝缘膜209上且与栅极205b交叠的有源层211a；形成在栅极绝缘膜209顶部上以与有源层211a分开的像素电极215a；形成在有源层211a顶部上的源极219b和漏极219c，所述漏极219c与源极219b分开且直接连接到像素电极215a；形成在包括源极219b和漏极219c的绝缘基板201的整个表面上方的钝化膜223；形成在钝化膜223顶部上且与栅极205b交叠的第二绝缘膜图案225a；形成在第二绝缘膜图案225a上且与栅极205b交叠的光屏蔽膜图案227a；和形成在钝化膜223顶部上且与像素电极215a交叠的多个被划分的公共电极231a。
栅极205b自栅极线205a垂直延伸，栅极线205a在绝缘基板201上沿一个方向形成。
栅极205b可由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。栅极205b用于阻挡或反射来自背光的光。而且，如图7中所示，栅极205b的面积A1大于源极219b、漏极219c和有源层211a的区域的面积A3和光屏蔽膜图案227a的面积A2。
因此，通过在第一绝缘膜203的包括开口203a内部的全部顶部部分形成构成薄膜晶体管T的栅极205b结构，能阻挡光自背光进入到薄膜晶体管T的沟道区。结果，能防止用于液晶显示设备的薄膜晶体管的漏电流。
而且，第一绝缘膜203上形成有开口203a以具有给定高度的台阶部分，且第一绝缘膜203由有机绝缘材料或者无机绝缘材料制成，所述有机绝缘材料诸如是光可溶的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出第一绝缘膜203由有机绝缘材料光丙烯制成的实例。
因此，通过使用第一绝缘膜203的台阶部分，将栅极205b形成在有源层211a下方，从而甚至能阻挡反射或散射的光。
而且，像素电极215a形成在与栅极线205a和数据线219a之间的空间对应的绝缘基板201像素区的整个表面上方。像素电极215a可由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的透明材料组的任一种制成。
参考图6，源极219b自数据线219a延伸，且形成在包括有源层211a的栅极绝缘膜209上，所述数据线219a与形成在绝缘基板201的一个方向上的栅极线205a垂直交叉。
漏极219c通过沟道区与源极219b间隔开，且直接连接到像素电极215a。
以这种方式，薄膜晶体管T形成在栅极线205a和数据线219a彼此垂直交叉的点上。薄膜晶体管T包括栅极205b、栅极绝缘膜209、有源层211a、源极219b和漏极219c。尤其是，构成薄膜晶体管T的栅极205b、栅极绝缘膜209、有源层211a、源极219b和漏极219c与第一绝缘膜203的开口203a交叠。
第二绝缘膜图案225a与薄膜晶体管T交叠，且由诸如光丙烯的有机绝缘材料或者无机绝缘材料制成。此处，将给出第二绝缘膜图案225a由有机绝缘材料光丙烯制成的实例。
光屏蔽膜图案227a形成在第二绝缘膜图案225a上以与薄膜晶体管T和栅极205b交叠。光屏蔽膜图案227a的面积A2大于薄膜晶体管T，诸如源极219b、漏极219c和有源层211a的面积A3，但是小于栅极205b的面积A1。
因此，通过使用第二绝缘膜图案225a的台阶部分，将光屏蔽膜图案227a的结构提供在薄膜晶体管T上方，从而甚至能阻挡反射或散射的光。
公共电极231a形成为与像素电极215a交叠，钝化膜223插入公共电极231a与像素电极215a之间。公共电极231a与设置在像素区中具有大面积的像素电极215a交叠。公共电极231a由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的透明材料组的任一种制成。在本发明中，将给出公共电极231a由ITO（氧化铟锡）制成的实例。
因此，公共电极231a将基准电压、即公共电压提供给每个像素以驱动液晶。公共电极231a通过与大面积像素电极215a交叠而形成边缘场，钝化膜223插入公共电极231a与像素电极215a之间。
尽管未示出，但是下取向膜（未示出）形成在包括多个公共电极231a的基板的整个表面上方。
黑矩阵BM（未示出）形成在滤色基板（未示出）上，以防止光传输到除了像素区之外的区域中，滤色基板与薄膜晶体管阵列基板、即绝缘基板201分开，之后将滤色基板与绝缘基板结合。
尽管未示出，但是红、绿和蓝色的滤色层形成在滤色基板的像素区中。黑矩阵形成在滤色基板的红、绿和蓝色滤色层之间。
当结合滤色基板和作为薄膜晶体管基板的绝缘基板时，黑矩阵与除了绝缘基板201的像素区之外的区域交叠，所述交叠区域例如是薄膜晶体管T的顶部部分、栅极线205a和数据线219a。
尽管未示出，但是上取向膜（未示出）形成在滤色层上以在给定方向上对液晶进行取向。
以这种方式，当经由薄膜晶体管T将数据信号提供给像素电极215a时，在提供有公共电压的公共电极231a和像素电极215a之间形成边缘场，使得设置在绝缘基板201和滤色基板之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，由此实现灰度级。
现在将参考图8a至8k描述根据本发明另一实施例的用于FFS模式液晶显示设备的由此配置的阵列基板的制造方法。
图8a至8k是根据本发明另一示范性实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的制造工艺的截面图。
如图8a中所示，将第一绝缘膜203形成在透明绝缘基板201上，第一绝缘膜203由光敏有机绝缘材料或者无机绝缘材料制成，所述光敏有机绝缘材料诸如是光可溶的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出第一绝缘膜203由有机绝缘材料光丙烯制成的实例。
接下来，如图8b中所示，第一绝缘膜203经历使用第一掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第一绝缘膜203的暴露部分，从而形成具有给定高度的台阶部分的开口203a。
接下来，通过溅射将第一导电层205沉积在包括开口203a的第一绝缘膜203顶部上，和将第一光敏膜（未示出）涂覆于第一导电层205上。第一导电层205由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第一光敏膜经历使用第二掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第一光敏膜的暴露部分，从而形成第一光敏膜图案207。
接下来，如图8c中所示，通过使用第一光敏膜图案207作为蚀刻掩模，选择性蚀刻第一导电层205，从而形成栅极线205a（见图6）和自栅极线205a垂直延伸的栅极205b。栅极205b形成为遍布第一绝缘膜203的包括开口203a内部的顶部部分。
栅极205b用于阻挡或反射来自背光的光。而且，栅极205b的面积大于将在随后工艺中形成的源极219b、漏极219c和有源层211a的区域的面积和光屏蔽膜图案227a的面积。
接下来，去除第一光敏膜图案207，之后将栅极绝缘膜209形成在包括栅极205b的第一绝缘膜203的顶部部分上。栅极绝缘膜209由选自由氧化硅膜SiO2和氮化硅膜构成的组的任一种无机绝缘材料制成。
接下来，如图8c中所示，将纯的非晶硅层（a-Si:H）211和含杂质的非晶硅层（n+或p+）212顺序叠置在栅极绝缘膜209顶部上，之后涂覆第二光敏膜（未示出）。通过化学气相沉积（CVD）方法沉积非晶硅层（a-Si:H）211和含杂质的非晶硅层（n+或p+）212。
接下来，第二光敏膜经历使用第三掩模（未示出）的曝光工艺，通过显影工艺选择性去除第二光敏膜的暴露部分，从而形成第二光敏膜图案213。
接下来，如图8d中所示，通过使用第二光敏膜图案213作为蚀刻掩模，选择性蚀刻纯的非晶硅层（a-Si:H）211和含杂质的非晶硅层（n+或p+）212，从而在栅极205b上方的栅极绝缘膜209上形成有源层211a和欧姆接触层212a。
接下来，如图8e中所示，去除第二光敏膜图案213，通过溅射在包括有源层211a和欧姆接触层212a的栅极绝缘膜209顶部上沉积第一透明导电层215，之后将第三光敏膜（未示出）涂覆于第一透明导电层215上。第一透明导电层215由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的组的任一种制成。此处，给出第一透明导电层215由ITO（氧化铟锡）制成的实例。
接下来，第三光敏膜经历使用第四掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第三光敏膜的暴露部分，从而形成第三光敏膜图案217。
接下来，如图8f中所示，通过使用第三光敏膜图案217作为蚀刻掩模，选择性蚀刻第一透明导电层215从而形成像素电极215a。将像素电极215a形成在与栅极线205a（见图6）和数据线219a（见图6）之间的空间对应的绝缘基板201的像素区的整个表面上方。
接下来，去除第三光敏膜图案217，通过溅射在包括像素电极215a的基板的整个表面上方沉积第二导电层219，之后将第四光敏膜（未示出）涂覆于第二导电层219上。第二导电层219由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第四光敏膜经历使用第五掩模（未示出）的曝光工艺，通过显影工艺选择性去除第四光敏膜的暴露部分，从而形成第四光敏膜图案221。
接下来，如图8g中所示，通过使用第四光敏膜图案221作为蚀刻掩模，选择性蚀刻第二导电层219，从而形成数据线（219a，见图6）、自数据线219a延伸的源极219b、和通过沟道区与源极219b间隔开的漏极219c。在蚀刻第二导电层219之后，另外蚀刻第二导电层219下方的欧姆接触层212a，并将欧姆接触层212a分成两个。漏极219c直接连接到像素电极215a。
以这种方式，薄膜晶体管T形成在栅极线205a和数据线219a彼此垂直交叉的点上。薄膜晶体管T包括栅极205b、栅极绝缘膜209、有源层211a、源极219b和漏极219c。尤其是，构成薄膜晶体管T的栅极205b、栅极绝缘膜209、有源层211a、源极219b和漏极219c与第一绝缘膜203的开口203a交叠。
接下来，去除第四光敏膜图案221，之后将无机绝缘材料或有机绝缘材料沉积在包括源极219b和漏极219c的基板的整个表面上方，从而形成钝化膜223。
接下来，如图8h中所示，将第二绝缘膜225形成在钝化膜223顶部上，第二绝缘膜225由光敏有机绝缘材料或者无机绝缘材料制成，所述光敏有机绝缘材料诸如是光可溶的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出第二绝缘膜225由有机绝缘材料光丙烯制成的实例。
接下来，如图8i中所示，第二绝缘膜225经历使用第六掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第二绝缘膜225的暴露部分，从而形成第二绝缘膜图案225a。第二绝缘膜图案225a与薄膜晶体管T交叠。
接下来，通过溅射将第三导电层227沉积在包括第二绝缘膜图案225a的钝化膜223顶部上，和将第五光敏膜（未示出）涂覆于第三导电层227上。第三导电层227由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第五光敏膜经历使用第七掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第五光敏膜的暴露部分，从而形成第五光敏膜图案229。
接下来，如图8j中所示，通过使用第五光敏膜图案229作为蚀刻掩模，选择性蚀刻第三导电层227，从而形成光屏蔽膜图案227a。将光屏蔽膜图案227a形成在第二绝缘膜图案225a上以与薄膜晶体管T和栅极205b交叠。
光屏蔽膜图案227的面积大于薄膜晶体管T，例如源极219b、漏极219c和有源层211a的面积，但是小于栅极205a的面积。
因此，通过使用第二绝缘膜图案225a的台阶部分，将光屏蔽膜图案227a的结构提供在薄膜晶体管T上方，从而甚至能阻挡反射或散射的光。
接下来，去除第五光敏膜图案229，通过溅射在包括光屏蔽膜图案227a的钝化膜223顶部上沉积第二透明导电层231，之后将第六光敏膜（未示出）涂覆于第二透明导电层231上。第二透明导电层231由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的组的任一种制成。此处，将给出第二透明导电层231由ITO（氧化铟锡）制成的实例。
接下来，第六光敏膜经历使用第八掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第六光敏膜的暴露部分，从而形成第六光敏膜图案233。
接下来，如图8k中所示，通过使用第六光敏膜图案233作为蚀刻掩模，选择性蚀刻第二透明导电层231，从而形成与像素电极215a交叠的多个被划分的公共电极231a。
因此，公共电极231a将基准电压、即公共电压提供至每个像素以驱动液晶。公共电极231a通过与大面积像素电极215a交叠而形成边缘场，钝化膜223插入公共电极231a与像素电极215a之间。
之后，去除第六光敏膜图案233，之后，尽管未示出，在包括多个公共电极231a的基板的整个表面上方形成下取向膜（未示出），从而完成薄膜晶体管阵列基板的制造工艺。
将黑矩阵BM（未示出）形成在滤色基板（未示出）上，以防止光传输到除了像素区之外的区域中，滤色基板与薄膜晶体管阵列基板、即绝缘基板201分开，之后将滤色基板与绝缘基板结合。
尽管未示出，但是在滤色基板的像素区中形成红、绿和蓝色的滤色层。黑矩阵形成在滤色基板的红、绿和蓝色滤色层之间。
当结合滤色基板和作为薄膜晶体管基板的绝缘基板时，黑矩阵与除了绝缘基板201的像素区之外的区域交叠，所述交叠区域例如是薄膜晶体管T的顶部部分、栅极线205a和数据线219a。
尽管未示出，但是在滤色层上形成上取向膜（未示出）以在给定方向上对液晶进行取向，从而完成滤色器阵列制造工艺。
以这种方式，当经由薄膜晶体管T将数据信号提供给像素电极215a时，在提供有公共电压的公共电极231a和像素电极215a之间形成边缘场，使得设置在绝缘基板201和滤色基板之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，从而实现灰度级。
如上所述，根据本发明另一实施例的用于FFS模式液晶显示设备的阵列基板及其制造方法，通过将光屏蔽膜结构提供在薄膜晶体管上方和下方，和阻挡光进入到设备的沟道区，能防止用于液晶显示设备的薄膜晶体管的漏电流。特别是，本发明通过借助于提供在薄膜晶体管上方和下方的光屏蔽膜结构，防止太阳光和来自高亮度背光的光进入到沟道，从而能实现薄膜晶体管设备的性能。
根据本发明，通过在薄膜晶体管上方和下方提供光屏蔽膜结构，甚至能阻挡在所有方向上反射的光进入到沟道。而且，通过使用绝缘膜的台阶部分形成光屏蔽膜结构，甚至能阻挡反射或散射的光。
将参考附图具体描述根据本发明再一实施例的用于液晶显示设备的阵列基板。
图9是沿着图6的线VII-VII取得的截面图，示意性示出根据本发明再一实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板。
根据本发明再一实施例的用于液晶显示设备的阵列基板包括：形成在绝缘基板301上的栅极303b；形成在包括栅极303b的绝缘基板301上的栅极绝缘膜307；形成在栅极绝缘膜307顶部上且与栅极309b交叠的有源层309a；形成在栅极绝缘膜307顶部上以与有源层309a分开的像素电极313a；形成在有源层309a顶部上的源极317b和漏极317c，该漏极317c与源极317b分开且直接连接到像素电极313a；形成在包括源极317b和漏极317c的绝缘基板301的整个表面上方的钝化膜321；形成在钝化膜321顶部上且与栅极303b交叠的绝缘膜图案323a；形成在绝缘膜图案323a上且与栅极303b交叠的光屏蔽膜图案325a；和形成在钝化膜321顶部上且与像素电极313a交叠的多个被划分的公共电极329a。
栅极303b自栅极线（未示出）垂直延伸，栅极线在绝缘基板301上沿一个方向形成。
栅极303b可由选自选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoV）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。栅极303b用于阻挡或者反射来自背光的光。而且，栅极303的面积A1大于源极317b、漏极317c和有源层309a的区域的面积A3和光屏蔽膜图案325a的面积A2。
因此，通过使得构成薄膜晶体管T的栅极303b结构的面积大于薄膜晶体管T的面积，能阻挡光自背光进入到薄膜晶体管T的沟道区。结果，能防止用于液晶显示设备的薄膜晶体管的漏电流。
而且，像素电极313a形成在与栅极线（未示出）和数据线（未示出）之间的空间对应的绝缘基板301的像素区的整个表面上方。像素电极313a由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的透明材料组的任一种制成。
源极317b自数据线（未示出）延伸，且形成在包括有源层309a的栅极绝缘膜307上，数据线与形成在绝缘基板301的一个方向上的栅极线（未示出）垂直交叉。
漏极317c通过沟道区与源极317b分隔开，且直接连接到像素电极313a。
以这种方式，薄膜晶体管T形成在栅极线（未示出）和数据线（未示出）彼此垂直交叉的点上。薄膜晶体管T包括栅极303b、栅极绝缘膜307、有源层309a、源极317b和漏极317c。尤其是，构成薄膜晶体管T的栅极303b、栅极绝缘膜307、有源层309a、源极317b和漏极317c与光屏蔽膜图案325a交叠。
绝缘膜图案323a与薄膜晶体管T交叠，且由诸如光丙烯的有机绝缘材料或者无机绝缘材料制成。此处，将给出绝缘膜图案323a由有机绝缘材料光丙烯制成的实例。
光屏蔽膜图案325a形成在绝缘膜图案323a上以与薄膜晶体管T和栅极303b交叠。光屏蔽膜图案325a的面积A2大于薄膜晶体管T，例如源极317b、漏极317c和有源层309a的面积A3，但小于栅极303b的面积A1。
因此，通过使用绝缘膜图案323a的台阶部分，将光屏蔽膜图案325a的结构提供在薄膜晶体管T上方，从而甚至能阻挡反射或散射的光。
被划分的公共电极329a形成为与像素电极313a交叠，钝化膜321插入公共电极329a与像素电极313a之间。公共电极329a与设置在像素区中具有大面积的像素电极313a交叠。公共电极329a由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的透明材料组的任一种制成。在本发明中，将给出公共电极329a由ITO（氧化铟锡）制成的实例。
因此，公共电极329a将基准电压、即公共电压提供给每个像素以驱动液晶。公共电极329a通过与大面积像素电极313a交叠而形成边缘场，钝化膜321插入公共电极329a与像素电极313a之间。
尽管未示出，但是下取向膜（未示出）形成在包括多个公共电极329a的基板的整个表面上方。
黑矩阵BM（未示出）形成在滤色基板（未示出）上，以防止光传输到除了像素区之外的区域中，滤色基板与薄膜晶体管阵列基板、即绝缘基板301分开，之后将滤色基板与绝缘基板结合。
尽管未示出，但是红、绿和蓝色的滤色层形成在滤色基板的像素区中。黑矩阵形成在滤色基板的红、绿和蓝色滤色层之间。
当结合滤色基板和作为薄膜晶体管基板的绝缘基板时，黑矩阵与除了绝缘基板201的像素区之外的区域交叠，所述交叠区域例如是薄膜晶体管T的顶部部分、栅极线（未示出）和数据线（未示出）。
尽管未示出，但是上取向膜（未示出）形成在滤色层上以在给定方向上对液晶进行取向。
以这种方式，当经由薄膜晶体管T将数据信号提供给像素电极313a时，在提供有公共电压的公共电极329a和像素电极313a之间形成边缘场，使得设置在绝缘基板301和滤色基板之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，由此实现灰度级。
现在将参考图10a至10j描述根据本发明再一实施例的用于FFS模式液晶显示设备的由此配置的阵列基板的制造方法。
图10a至10j是根据本发明再一示范性实施例的用于FFS模式液晶显示设备的薄膜晶体管阵列基板的制造工艺的截面图。
如图10a中所示，通过溅射将第一导电层303沉积在透明绝缘基板301上，和将第一光敏膜（未示出）涂覆至第一导电层303上。第一导电层303由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第一光敏膜经历使用第一掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第一光敏膜的暴露部分，从而形成第一光敏膜图案305。
接下来，如图10b中所示，通过使用第一光敏膜图案305作为蚀刻掩模，选择性蚀刻第一导电层303，从而形成栅极线（未示出）和自栅极线垂直延伸的栅极303b。
栅极303b用于阻挡或反射来自背光的光。而且，栅极303b的面积大于将在随后工艺中形成的源极317b、漏极317c和有源层309a的区域的面积和光屏蔽膜图案325a的面积。
接下来，去除第一光敏膜图案305，之后将栅极绝缘膜307形成在包括栅极303b的绝缘基板301的整个表面上方。栅极绝缘膜307由选自由氧化硅膜SiO2和氮化硅膜构成的组的任一种无机绝缘材料制成。
接下来，将纯的非晶硅层（a-Si:H）309和含杂质的非晶硅层（n+或p+）310顺序叠置在栅极绝缘膜307顶部上，之后涂覆第二光敏膜（未示出）。通过化学气相沉积（CVD）方法沉积非晶硅层（a-Si:H）309和含杂质的非晶硅层（n+或p+）310。
接下来，第二光敏膜经历使用第二掩模（未示出）的曝光工艺，通过显影工艺选择性去除第二光敏膜的暴露部分，从而形成第二光敏膜图案311。
接下来，如图10c中所示，通过使用第二光敏膜图案311作为蚀刻掩模，选择性蚀刻纯的非晶硅层（a-Si:H）309和含杂质的非晶硅层（n+或p+）310，从而在栅极303b上方的栅极绝缘膜307上形成有源层309a和欧姆接触层310a。
接下来，如图10d中所示，去除第二光敏膜图案311，通过溅射在包括有源层309a和欧姆接触层310a的栅极绝缘膜307顶部上沉积第一透明导电层313，之后将第三光敏膜（未示出）涂覆于第一透明导电层313上。第一透明导电层313由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的组的任一种制成。此处，给出第一透明导电层313由ITO（氧化铟锡）制成的实例。
接下来，第三光敏膜经历使用第三掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第三光敏膜的暴露部分，从而形成第三光敏膜图案315。
接下来，如图10e中所示，通过使用第三光敏膜图案315作为蚀刻掩模，选择性蚀刻第一透明导电层313从而形成像素电极313a。将像素电极313a形成在与栅极线（未示出；见图6的205a）和数据线（未示出；见图6的219a）之间的空间对应的绝缘基板301像素区的整个表面上方。
接下来，去除第三光敏膜图案315，通过溅射在包括像素电极313a的基板的整个表面上方沉积第二导电层317，之后将第四光敏膜（未示出）涂覆于第二导电层317上。第二导电层317由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第四光敏膜经历使用第四掩模（未示出）的曝光工艺，通过显影工艺选择性去除第四光敏膜的暴露部分，从而形成第四光敏膜图案319。
接下来，如图10f中所示，通过使用第四光敏膜图案319作为蚀刻掩模，选择性蚀刻第二导电层317，从而形成数据线（未示出，见图6的219a）、自数据线延伸的源极317b、和与源极317b通过沟道区隔开的漏极317c。在蚀刻第二导电层317之后，另外蚀刻第二导电层317下方的欧姆接触层310a，并将欧姆接触层310a分成两个。漏极317c直接连接到像素电极313a。
以这种方式，将薄膜晶体管T形成在栅极线（未示出）和数据线（未示出）彼此垂直交叉的点上。薄膜晶体管T包括栅极303b、栅极绝缘膜307、有源层309a、源极317b和漏极317c。尤其是，构成薄膜晶体管T的栅极303b、栅极绝缘膜307、有源层309a、源极317b和漏极317c与光屏蔽膜图案325a交叠。
接下来，去除第四光敏膜图案319，之后将无机绝缘材料或有机绝缘材料沉积在包括源极317b和漏极317c的基板的整个表面上方，从而形成钝化膜321。
接下来，如图10g中所示，将绝缘膜323形成在钝化膜321顶部上，绝缘膜323由光敏有机绝缘材料或者无机绝缘材料制成，所述光敏有机绝缘材料诸如是光可溶的栅极绝缘体（光SGI）、光丙烯（PAC）和PSG。此处，将给出绝缘膜323由有机绝缘材料光丙烯制成的实例。
接下来，如图10h中所示，绝缘膜323经历使用第六掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除绝缘膜323的暴露部分，从而形成绝缘膜图案323a。绝缘膜图案323a与薄膜晶体管T交叠。
接下来，通过溅射将第三导电层325沉积在包括绝缘膜图案323a的钝化膜321顶部上，和将第五光敏膜（未示出）涂覆于第三导电层325上。第三导电层325由选自导电金属组的至少一种制成，该导电金属组由铝（Al）、钨（W）、铜（Cu）、钼（Mo）、铬（Cr）、钛（Ti）、钼钨（MoW）、钼钛（MoTi）和铜/钼钛（Cu/MoTi）构成。
接下来，第五光敏膜经历使用第六掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第五光敏膜的暴露部分，从而形成第五光敏膜图案327。
接下来，如图10i中所示，通过使用第五光敏膜图案327作为蚀刻掩模，选择性蚀刻第三导电层325，从而形成光屏蔽膜图案325a。将光屏蔽膜图案325a形成在绝缘膜图案323a上以与薄膜晶体管T和栅极303b交叠。
光屏蔽膜图案325a的面积大于薄膜晶体管T，例如，源极317b、漏极317c和有源层309a的面积，但是小于栅极303a的面积。
因此，通过使用绝缘膜图案325a的台阶部分，将光屏蔽膜图案323a的结构提供在薄膜晶体管T上方，从而甚至能阻挡反射或散射的光。
接下来，去除第五光敏膜图案327，通过溅射在包括光屏蔽膜图案325a的钝化膜321顶部上沉积第二透明导电层329，之后将第六光敏膜（未示出）涂覆于第二透明导电层329上。第二透明导电层329由选自由ITO（氧化铟锡）和IZO（氧化铟锌）构成的组的任一种制成。此处，将给出第二透明导电层329由ITO（氧化铟锡）制成的实例。
接下来，第六光敏膜经历使用第七掩模（未示出）的曝光工艺，之后通过显影工艺选择性去除第六光敏膜的暴露部分，从而形成第六光敏膜图案331。
接下来，如图10j中所示，通过使用第六光敏膜图案331作为蚀刻掩模，选择性蚀刻第二透明导电层329，从而形成与像素电极313a交叠的多个划分的公共电极329a。
因此，公共电极329a将基准电压、即公共电压提供给每个像素以驱动液晶。公共电极329a通过与大面积像素电极313a交叠而形成边缘场，钝化膜321插入公共电极329a与像素电极313a之间。
之后，去除第六光敏膜图案331，尽管未示出，之后将下取向膜（未示出）形成在包括多个公共电极329a的基板的整个表面上方，从而完成薄膜晶体管阵列基板的制造工艺。
将黑矩阵BM（未示出）形成在滤色基板（未示出）上，以防止光传输到除了像素区之外的区域中，滤色基板与薄膜晶体管阵列基板、即绝缘基板301分开，之后将滤色基板与绝缘基板结合。
尽管未示出，将红、绿和蓝色的滤色层形成在滤色基板的像素区中。将黑矩阵形成在滤色基板的红、绿和蓝色滤色层之间。
当结合滤色基板和作为薄膜晶体管基板的绝缘基板时，黑矩阵与除了绝缘基板301的像素区之外的区域交叠，所述交叠区域例如是薄膜晶体管T的顶部部分、栅极线（未示出）和数据线（未示出）。
尽管未示出，将上取向膜（未示出）形成在滤色层上以在给定方向上对液晶进行取向，从而完成滤色器阵列制造工艺。
以这种方式，当经由薄膜晶体管T将数据信号提供给像素电极313a时，在提供有公共电压的公共电极329a和像素电极313a之间形成边缘场，使得设置在绝缘基板301和滤色基板之间的水平方向上的液晶分子根据介电各向异性而旋转。穿过像素区传输的光的透光率根据液晶分子的旋转程度变化，从而实现灰度级。
如上所述，根据本发明再一实施例的用于FFS模式液晶显示设备的阵列基板及其制造方法，通过在薄膜晶体管上方和下方提供光屏蔽膜结构，和阻挡光进入到设备的沟道区中，能防止用于液晶显示设备的薄膜晶体管的漏电流。特别是，本发明能通过借助于提供在薄膜晶体管上方和下方的光屏蔽膜结构，防止太阳光和来自高亮度背光的光进入沟道，从而实现薄膜晶体管设备的性能。
根据本发明，通过在薄膜晶体管上方和下方提供光屏蔽膜结构，甚至能阻挡在所有方向上反射的光进入沟道。而且，通过使用绝缘膜的台阶部分形成光屏蔽膜结构，甚至能阻挡反射或散射的光。
由于当前特征可体现为多种形式而不脱离其特性，因此也应当理解，除非另外指出，否则上述实施例不限于上文描述的任何细节，应认为其广泛包括在所附权利要求中限定的范围内，因此所附权利要求包括了落入权利要求范围和边界以及这种范围和边界的等价物内的所有变化和修改。

Claims (26)

1.一种用于液晶显示设备的阵列基板，所述阵列基板包括：
在绝缘基板上且具有开口的第一绝缘膜图案；
在包括开口的第一绝缘膜图案上的第一光屏蔽膜图案；
在包括第一光屏蔽膜图案的绝缘基板的整个表面上方的栅极绝缘膜；
在栅极绝缘膜顶部上且与第一光屏蔽膜图案交叠的有源层；
在栅极绝缘膜顶部上以与有源层分开的像素电极；
在有源层顶部上的源极和漏极，所述漏极与源极分开且直接连接到像素电极；
在包括源极和漏极的绝缘基板的整个表面上方的钝化膜；
在钝化膜顶部上且与第一光屏蔽膜图案交叠的第二绝缘膜图案；
在第二绝缘膜图案上的第二光屏蔽膜图案；和
在钝化膜顶部上且与像素电极交叠的多个被划分的公共电极。
2.如权利要求1所述的阵列基板，其中所述第一和第二光屏蔽膜图案由不透明金属材料制成。
3.如权利要求1所述的阵列基板，其中所述第一和第二光屏蔽膜图案与有源层、源极和漏极交叠。
4.如权利要求1所述的阵列基板，其中所述第一和第二光屏蔽膜图案的面积大于所述有源层、源极和漏极的面积，所述第一光屏蔽膜图案的面积大于所述第二光屏蔽膜图案的面积。
5.如权利要求1所述的阵列基板，其中所述第一光屏蔽膜图案用作栅极。
6.如权利要求1所述的阵列基板，其中在所述第一光屏蔽膜图案和栅极绝缘膜之间形成有绝缘膜和栅极。
7.如权利要求1所述的阵列基板，其中所述第一和第二绝缘膜图案由有机绝缘材料制成，所述有机绝缘材料选自由光可溶的栅极绝缘体（光SGI）和光丙烯（PAC）构成的组。
8.一种用于液晶显示设备的阵列基板的制造方法，所述方法包括步骤：
在绝缘基板上形成具有开口的第一绝缘膜图案；
在包括开口的第一绝缘膜图案上形成第一光屏蔽膜图案；
在包括第一光屏蔽膜图案的绝缘基板的整个表面上方形成栅极绝缘膜；
在栅极绝缘膜顶部上形成有源层以与第一光屏蔽膜图案交叠；
在栅极绝缘膜顶部上形成像素电极以与有源层分开；
在有源层顶部上形成源极和漏极，所述漏极与源极分开且直接连接到像素电极；
在包括源极和漏极的绝缘基板的整个表面上方形成钝化膜；
在钝化膜顶部上形成第二绝缘膜图案以与第一光屏蔽膜图案交叠；
在第二绝缘膜图案上形成第二光屏蔽膜图案；和
在钝化膜顶部上形成多个被划分的公共电极以与像素电极交叠。
9.如权利要求8所述的方法，其中所述第一和第二光屏蔽膜图案由不透明金属材料制成。
10.如权利要求8所述的方法，其中所述第一和第二光屏蔽膜图案与有源层、源极和漏极交叠。
11.如权利要求8所述的方法，其中所述第一和第二光屏蔽膜图案的面积大于有源层、源极和漏极的面积，所述第一光屏蔽膜图案的面积大于所述第二光屏蔽膜图案的面积。
12.如权利要求8所述的方法，其中所述第一光屏蔽膜图案用作栅极。
13.如权利要求8所述的方法，其中在所述第一光屏蔽膜图案和栅极绝缘膜之间形成有绝缘膜和栅极。
14.如权利要求9所述的方法，其中所述第一和第二绝缘膜图案由有机绝缘材料制成，所述有机绝缘材料选自由光可溶的栅极绝缘体（光SGI）和光丙烯（PAC）构成的组。
15.一种用于液晶显示设备的阵列基板，所述阵列基板包括：
在绝缘基板上的第一光屏蔽膜图案；
在包括第一光屏蔽膜图案的绝缘基板的整个表面上方的栅极绝缘膜；
在栅极绝缘膜顶部上且与第一光屏蔽膜图案交叠的有源层；
在栅极绝缘膜顶部上以与有源层分开的像素电极；
在有源层顶部上的源极和漏极，所述漏极与源极分开且直接连接到像素电极；
在包括源极和漏极的绝缘基板的整个表面上方的钝化膜；
在钝化膜顶部上且与第一光屏蔽膜图案交叠的绝缘膜图案；
在绝缘膜图案上的第二光屏蔽膜图案；和
在钝化膜顶部上且与像素电极交叠的多个被划分的公共电极。
16.如权利要求15所述的阵列基板，其中所述第一和第二光屏蔽膜图案由不透明金属材料制成。
17.如权利要求15所述的阵列基板，其中所述第一和第二光屏蔽膜图案与有源层、源极和漏极交叠。
18.如权利要求15所述的阵列基板，其中所述第一和第二光屏蔽膜图案的面积大于有源层、源极和漏极的面积，所述第一光屏蔽膜图案的面积大于所述第二光屏蔽膜图案的面积。
19.如权利要求15所述的阵列基板，其中所述第一光屏蔽膜图案用作栅极。
20.如权利要求15所述的阵列基板，其中所述绝缘膜图案由有机绝缘材料制成，所述有机绝缘材料选自由光可溶的栅极绝缘体（光SGI）和光丙烯（PAC）构成的组。
21.一种用于液晶显示设备的阵列基板的制造方法，所述方法包括步骤：
在绝缘基板上形成第一光屏蔽膜图案；
在包括第一光屏蔽膜图案的绝缘基板的整个表面上方形成栅极绝缘膜；
在栅极绝缘膜顶部上形成有源层以与第一光屏蔽膜图案交叠；
在栅极绝缘膜顶部上形成像素电极以与有源层分开；
在有源层顶部上形成源极和漏极，所述漏极与源极分开且直接连接到像素电极；
在包括源极和漏极的绝缘基板的整个表面上方形成钝化膜；
在钝化膜顶部上形成绝缘膜图案以与第一光屏蔽膜图案交叠；
在绝缘膜图案上形成第二光屏蔽膜图案；和
在钝化膜顶部上形成多个被划分的公共电极以与像素电极交叠。
22.如权利要求21所述的方法，其中所述第一和第二光屏蔽膜图案由不透明金属材料制成。
23.如权利要求21所述的方法，其中所述第一和第二光屏蔽膜图案与有源层、源极和漏极交叠。
24.如权利要求21所述的方法，其中所述第一和第二光屏蔽膜图案的面积大于有源层、源极和漏极的面积，所述第一光屏蔽膜图案的面积大于所述第二光屏蔽膜图案的面积。
25.如权利要求21所述的方法，其中所述第一光屏蔽膜图案用作栅极。
26.如权利要求21所述的方法，其中所述绝缘膜图案由有机绝缘材料制成，所述有机绝缘材料选自由光可溶的栅极绝缘体（光SGI）和光丙烯（PAC）构成的组。
CN201210590906.4A 2012-07-04 2012-12-28 用于液晶显示设备的阵列基板及其制造方法 Expired - Fee Related CN103529608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120073086A KR101339001B1 (ko) 2012-07-04 2012-07-04 액정표시장치용 어레이기판 및 제조방법
KR10-2012-0073086 2012-07-04

Publications (2)

Publication Number Publication Date
CN103529608A true CN103529608A (zh) 2014-01-22
CN103529608B CN103529608B (zh) 2016-06-29

Family

ID=47754258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210590906.4A Expired - Fee Related CN103529608B (zh) 2012-07-04 2012-12-28 用于液晶显示设备的阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US9269818B2 (zh)
EP (1) EP2682811B1 (zh)
KR (1) KR101339001B1 (zh)
CN (1) CN103529608B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123975A1 (zh) * 2014-02-19 2015-08-27 京东方科技集团股份有限公司 阵列基板及制备方法、显示面板
CN105717718A (zh) * 2014-12-19 2016-06-29 三星显示有限公司 具有提高的亮度的显示面板以及用于制造其的方法
WO2016106892A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN106855670A (zh) * 2017-02-28 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
CN108807549A (zh) * 2018-06-01 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
WO2019061813A1 (zh) * 2017-09-28 2019-04-04 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN111077712A (zh) * 2020-01-02 2020-04-28 上海中航光电子有限公司 液晶装置及其制作方法、光固化打印设备
CN113066818A (zh) * 2019-12-13 2021-07-02 华为技术有限公司 一种显示屏和电子设备
CN114512495A (zh) * 2020-10-23 2022-05-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012854B1 (ko) 2012-11-12 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR20160028587A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
CN105140300B (zh) * 2015-10-20 2019-01-18 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107275347B (zh) * 2017-06-30 2020-06-23 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN109545665A (zh) * 2017-09-21 2019-03-29 中华映管股份有限公司 平坦化层的制造方法
US20190097063A1 (en) * 2017-09-28 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Esl tft substrate and fabrication method thereof
CN109273493B (zh) * 2018-08-31 2021-08-31 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
US11239260B2 (en) 2018-10-12 2022-02-01 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device
JP7494538B2 (ja) 2020-04-06 2024-06-04 Ｔｏｐｐａｎホールディングス株式会社 液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366626A (zh) * 2000-04-21 2002-08-28 精工爱普生株式会社 电光学装置、投影显示装置及电光学装置的制造方法
CN1444083A (zh) * 2002-03-08 2003-09-24 株式会社半导体能源研究所 液晶显示器件
US20040008295A1 (en) * 2002-07-09 2004-01-15 Tohru Ueda Liquid crystal display device and method for producing the same
JP2004214691A (ja) * 2004-02-16 2004-07-29 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853656B2 (ja) * 1996-05-22 1999-02-03 日本電気株式会社 液晶パネル
JPH10228035A (ja) * 1996-12-10 1998-08-25 Fujitsu Ltd 液晶表示装置及びその製造方法
JP3107075B2 (ja) * 1998-12-14 2000-11-06 日本電気株式会社 液晶表示装置
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
GB0205479D0 (en) * 2002-03-08 2002-04-24 Koninkl Philips Electronics Nv Matrix display devices
KR101167313B1 (ko) * 2005-06-29 2012-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US20070002199A1 (en) * 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101276750B1 (ko) * 2008-12-04 2013-06-19 엘지디스플레이 주식회사 플렉시블 액정표시장치 및 그 제조방법
WO2010113229A1 (ja) * 2009-04-03 2010-10-07 シャープ株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366626A (zh) * 2000-04-21 2002-08-28 精工爱普生株式会社 电光学装置、投影显示装置及电光学装置的制造方法
CN1444083A (zh) * 2002-03-08 2003-09-24 株式会社半导体能源研究所 液晶显示器件
US20040008295A1 (en) * 2002-07-09 2004-01-15 Tohru Ueda Liquid crystal display device and method for producing the same
JP2004214691A (ja) * 2004-02-16 2004-07-29 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947691B2 (en) 2014-02-19 2018-04-17 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display panel
WO2015123975A1 (zh) * 2014-02-19 2015-08-27 京东方科技集团股份有限公司 阵列基板及制备方法、显示面板
CN105717718A (zh) * 2014-12-19 2016-06-29 三星显示有限公司 具有提高的亮度的显示面板以及用于制造其的方法
WO2016106892A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
GB2548759A (en) * 2014-12-30 2017-09-27 Shenzhen China Star Optoelect Array substrate, display panel, and manufacturing method for array substrate
GB2548759B (en) * 2014-12-30 2021-07-28 Shenzhen China Star Optoelect Array substrate, display panel, and manufacturing method for array substrate
CN106855670A (zh) * 2017-02-28 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
US10996502B2 (en) 2017-03-14 2021-05-04 HKC Corporation Limited Display panel and method of manufacturing the same
CN106990592A (zh) * 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
WO2019061813A1 (zh) * 2017-09-28 2019-04-04 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN108807549A (zh) * 2018-06-01 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
US11302822B2 (en) 2018-06-01 2022-04-12 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof
CN113066818A (zh) * 2019-12-13 2021-07-02 华为技术有限公司 一种显示屏和电子设备
CN113066818B (zh) * 2019-12-13 2022-10-04 华为技术有限公司 一种显示屏和电子设备
CN111077712A (zh) * 2020-01-02 2020-04-28 上海中航光电子有限公司 液晶装置及其制作方法、光固化打印设备
CN114512495A (zh) * 2020-10-23 2022-05-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US20140008656A1 (en) 2014-01-09
CN103529608B (zh) 2016-06-29
US9269818B2 (en) 2016-02-23
EP2682811A1 (en) 2014-01-08
KR101339001B1 (ko) 2013-12-09
EP2682811B1 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
CN103529608B (zh) 用于液晶显示设备的阵列基板及其制造方法
CN102540604B (zh) 用于ffs模式液晶显示器件的阵列基板及其制造方法
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN102998863B (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
CN102566172B (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
CN101241278B (zh) 边缘场开关模式lcd
CN103163703B (zh) 液晶显示设备及其制造方法
CN1808252B (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN102062976B (zh) 边缘场开关模式液晶显示装置及其制造方法
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
CN1908789B (zh) 液晶显示装置
CN100520541C (zh) 薄膜晶体管阵列基板及其制造方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN105470269A (zh) Tft阵列基板及其制作方法
CN104678664A (zh) 液晶显示器及其制造方法
CN101995705A (zh) 边缘场切换模式液晶显示器及其制造方法
US7659959B2 (en) Array substrate for in-plane switching liquid crystal display device having improved brightness and manufacturing method of the same
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20130054772A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20080052768A (ko) 액정표시장치 및 그 제조방법
KR20070063967A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070092896A (ko) 액정표시소자
KR20130103022A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20070068095A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070068094A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

Termination date: 20191228