CN106206615B - 阵列基板的制作方法 - Google Patents

阵列基板的制作方法 Download PDF

Info

Publication number
CN106206615B
CN106206615B CN201610736413.5A CN201610736413A CN106206615B CN 106206615 B CN106206615 B CN 106206615B CN 201610736413 A CN201610736413 A CN 201610736413A CN 106206615 B CN106206615 B CN 106206615B
Authority
CN
China
Prior art keywords
layer
passivation layer
transparent electrode
electrode layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610736413.5A
Other languages
English (en)
Other versions
CN106206615A (zh
Inventor
甘启明
林碧芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610736413.5A priority Critical patent/CN106206615B/zh
Publication of CN106206615A publication Critical patent/CN106206615A/zh
Application granted granted Critical
Publication of CN106206615B publication Critical patent/CN106206615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供一种阵列基板，包括依次层叠设置于基板上的栅极线层、绝缘层、有源层、漏极、钝化层和第一透明电极层，所述钝化层上设有沟槽，所述漏极部分收容于所述沟槽，所述沟槽中还设置有第二透明电极层，所述第一透明电极层与所述第二透明电极层之间不连接，所述第二透明电极层覆盖在所述漏极之收容于沟槽的部分上。通过沟槽将第一透明电极层和第二透明电极层分开，可以省去去除第一透明电极的步骤，缩短了制作流程，提升阵列基板的制造效率。本发明提供的液晶显示面板能够缩短制作流程，提升制造效率。

Description

阵列基板的制作方法
技术领域
本发明涉及一种液晶显示技术领域，尤其是涉及一种阵列基板的结构及其制作方法、液晶显示面板。
背景技术
VA(Vertical Alignment，垂直配向)显示模式以其高对比度和无须摩擦配向等优势，成为大尺寸TFT-LCD的常见显示模式。在TFT-LCD制造领域，通过减少Mask数目和光刻工艺次数，以达到降低制造成本和提高设备生产力的目的，始终是一种趋势。TFT-LCD制造工艺从最初的7-Mask制作流程，发展到现在各LCD制造商量产使用的5-Mask和4-Mask生产技术，而且目前已经开发出3-Ma sk工艺技术。
现有的3-Mask技术，利用半导体集成电路中的光刻胶剥离(Lift-off)工艺完成透明像素电极层图案的定义。请参阅图1a，首先通过第一掩膜版(Mask)光刻出栅极线层11(M1)，通过第二掩膜版光刻出绝缘层(图未编号)和数据线层14(M2)；再在数据线层14上形成钝化层15；然后使用掩膜版在钝化层15上蚀刻光刻胶层16；透过光刻胶过孔在钝化层15上形成过孔17；然后在光刻胶层16及其他区域上形成一层透明电极层18；请参阅图1b，最后剥离光刻胶层16及其上沉积的透明电极层18，形成特定的TFT结构。
尽管上述3个掩膜版完成阵列基板的制作相对于4个掩膜版和5个掩膜版完成的阵列基板制作工艺简单，但玻璃光刻胶及其上的透明电极层过程依旧比较复杂。因此，亟需改进阵列基板的结构和制作方法以提高生产效率。
发明内容
本发明的目的在于提供一种简化生产工序、提高生产效率的阵列基板的制作方法。
本发明的另一目的在于提供一种上述生产方法生产出的阵列基板。
本发明的另一目的在于提供一种上述阵列基板的液晶显示面板。
为了实现上述目的，本发明实施方式提供如下技术方案：
本发明提供一种阵列基板，包括依次层叠设置于基板上的栅极线层、绝缘层、有源层、漏极、钝化层和第一透明电极层，所述钝化层上设有沟槽，所述漏极部分收容于所述沟槽，所述沟槽中还设置有第二透明电极层，所述第一透明电极层与所述第二透明电极层之间不连接，所述第二透明电极层覆盖在所述漏极之收容于沟槽的部分上。
其中，所述沟槽截面为梯形，沟槽宽度沿远离槽底方向逐渐减小。
其中，所述钝化层包括依次层叠设置第一钝化层和第二钝化层，所述第一钝化层介于所述漏极与所述第二钝化层之间，其中，所述第一钝化层蚀刻速度高于所述第二钝化层蚀刻速度。
其中，所述第一透明电极层电位为零。
其中，所述有源层包括依次层叠设置非晶硅层和掺杂层，所述掺杂层介于所述非晶硅层和所述漏极之间。
本发明提供一种液晶显示面板，包括上述任意一项所述的阵列基板。
本发明提供一种阵列基板的制作方法，包括如下步骤：
在基板上依次制作栅极线层、绝缘层、有源层、漏极和钝化层；
在所述钝化层上涂覆光刻胶，在所述光刻胶上遮盖掩膜版，以在所述光刻胶上光刻出图案，所述漏极在所述光刻胶上的投影与所述图案不完全重合；
对所述钝化层进行蚀刻以形成沟槽，所述漏极部分收容于所述沟槽中；
去除所述光刻胶并在所述钝化层上形成第一透明电极层及所述沟槽中形成第二透明电极层，其中，所述第二透明电极层覆盖于所述漏极之收容于沟槽部分之上。
其中，所述钝化层包括依次层叠设置于所述漏极上的第一钝化层和第二钝化层；所述钝化层是通过化学气相沉积工艺形成的，并且通过调整沉积气体的混合比率使得所述第一钝化层蚀刻速度高于所述第二钝化层蚀刻速度。
其中，采用物理气相沉积法同时在所述钝化层上形成第一透明电极层及在所述沟槽中形成第二透明电极层。
其中，所述掩膜版为半色调掩膜版或灰色调掩膜版。
本发明实施例具有如下优点或有益效果：
本发明提供的阵列基板及其制作方法，通过在钝化层上蚀刻出沟槽，并且漏极部分收容于所述沟槽，然后在钝化层及沟槽中分别形成第一透明电极层和第二透明电极层，通过沟槽将第一透明电极层和第二透明电极层分开，可以省去去除第一透明电极的步骤，缩短了制作流程，提升阵列基板的制造效率。本发明提供的液晶显示面板能够缩短制作流程，提升制造效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a-图1b是现有技术阵列基板制作方法示意图。
图2是本发明阵列基板结构示意图。
图3-图5是图2所示阵列基板制作方法示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现该工序所预期的作用则也包括在本用语中。另外，本说明书中用“～”表示的数值范围是指将“～”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的用相同的标号表示。
请参阅图2，本发明提供一种应用于VA显示模式的阵列基板200，主要包括基板20、栅极线层21、绝缘层22、有源层23、漏极24、钝化层25、第一透明电极层26和第二透明电极层27。所述栅极线层21设置于所述基板20上；所述绝缘层22覆盖在所述栅极线层21上。所述有源层23设于所述绝缘层22之上。所述漏极24形成于所述有源层22上。所述钝化层25覆盖于所述漏极24之上。所述钝化层25上覆盖有第一透明电极层26。所述钝化层25上还设置有沟槽253，所述漏极24部分收容于所述沟槽253中。也就是说，所述漏极24收容于沟槽253中的部分上方未覆盖钝化层25。所述沟槽253中还设置有第二透明电极层27，所述第一透明电极层26和所述第二透明电极层27之间未连接。所述第二透明电极层27覆盖于所述漏极24之收容于沟槽中的部分上。
本发明的阵列基板，通过在钝化层上设置沟槽，漏极部分收容于所述沟槽，并在沟槽中设置与漏极连接的第二透明电极层，通过沟槽将所述第二透明导电层与所述钝化层上方的第一透明电极层断开，避免第一透明电极层对第二透明电极层产生干扰，从而省去了去除第一透明电极层的步骤，简化了阵列基板的制作工艺，提升制造效率。
优选的，所述沟槽253的截面大致为梯形，沟槽253的宽度B的方向平行于槽底，并且沟槽253的宽度B沿远离槽底的方向递减。这样设置的好处在于，通过化学气相沉积的方法同时在沟槽253中形成第二透明电极层27，在钝化层25上形成第一透明电极层26时，能够由于发生倒锥现象使得所述第一透明电极层26和所述第二透明电极层27容易彼此分开。可以理解的是，在其他实施例中，所述沟槽253还可以是矩形等。
进一步优选的，所述钝化层25包括依次层叠设置第一钝化层251和第二钝化层252，所述第一钝化层251覆盖于所述漏极24上，第二钝化层252覆盖在第一钝化层251之上。在对钝化层25进行蚀刻时，由所述第一钝化层251向所述第二钝化层252进行蚀刻，其中，第一钝化层251蚀刻速度高于所述第二钝化层252的蚀刻速度。从而蚀刻出截面呈宽度B沿远离槽底的方向递减的沟槽253。
进一步具体的，所述第一钝化层251可以采用SiNx材料，所述第二钝化层252可以采用SiO2材料。
进一步的，所述第一透明电极层26正常工作时不通电。也就是说，所述第一透明电极层26的电位为零。
优选的，所述第一透明电极层26和所述第二透明电极层27采用相同材料制成，具体的，可以采用氧化铟锡(ITO)、氧化锡(TO)、氧化铟锡锌(ITZO)或者氧化铟锌(IZO)形成。
可以理解的是，源极线(图未示出)、源电极241与所述漏极24位于同一金属层中，在制作漏极24时同时制作所述源极线和所述源电极层。栅电极层与所述栅极线层21位于同一金属层中，在制作栅极线层21时同时制作栅电极。优选的，所述漏极24和所述栅极线层21的材料可包括从由钛Ti、铬Cr、镍Ni、铝Al、铂Pt、金Au、钨W、铜Cu和钼Mo构成的金属组中选出的至少一种。
优选的，所述有源层23包括依次层叠设置的非晶硅层231和掺杂层232，所述掺杂层232介于所述非晶硅层231和所述漏极24之间。具体的，所述掺杂层232可以包括铟镓锌氧化物(英文：indiumgalliumzincoxide，简称：IGZO)材料。
本发明还提供一种液晶显示面板，包括上述的阵列基板200。该液晶显示面板可以应用于包括但不限于为：电子纸、液晶电视、移动电话、数码相框、平板电脑等任何具有显示功能的产品或部件。
本发明还提供一种上述阵列基板200的制作方法，主要包括如下步骤：
S301：在基板上依次制作栅极线层、绝缘层、有源层、漏极和钝化层。
请参阅图3，具体的，所述基板20可以为透明的玻璃基板。在基板20上形成栅极线层21以及栅电极(图未示出)。在所述基板20上形成绝缘层22，所述绝缘层22覆盖栅极线层21以及栅电极。在所述绝缘层22上形成有源层23。在所述有源层23上形成源极线、源电极(图未示出)及漏极24。在源极线和栅电极及漏极24上形成钝化层25。
优选的，所述钝化层25包括层叠设置第一钝化层251和第二钝化层252。所述第一钝化层251和所述第二钝化层252是通过化学气相沉积工艺形成的，沉积气体可为诸如N2/SiH4、NH3/SiH4和SiH4/N2O等混合气体中的一种。并且通过控制在形成钝化层25时使用的混合气体的混合比率，顺序形成具有不同蚀刻速度的第一钝化层251和第二钝化层252，其中，所述第一钝化层251的蚀刻速度高于所述第二钝化层252的蚀刻速度。
S302：在所述钝化层上涂覆光刻胶，在所述光刻胶上遮盖掩膜版，以在所述光刻胶上光刻出图案，所述漏极在所述光刻胶上的投影至少部分与所述图案重合。
请参阅图4，在所述钝化层25上涂覆光刻胶28并遮盖掩膜版(图未示出)，以在所述光刻胶28上光刻出图案，所述钝化层25部分露出于图案间的间隙。所述漏极24在所述光刻胶28上的投影部分与所述图案不完全重合。也就是说，所述漏极24在所述光刻胶28上的投影部分介于图案件的间隙。
优选的，所述掩膜版为半色调掩膜版或灰色调掩膜版。
S303：对所述钝化层进行蚀刻以形成沟槽，所述漏极部分收容于所述沟槽中。
请结合参阅图5，腐蚀液通过光刻胶上图案之间的间隙进入钝化层25，对钝化层25进行腐蚀，以蚀刻出沟槽253。可以理解的是，此时形成的沟槽253的图形与所述光刻胶28上的图案相同。同时，由于所述漏极24在所述光刻胶28上的投影部分介于图案间的间隙。因此，在钝化层25蚀刻完成后，所述漏极24部分暴露并收容于所述沟槽253中。
进一步具体的，在对所述钝化层25进行蚀刻时，由于所述第一钝化层251的蚀刻速度高于所述第二钝化层252的蚀刻速度。因此与第二钝化层252相比，以更快的速度蚀刻第一钝化层251。这样，在钝化层25上形成截面大致为梯形的沟槽253。换而言之，沟槽253的宽度B的方向平行于槽底，并且沟槽253的宽度B沿远离槽底的方向递减。
通常一次蚀刻很难达到良好的效果，优选的，可以对所述钝化层25进行二次蚀刻，以增强蚀刻的效果。具体的，在第一次蚀刻完成后，对部分光刻胶进行灰化处理。
S304：去除所述光刻胶并在所述钝化层及所述沟槽中分别形成第一透明电极层和第二透明电极层，其中，所述第二透明电极层覆盖于所述漏极收容于沟槽的部分之上。
请结合参阅图1，具体的，采用物理气相沉积法同时在所述钝化层25上形成第一透明电极层26及在所述沟槽253中形成第二透明电极层252。由于收容于沟槽253的部分漏极24暴露于空气中，因此形成于沟槽253中的第二透明电极27直接覆盖在所述漏极24上。进一步的，由于沟槽253截面为梯形，因此通过物理气相沉积法形成第一透明电极26和第二透明电极27时会发生倒锥现象，使得所述第一透明电极层26和所述第二透明电极层27容易彼此分开。
进一步的，所述第一透明电极层26正常工作时不通电。也就是说，所述第一透明电极层26的电位为零。
本发明提供的阵列基板的制作方法，通过在钝化层上蚀刻出沟槽，并且漏极部分收容于所述沟槽，然后在钝化层及沟槽中分别形成第一透明电极层和第二透明电极层，通过沟槽将第一透明电极层和第二透明电极层分开，可以省去去除第一透明电极的步骤，缩短了制作流程，提升阵列基板的制造效率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (4)

1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
在基板上依次制作栅极线层、绝缘层、有源层、漏极和钝化层；
在所述钝化层上涂覆光刻胶，在所述光刻胶上遮盖掩膜版，以在所述光刻胶上光刻出图案，所述漏极在所述光刻胶上的投影与所述图案不完全重合；
对所述钝化层进行蚀刻以形成沟槽，所述漏极部分收容于所述沟槽中；
去除所述光刻胶并在所述钝化层上形成第一透明电极层及所述沟槽中形成第二透明电极层，其中，所述第二透明电极层覆盖于所述漏极之收容于沟槽部分之上，并且所述第一透明电极层与所述第二透明电极层之间不连接。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述钝化层包括依次层叠设置于所述漏极上的第一钝化层和第二钝化层；所述钝化层是通过化学气相沉积工艺形成的，并且通过调整沉积气体的混合比率使得所述第一钝化层蚀刻速度高于所述第二钝化层蚀刻速度。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，采用物理气相沉积法同时在所述钝化层上形成第一透明电极层，及在所述沟槽中形成第二透明电极层。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述掩膜版为半色调掩膜版或灰色调掩膜版。
CN201610736413.5A 2016-08-26 2016-08-26 阵列基板的制作方法 Active CN106206615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610736413.5A CN106206615B (zh) 2016-08-26 2016-08-26 阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610736413.5A CN106206615B (zh) 2016-08-26 2016-08-26 阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN106206615A CN106206615A (zh) 2016-12-07
CN106206615B true CN106206615B (zh) 2020-01-03

Family

ID=57526777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610736413.5A Active CN106206615B (zh) 2016-08-26 2016-08-26 阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN106206615B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860203B (zh) * 2017-11-30 2020-11-17 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
WO2019127039A1 (zh) * 2017-12-26 2019-07-04 深圳市柔宇科技有限公司 曲面触控板、制作方法及电子设备
CN111650785A (zh) 2020-06-09 2020-09-11 武汉华星光电技术有限公司 显示面板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822350A (zh) * 2001-05-14 2006-08-23 三星电子株式会社 制造薄膜晶体管的方法
CN101123262A (zh) * 2006-05-24 2008-02-13 三星电子株式会社 显示基板及其制造方法、具有该显示基板的液晶显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN105629597B (zh) * 2016-01-14 2019-06-21 京东方科技集团股份有限公司 阵列基板及其显示驱动方法、制作方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822350A (zh) * 2001-05-14 2006-08-23 三星电子株式会社 制造薄膜晶体管的方法
CN101123262A (zh) * 2006-05-24 2008-02-13 三星电子株式会社 显示基板及其制造方法、具有该显示基板的液晶显示装置

Also Published As

Publication number Publication date
CN106206615A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
TWI567800B (zh) 平面顯示設備及製造其之方法
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
US9893098B2 (en) Array substrate and fabrication method thereof, and display device
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
US8853066B2 (en) Method for manufacturing pixel structure
US10121802B2 (en) Array substrate and method for manufacturing the same and display device
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090074925A (ko) 하프톤마스크와, 이의 제조방법 및 이를 이용한어레이기판의 제조방법
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
US20160013216A1 (en) Array substrate and method of fabricating the same, and liquid crystal display device
CN106206615B (zh) 阵列基板的制作方法
TWI423394B (zh) 製造薄膜電晶體基板之方法
JP4516518B2 (ja) 薄膜トランジスタを用いた液晶表示装置及びその製造方法
JP3706043B2 (ja) 液晶用マトリクス基板の製造方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
CN106571398B (zh) 一种薄膜晶体管及其制造方法、液晶面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant