KR20090074925A - 하프톤마스크와, 이의 제조방법 및 이를 이용한어레이기판의 제조방법 - Google Patents

하프톤마스크와, 이의 제조방법 및 이를 이용한어레이기판의 제조방법 Download PDF

Info

Publication number
KR20090074925A
KR20090074925A KR1020080000642A KR20080000642A KR20090074925A KR 20090074925 A KR20090074925 A KR 20090074925A KR 1020080000642 A KR1020080000642 A KR 1020080000642A KR 20080000642 A KR20080000642 A KR 20080000642A KR 20090074925 A KR20090074925 A KR 20090074925A
Authority
KR
South Korea
Prior art keywords
layer
halftone
photoresist pattern
mask
light
Prior art date
Application number
KR1020080000642A
Other languages
English (en)
Other versions
KR101465474B1 (ko
Inventor
전우석
박정인
이희국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080000642A priority Critical patent/KR101465474B1/ko
Priority to US12/200,525 priority patent/US7951631B2/en
Publication of KR20090074925A publication Critical patent/KR20090074925A/ko
Application granted granted Critical
Publication of KR101465474B1 publication Critical patent/KR101465474B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

영역별로 투과율이 서로 다른 하프톤마스크와, 이의 제조방법 및 이를 이용한 어레이기판의 제조방법이 개시된다. 하프톤마스크는 투명기판, 차광층, 제1 불투명층 및 제2 불투명층을 포함한다. 투명기판은 차광영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는다. 차광층은 차광영역에 형성되어, 입사되는 광의 투과를 완전 차단한다. 제1 불투명층은 투명기판에 형성된다. 제2 불투명층은 투명기판에 형성된다. 제1 및 제2 불투명층들중 어느 하나는 제1 하프톤영역에 형성되고, 제1 및 제2 불투명층들은 제2 하프톤영역에서 서로 오버레이된다. 이에 따라, 영역별로 서로 다른 투과율들을 갖는 하프톤마스크를 제조하므로써, 하프톤마스크를 이용하는 공정시 잔류된 포토레지스트 패턴의 두께를 위치별로 제어할 수 있다.
마스크, 하프톤마스크, 포토레지스트, 패턴 두께, 잔류 패턴

Description

하프톤마스크와, 이의 제조방법 및 이를 이용한 어레이기판의 제조방법{HALFTONE MASK, METHOD OF MANUFACTURING THE SAME, AND METHOD OF MANUFACTURING AN ARRAY SUBSTRATE USING THE SAME}
본 발명은 하프톤마스크와, 이의 제조방법 및 이를 이용한 어레이기판의 제조방법에 관한 것으로, 보다 상세하게는 영역별로 서로 다른 투과율들을 갖는 하프톤마스크와, 이의 제조방법 및 이를 이용한 어레이기판의 제조방법에 관한 것이다.
일반적으로, 표시장치는 정보처리장치에서 처리된 영상 신호를 영상으로 변경한다.
다양한 표시장치들 중 하나인 액정표시장치는 액정을 이용하여 영상을 표시한다. 상기 액정표시장치는 액정을 제어하여 영상을 표시하기 위한 액정표시패널 및 상기 액정표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정표시패널은 어레이 기판, 컬러필터 기판 및 상기 어레이 기판 및 컬러필터 기판 사이에 개재된 액정층을 포함한다.
상기 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막트랜지스터와, 액정셀 단위 로 형성되어 박막트랜지스터에 접속된 화소전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
상기 칼라필터 기판은 액정셀 단위로 형성된 칼라필터들과, 상기 컬러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 상기 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
상기 액정패널은 상기 어레이 기판과 상기 칼라필터 기판을 별도로 제조하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
최근 개발된 박막트랜지스터 기판은 4매 마스크를 사용하여 제조된다. 4매의 마스크를 이용한 어레이 기판은 데이터 라인, 데이터 라인과 연결된 채널층, 채널층과 연결된 드레인 전극 및 한 프레임의 시간 동안 영상을 유지하기 위한 스토리지 커패시턴스 전극을 포함한다. 4매 마스크를 이용한 액정표시패널은 스토리지 커패시턴스 전극의 하부에 아몰퍼스 실리콘 패턴 및 고농도 이온도핑 아몰퍼스 실리콘 패턴과 같은 반도체 패턴들이 잔류한다.
한편, 어레이 기판의 제조 공정에서 노광 마스크 수를 줄이는 것은 공정의 단축 및 생산성 향상에 커다란 영향을 미친다. 이에 따라, 최근에는 제조 원가를 절감하기 위한 3매 마스크 공정이 개발되고 있다.
3매 마스크 공정에서는 게이트 금속 패턴 형성시 제1 마스크를 사용하고, 소스 금속 패턴 및 채널층 형성시 제2 마스크를 사용하며, 패시베이션 필름의 패터닝 공정에서 제3 마스크를 사용한다. 화소 전극은 리프트-오프 방식으로 패터닝 공정을 통해 형성된다. 한편, 상기 패시베이션 필름은 두번의 건식 식각 공정을 통해 패터닝된다.
한편, 액정패널의 크기가 증가함에 따라, 박막트랜지스터들이 형성된 어레이 기판의 제조 비용 및 불량율이 증가한다. 이러한 제조 비용 및 불량율을 줄이기 위해 기존의 슬릿마스크(Slit Mask)를 대체하는 하프톤마스크에 대한 연구 개발이 진행되고 있다.
상기 하프톤마스크는 상기 슬릿마스크에 비해서, 마스크 공정후, 잔류된 포토레지스트 패턴의 두께(rTPR)를 보다 용이하게 제어할 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 영역별로 서로 다른 투과율을 갖도록 배치된 하프톤층들을 통해 공정후 잔류된 포토레지스트 패턴의 두께(rTPR)를 위치별로 제어하기 위한 하프톤마스크를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 하프톤마스크의 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 하프톤마스크를 이용한 어레이기판의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 하프톤마스크는 투명기판, 차광층, 제1 불투명층 및 제2 불투명층을 포함한다. 상기 투명기판은 차광영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 상기 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는다. 상기 차광층은 상기 차광영역에 형성되어, 입사되는 광의 투과를 완전 차단한다. 상기 제1 불투명층은 상기 투명기판에 형성된다. 상기 제2 불투명층은 상기 투명기판에 형성된다. 여기서, 상기 제1 및 제2 불투명층들중 어느 하나는 상기 제1 하프톤영역에 형성되고, 상기 제1 및 제2 불투명층들은 상기 제2 하프톤영역에서 서로 오버레이된다.
본 실시예에서, 상기 제1 및 제2 불투명층들중 어느 하나는 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고, 나머지 하나는 상기 차광층에 대해 식각 선택비를 갖는 재질을 포함한다.
본 실시예에서, 상기 차광층은 크롬(Cr)을 포함할 수 있다. 여기서, 상기 제1 불투명층은 크롬 산화물(CrOx)이고, 상기 제2 불투명층은 몰리브덴 실리콘(MoSi)이다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예 1에 따른 하프톤마스크의 제조방법은 투명기판 위에 순차적으로 증착된 제2 하프톤층과 제1 하프톤층 위에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 제1 및 제2 하프톤층들을 제거하는 단계와, 전면에 차광층을 증착하는 단계와, 상기 제1 포토레지스트 패턴과 상기 제1 포토레지스트 패턴 위에 형성된 차광층을 리프트-오 프시켜 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제2 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층과 제1 하프톤층을 제거하는 단계와, 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예 2에 따른 하프톤마스크의 제조방법은, 투명기판의 전면에 증착된 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층을 제거하는 단계와, 전면에 제1 하프톤층을 형성한 후, 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제2 포토레지스트 패턴을 제외한 나머지 영역에 형성된 제1 하프톤층을 제거하는 단계와, 상기 제2 포토레지스트 패턴을 제거한 후, 일부 영역에 제3 포토레지스층을 형성한 후 전면에 제2 하프톤층을 증착하는 단계와, 상기 제3 포토레지스트 패턴을 리프트-오프시켜 일부 영역에 형성된 상기 제2 하프톤층을 제거하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예 3에 따른 하프톤마스크의 제조방법은, 투명기판의 전면에 증착된 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층을 제거하는 단계와, 전면에 제1 하프톤층을 형성한 후, 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제2 포토레지스트 패턴을 제외한 나머지 영역에 형성된 상기 제1 하프톤층을 제거하는 단계와, 전면에 제2 하프톤층을 증착한 후, 제3 포토레지스트 패턴을 형성하는 단계와, 상기 제3 포토레지스트 패턴을 마스크로 하여 상기 하프톤층을 제거한 후, 상기 제3 포토레지스트 패턴을 리프트-오프시켜 제거하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예 4에 따른 하프톤마스크의 제조방법은, 투명기판 위에 순차적으로 증착된 제1 하프톤층, 제2 하프톤층 및 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층을 제거하는 단계와, 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하여 차광층을 에칭 제거하는 단계와, 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스층을 마스크로 하여 상기 제1 하프톤층을 제거하는 단계와, 상기 제3 포토레지스층을 제거하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예 5에 따른 하프톤마스크의 제조방법은, 투명기판 위에 순차적으로 증착된 제2 하프톤층 및 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계와, 전면에 제1 하프톤층을 증착하는 단계와, 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제1 하프톤층을 제거하는 단계와, 일부 영역에 상기 제2 포토레지스트 패턴을 제거한 후, 일부 영역에 제3 포토레지스트 패턴을 형성하는 단계와, 상기 제3 포토레지스층을 마스크로 하여 상기 제2 하프톤층을 제거한 후, 상기 제3 포토레지스층을 제거하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 실시예 6에 따른 하프톤마스크의 제조방법은, 투명기판 위에 증착된 차광층 위에 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스층을 마스크로 하여 상기 차광층의 일부를 제거하는 단계와, 제2 하프톤층, 제1 하프톤층을 순차적으로 증착하는 단계와, 상기 제1 포토레지스트 패턴을 리프트-오프시켜 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 마스크로 하여 제1 하프톤층 및 차광층을 제거한 후, 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기한 본 발명의 또 다른 목적을 실현하기 위하여 일실시예에 따른 어레이 기판의 제조방법은, 제1 마스크를 이용하여, 투명기판상에 형성된 제1 금속층으로부터 게이트 전극 및 게이트 라인을 포함하는 게이트 금속 패턴을 형성하는 단계와, 상기 게이트 금속 패턴이 형성된 상기 투명기판 전면에 게이트 절연필름, 액티브층 및 제2 금속층을 순차적으로 형성하고, 상기 제2 금속층의 상부에 포토레지스트 패턴을 형성하는 단계와, 차광 영역과, 투광 영역과, 제1 하프톤 영역과, 상기 제1 하프톤 영역을 통해 투과되는 광보다 상대적으로 적은 일부 광을 투과시키고, 나머지 광을 차단하는 제2 하프톤 영역을 갖는 제2 마스크를 이용하여, 스위칭 영역, 스토리지 영역, 데이터 영역에 대응하는 포토레지스트 패턴을 패터닝하는 단계와, 상기 포토레지스트 패턴 사이로 노출된 상기 제2 금속층, 상기 액티브층의 일부를 제거하여 소스-드레인 전극 패턴 및 데이터 라인을 형성하는 단계와, 상기 액티브층 상부에 형성된 포토레지스트 패턴을 제거하고, 상기 게이트 전극 상부영역 에 부분 노광된 포토레지스트 패턴을 제거하여 금속패턴을 노출시키는 단계와, 상기 포토레지스트 패턴 사이로 노출된 금속패턴과 상기 금속패턴의 하부에 형성된 액티브층의 일부를 제거하여 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극과 상기 데이터 라인이 형성된 기판 전면에 패시베이션 필름과 유기절연층을 순차적으로 형성하는 단계와, 차광 영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 상기 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는 제3 마스크를 이용하여, 상기 유기절연층을 패터닝하여, 상기 드레인 전극 위에 형성된 패시베이션 필름을 노출하는 드레인 콘택 슬릿부와, 상기 스토리지 캐패시터용 하부전극에 대응하는 게이트 금속패턴 위에 형성된 패시베이션 필름에 대응하는 유기절연층을 제거하여 스토리지 슬릿부를 형성하는 단계와, 상기 드레인 콘택 슬릿부에 대응하여 노출된 패시베이션 필름과 상기 스토리지 슬릿부에 대응하여 잔류하는 유기절연층 및 패시베이션 필름의 일부를 제거하고, 투명 도전성 금속물질을 증착하는 단계와, 제4 마스크를 이용하여, 화소전극을 형성하는 단계를 포함한다.
상기한 본 발명의 또 다른 목적을 실현하기 위하여 다른 실시예에 따른 어레이 기판의 제조방법은, 제1 마스크를 이용하여, 투명기판 위에 게이트 배선, 스토리지 배선 및 박막트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 베이스 기판 위에 게이트 절연필름, 채널층 및 소스 금속층을 순차적으로 형성하는 단계와, 제2 마스크를 이용하여, 상기 소스 금속층 및 채널층을 패터닝하여 소스 배선, 박막트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴 및 채널부를 형성하는 단계와, 상기 제2 금속패턴 위에 패시베이션 필름 및 포토레지스트막을 형성하는 단계와, 차광 영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 상기 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는 제3 마스크를 이용하여, 상기 포토레지스트막을 패터닝하여 상기 게이트 배선, 소스 배선 및 박막트랜지스터에 대응하는 제1 패턴부 및 상기 스토리지 배선 위에 형성되며 상기 스토리지 배선 위의 단차부에 대응하여 상대적으로 두껍게 형성된 제2 패턴부를 형성하는 단계와, 상기 제1 및 제2 패턴부들을 이용하여 상기 패시베이션 필름 및 상기 게이트 절연필름을 식각하는 단계와, 상기 제1 패턴부를 이용하여 화소 전극을 형성하는 단계를 포함한다.
이러한 하프톤마스크와, 이의 제조방법 및 이를 이용한 어레이기판의 제조방법에 의하면, 영역별로 서로 다른 투과율들을 갖는 하프톤마스크를 제조하므로써, 상기 하프톤마스크를 이용하는 공정시, 잔류된 포토레지스트 패턴의 두께를 위치별로 제어하여 잔류된 포토레지스트 패턴의 두께를 다양화할 수 있다. 또한, 다양화된 포토레지스트 패턴의 두께를 통해 어레이기판의 제조 공정을 단순화할 수 있고, 불량을 제거할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용 되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
<실시예 1 >
<하프톤마스크의 제조방법>
도 1a 내지 도 1f는 본 발명의 실시예 1에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 1a를 참조하면, 투명기판(BSG) 위에 순차적으로 증착된 제2 하프톤층(HTL2) 및 제1 하프톤층(HTL1) 위의 일부 영역에 제1 포토레지스트 패턴들(PR1)을 형성한다. 본 실시예에서, 하프톤마스크에 입사되는 광을 차광하는 차광층은 크롬(Cr)을 포함할 수 있다. 따라서, 상기 제1 하프톤층(HTL1)은 크롬산화물(CrOx)과 같이 크롬(Cr)과의 식각 선택비가 없는 재질을 포함하고, 상기 제2 하프톤층(HTL2)은 몰리브덴 실리콘(MoSi)과 같이 크롬(Cr)과의 식각 선택비가 있는 재질을 포함한다.
도 1b를 참조하면, 상기 제1 포토레지스트 패턴들(PR1)을 마스크로 하여 노광, 현상 및 세정 공정을 포함하는 에칭 공정을 통해 상기 제1 포토레지스트 패턴들(PR1)을 제외한 나머지 영역에 형성된 제1 및 제2 하프톤층들(HTL1, HTL2)을 제거한다.
도 1c를 참조하면, 도 1b에 도시된 결과물의 전면에 크롬(Cr)을 증착한다.
도 1d를 참조하면, 상기 제1 포토레지스트 패턴들(PR1)과, 상기 제1 포토레 지스트 패턴들(PR1) 위에 형성된 크롬층(CRL)을 리프트-오프시킨 후 일부 영역에 제2 포토레지스트 패턴들(PR2)을 형성한다. 상기 제2 포토레지스트 패턴들(PR2)중 하나는 상기 크롬층(CRL)과 상기 제1 하프톤층(HTL1) 모두를 커버할 수도 있고, 다른 하나는 상기 크롬층(CRL)의 일부와 상기 제1 하프톤층(HTL1)의 일부를 커버할 수도 있다.
도 1e를 참조하면, 상기 제2 포토레지스트 패턴들(PR2)을 마스크로 하여 노광, 현상 및 세정 공정 등을 포함하는 에칭 공정을 통해 상기 제2 포토레지스트 패턴들(PR2)을 제외한 나머지 영역에 형성된 크롬층(CRL)과 제1 하프톤층(HTL1)을 제거한다. 여기서, 상기 제2 하프톤층(HTL2)은 크롬과 식각 선택비를 가지고 있으므로 제거되지 않고 잔류한다.
도 1f를 참조하면, 상기 제2 포토레지스트 패턴들(PR2)을 제거하여 본 발명의 실시예 1에 따른 하프톤마스크를 완성한다. 도 1f에서, 화살표의 굵기는 하프톤마스크를 통과하는 빛의 투과 정도를 나타낸 것이다.
본 발명의 실시예 1에 따른 하프톤마스크에는 완전히 오픈된 영역, 제2 하프톤층(HTL2)에 의해 커버된 영역, 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)에 의해 커버된 영역, 그리고 완전히 커버된 영역이 형성된다.
따라서, 상기 완전히 오픈된 영역은 투과 영역(TLA)을 정의하고, 상기 제2 하프톤층(HTL2)에 의해 커버된 영역은 상대적으로 많은 광을 투과하는 제1 하프톤 영역(HA1)을 정의하며, 상기 제1 및 제2 하프톤층들(HTL1, HTL2)에 의해 커버된 영역은 상대적으로 적은 광을 투과하는 제2 하프톤 영역(HA2)을 정의하고, 상기 크롬 층(CRL)에 의해 완전히 커버된 영역은 차광 영역(BLA)을 정의한다.
이처럼, 본 발명의 실시예 1에 따른 하프톤마스크의 투과율은 하프톤층들의 두께로 조절될 수 있다. 따라서, 상기 하프톤마스크를 이용한 동일한 노광량이 입사되는 공정에서, 상대적으로 투과율이 높으면 잔류된 포토레지스트 패턴의 두께가 상대적으로 얇고, 상대적으로 투과율이 낮으면 잔류된 포토레지스트 패턴의 두께는 상대적으로 두껍다.
이하에서, 본 발명에 따른 차등 하프톤마스크를 이용한 어레이 기판의 제조방법들이 설명된다.
<어레이기판의 제조방법-1>
도 2는 본 발명의 실시예 1에 따른 어레이기판의 제조방법을 설명하는 평면도이다. 도 3a 내지 도 3f는 도 2에 도시된 어레이기판을 라인 I-I'로 절단한 단면도들이다.
도 2 및 도 3a를 참조하면, 투명기판(10)상에 제1 금속층(미도시)을 형성한다. 상기 제1 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등을 포함한다. 상기 제1 금속층은 스퍼터링 공정에 의해 증착될 수 있다. 또한, 상기 제1 금속층은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
이어, 제1 마스크(MASK1)를 이용하는 사진 식각 공정으로, 상기 제1 금속층의 일부를 식각하여, 게이트 금속 패턴 및 스토리지 전극 패턴(STL)을 형성한다. 상기 게이트 금속 패턴은 게이트 라인(GL), 상기 게이트 라인(GL)에서 돌출되도록 연장된 게이트 전극(120)을 포함한다. 상기 게이트 라인(GL) 및 상기 스토리지 전극 패턴(STL)은 제1 방향, 예를들어, 평면상에서 관찰할 때, X-축 방향으로 연장된다.
이어, 도 2 및 도 3b를 참조하면, 상기 게이트 금속 패턴 및 상기 스토리지 전극 패턴(STL)이 형성된 투명기판(10)의 전면에 게이트 절연필름(12), 액티브층(142) 및 제2 금속층을 형성한다. 상기 액티브층(142)은 하부에 형성된 순수 비정질 실리콘층, 상부에 형성된 불순물 비정질 실리콘층을 포함할 수 있다. 상기 게이트 절연필름(12)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 유기절연 물질 그룹 중 선택된 하나를 증착하여 형성한다. 상기 게이트 절연필름(12)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다. 상기 제2 금속층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속물질 중 선택된 하나를 증착하여 형성한다.
이어, 상기 제2 금속층의 상부에는 포토레지스트(photoresist)층을 도포하여 PR층(미도시)을 형성한다. 여기서, 상기 PR층은 빛을 받은 부분이 노광되어 현상되는 포지티브형(positive type)을 사용한다.
이어, 상기 PR층이 형성된 기판의 상부에 투과영역, 차단영역, 그리고 하프톤 영역을 갖는 제2 마스크(MASK2)를 위치시킨다. 상기 하프톤 영역은 상기 게이트 전극의 상부에 대응하여 위치시킨다. 여기서, 상기 하프톤 영역에 대응하는 상기 PR층은 상기 투과영역에 비해 일부분만 노광되는 특성이 있다.
이어, 상기 제2 마스크(MASK2)의 상부로 빛을 조사하는 노광공정(exposure), 노광된 부분을 제거하는 현상공정(develop)을 진행한다. 이에 따라, 스위칭 영역과 스토리지 영역과 데이터 영역에 패턴된 PR층이 형성된다. 상기 스위칭 영역은 박막트랜지스터에 대응하고, 상기 스토리지 영역은 스토리지 전극 패턴(STL)에 대응하며, 상기 데이터 영역은 데이터 라인(DL)에 대응한다.
이어, 상기 패턴된 PR층 사이로 노출된 제2 금속층을 식각한 후, 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각한다. 상기 제2 금속층은 습식식각 공정을 통해 형성될 수 있고, 상기 불순물 비정질 실리콘층과 순수 비정질 실리콘층은 건식식각 공정을 통해 형성될 수 있다. 이에 따라, 상기 스위칭 영역과 데이터 영역에는 소스-드레인 전극 패턴과, 상기 소스-드레인 전극 패턴에서 연장된 데이터 라인이 형성된다.
이어, 상기 스위칭 영역에 채널을 형성하기 위한 이전 공정으로, 상기 채널의 상부에 형성된 PR층을 제거하기 위해 애싱공정(ashing processing)을 진행한다. 이에 따라, 상기 게이트 전극 상부영역에 부분 노광되었던 얇은 PR층이 제거되는 동시에, 상기 각 PR패턴의 주변이 깍여 나가 하부의 금속패턴이 노출된다.
이어, 상기 PR패턴 사이로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 건식식각을 통해 제거하는 공정을 진행하여 하부의 순수 비정질 실리콘층을 노출하는 공정을 진행한다.
이때, 패턴된 PR층 사이로 노출된 금속층이 몰리브덴(Mo)라면, 건식식각으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 한꺼번에 제거할 수 있다. 한편, 상기 금속층이 크롬(Cr)이라면, 상기 PR 패턴 사이로 노출된 금속층을 먼저 습식식각을 통해 제거한 후, 연속하여 건식식각으로 그 하부의 불순물 비정질 실리콘층을 제거하는 공정을 진행한다.
이와 같은 공정을 통해, 상기 스위칭 영역에서는 상기 소스-드레인 전극패턴이 다시 한번 패턴되어, 서로 이격된 소스 전극과 드레인 전극이 구성되며, 서로 이격된 사이로 액티브층중 액티브 채널영역이 노출되는 결과를 얻을 수 있다.
이상과 같이 제2 마스크 공정을 통해, 액티브층(142), 소스 전극(154), 드레인 전극(156) 및 데이터 라인(DL)이 형성된다.
이어, 도 2 및 도 3c를 참조하면, 상기 소스 및 드레인 전극들(154, 156)과 데이터 라인(DL) 등이 형성된 투명기판(10) 의 전면에 패시베이션 필름(13)과 유기절연층(15)을 순차적으로 형성한다.
이어, 도 2 및 도 3d를 참조하면, 제3 마스크(MASK3)를 이용하는 사진 식각 공정으로 상기 유기절연층(15)을 패터닝하여, 상기 드레인 전극(156) 위에 형성된 패시베이션 필름(13)을 노출하는 드레인 콘택 슬릿부와, 상기 스토리지 캐패시터용 하부전극(STL)에 대응하는 게이트 금속패턴 위에 형성된 패시베이션 필름(13)에 대응하는 유기절연층(15)을 제거하여 스토리지 슬릿부를 형성한다.
상기 드레인 콘택 슬릿부에 대응하는 콘택 슬릿 영역(CNT Slit)에서 잔류된 포토레지스트 패턴의 두께는 상기 스토리지 슬릿부에 대응하는 스토리지 슬릿 영역(Cst Slit)에 잔류하는 포토레지스트 패턴의 두께보다 두껍다. 따라서, 상기 콘택 슬릿 영역에 대응하여 투과율이 낮은 영역(즉, 제2 하프톤 영역(HA2))과, 상기 스토리지 슬릿 영역에 대응하여 투과율이 높은 영역(즉, 제1 하프톤 영역(HA1))을 갖는 하프톤마스크를 배치한다. 이에 따라, 일반적으로 이용되는 슬릿 마스크를 공정 마진(margin)이 우수한 하프톤마스크로 대체할 수 있다.
이어, 애싱공정을 통해 상기 콘택 슬릿 영역(CNT Slit)에 대응하여 노출된 패시베이션 필름(13)과 상기 스토리지 슬릿 영역(Cst Slit)에 대응하여 잔류하는 유기절연층(15) 및 패시베이션 필름(13)의 일부를 제거한다.
이어, 도 2 및 도 3e를 참조하면, 상기 유기절연층(15)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속물질 중 선택된 하나를 증착한다. 이어, 제4 마스크 공정으로 패터닝하여, 상기 드레인 전극(156)과 접촉하면서 상기 화소영역을 지나 상기 금속패턴과 접촉하는 투명 화소전극을 형성한다. 상술된 공정을 통해 액정표시장치용 어레이기판이 제조된다.
이상에서 설명된 바와 같이, 4매 마스크 공정을 통해 제조되는 어레이 기판에서, 콘택 영역과 스토리지 영역을 형성할 때, 본 발명에 따른 하프톤마스크를 이용하므로써, 다중 슬릿 마스크를 이용하는 공정에 비해 공정 마진을 확보할 수 있다.
<어레이기판의 제조방법-2>
도 4는 본 발명의 실시예 2에 따른 어레이기판의 제조방법을 설명하는 평면도이다. 도 5a 내지 도 5l은 도 4에 도시된 어레이기판을 라인 II-II'으로 절단한 단면도들이다.
도 4 및 도 5a를 참조하면, 투명기판(110) 위에 제1 금속층(미도시)을 형성 한다. 상기 제1 금속층(미도시)은 예를들어, 알루미늄층과 몰리브덴층이 순차적으로 적층된 Mo/Al 2층막 구조를 갖는다. 이와 달리, 상기 제1 금속 패턴은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금이 1층 또는 복수의 층들로 형성될 수 있다. 상기 제1 금속층은 스퍼터링 공정에 의해 증착될 수 있다. 또한, 상기 제1 금속층은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
이어, 제1 마스크(MASK1)를 이용한 사진 식각 공정으로 상기 제1 금속층(미도시)의 일부를 식각하여 게이트 라인(GL), 상기 게이트 라인(GL)으로부터 연결된 게이트 전극(120) 및 스토리지 공통라인(STL)을 포함하는 제1 금속 패턴을 형성한다. 상기 게이트 라인(GL)은 제1 방향, 예를들어, 평면상에서 관찰할 때, X-축 방향으로 연장되고, 상기 스토리지 공통라인(STL)은 상기 게이트 라인(GL)들 사이에서 상기 제1 방향으로 연장된다.
도 4 및 도 5b를 참조하면, 상기 제1 금속 패턴이 형성된 투명기판(110) 위에 상기 제1 금속패턴을 커버하도록 게이트 절연필름(130)을 형성한다. 예를들어, 상기 게이트 절연필름(130)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 1500 ~ 2500 의 두께로 형성된다. 상기 게이트 절연필름(130)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다. 이어, 상기 게이트 절연필름(130) 위에 비정질 실리콘(a-Si:H)으로 이루어진 활성층(140a) 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루 어진 오믹 콘택층(140b)을 순차적으로 형성한다. 상기 활성층(140a) 및 오믹 콘택층(140b)은 상기 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다.
이어, 상기 오믹 콘택층(140b) 위에 제2 금속층(150)을 형성한다. 상기 제2 금속층(150)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등을 포함한다. 상기 제2 금속층(150)은 스퍼터링 공정에 의해 증착될 수 있다. 또한, 상기 제2 금속층(150)은 물리적 성질이 다른 두 개 이상의 층으로 형성할 수 있다. 예를들어, 상기 제2 금속층(150)은 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 단일층으로 형성될 수 있다. 또한, 상기 제2 금속층(150)은 몰리브덴층/알루미늄층/몰리브덴층이 순차적으로 적층된 구조로 형성될 수도 있다.
이어, 상기 제2 금속층(150) 전면에 포토레지스트 막(PR)을 도포한 후, 제2 마스크(MASK 2)를 이용하여 패터닝한다. 상기 포토레지스트 패턴(PR)은 일례로써, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다. 상기 제2 마스크(MASK 2)는 투명기판(210)에서 정의되는 개구부, 차광부 및 하프톤부를 포함한다. 상기 차광부는 크롬층(CRL)을 포함할 수 있다. 상기 하프톤부는 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)중 적어도 하나 이상을 포함할 수 있다.
상기 개구부는 광이 대략 100% 투과되는 영역이며, 상기 개구부에 대응하는 포토레지스트 막(PR)은 현상액에 의해 모두 용해된다. 상기 차광부는 광이 전혀 투과되지 않는 영역으로, 상기 차광부에 대응하는 포토레지스트 패턴(PR)은 현상액에 의해 용해되지 않는다. 상기 하프톤부는 하나 이상의 하프톤층이 형성된 영역이다. 상기 하프톤층에 의해 입사되는 일부 광이 투과된다. 따라서, 상기 하프톤부에 대응하는 포토레지스트 막(PR)은 소량 노광된다. 이에 따라, 상기 하프톤부에 대응하는 포토레지스트 막(PR)을 현상하면 상기 차광부에 대응하는 포토레지스트 막(PR) 보다 얇게 잔류한다.
따라서, 상기 차광부에 대응하는 포토레지스트 패턴(PR)은 제1 두께부(12)가 되고, 상기 하프톤부에 대응하는 영역은 상기 제1 두께보다 얇은 제2 두께부(14)가 된다. 이때, 상기 제1 두께부(12)는 데이터 라인(DL)과, 박막트랜지스터(QD)의 소스 전극(154) 및 드레인 전극(156)을 형성하기 위한 패턴부이고, 상기 제2 두께부(14)는 박막트랜지스터(QD)의 채널부(142)를 형성하기 위한 패턴부이다.
도 4 및 도 5c를 참조하면, 상기 제1 두께부(12) 및 제2 두께부(14)를 이용하여 상기 금속층(150)을 습식 식각한다. 이에 따라, 전극 패턴(152) 및 데이터 라인(DL)을 포함하는 제2 금속 패턴이 형성된다. 상기 전극 패턴(152)은 게이트 전극(120) 및 스토리지 공통라인(STL)과 소정영역 중첩되도록 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향과 교차하는 제2 방향, 예를들어, 평면상에서 관찰할 때, Y-축 방향으로 연장된다. 상기 제1 방향으로 연장된 게이트 라인(GL)들과, 상기 제2 방향으로 교차하는 데이터 라인(DL)들에 의해 상기 투명기판(110) 상에는 복수의 화소부(P)가 정의된다.
이어, 상기 제2 금속 패턴을 식각 마스크로 하여 상기 활성층(140a) 및 오믹 콘택층(140b)을 식각한다. 상기 활성층(140a) 및 오믹 콘택층(140b)의 식각은 일례로써 건식 식각으로 진행된다. 상기 건식 식각 공정이 종료하면, 상기 제2 금속 패 턴의 하부에는 상기 제2 금속 패턴과 동일하게 패터닝된 채널층(140)이 형성된다.
도 4 및 도 5d를 참조하면, 산소 플라즈마를 이용한 애싱공정을 수행하여 상기 포토레지스트 패턴(PR)의 일정두께를 제거한다. 이에 따라, 상기 제1 두께부(12) 보다 얇은 두께로 형성되었던 상기 제2 두께부(14)가 제거되고, 상기 제1 두께부(12)는 소정두께로 잔류한다. 상기 제2 두께부(14)가 제거된 영역에는 상기 전극 패턴(152)이 노출된다.
도 4 및 도 5e를 참조하면, 잔류하는 상기 제1 두께부(12)를 식각 마스크로 하여 상기 전극 패턴(152)을 식각한다. 상기 전극 패턴(152)의 식각은 일례로써, 습식식각으로 진행된다. 이에 따라, 박막트랜지스터의 소스 전극(154) 및 상기 소스 전극(154)으로부터 소정 간격 이격된 드레인 전극(156)이 형성된다. 상기 드레인 전극(156)은 스토리지 공통 라인(STL)과 중첩되는 콘택부(CH)를 포함한다. 한편, 상기 콘택부(CH)의 가장자리 영역에는 상기 스토리지 공통라인과(STL)의 중첩으로 인한 제1 단차부(22)가 형성된다. 또한, 상기 스토리지 공통라인(STL)의 가장자리 영역과 상기 투명기판(110) 사이에는 제2 단차부(24)가 형성된다.
이어, 상기 소스 전극(154) 및 드레인 전극(156)을 식각 마스크로 하여 상기 오믹 콘택층(140b)을 건식 식각한다. 이에 따라, 상기 소스 전극(154)과 상기 드레인 전극(156) 사이에서 활성층(140a)을 노출시키는 채널부(142)가 형성된다. 이어, 산소 플라즈마를 이용한 애싱공정을 수행하여 상기 소스 전극(154) 및 드레인 전극(156) 위에 잔류하는 상기 제1 두께부(12)를 제거한다. 이에 따라, 상기 투명기판(110) 위에는 게이트 전극(120), 소스 전극(154), 드레인 전극(156) 및 채널 부(142)를 포함하는 박막트랜지스터(QD)가 형성된다.
도 4 및 도 5f를 참조하면, 상기 박막트랜지스터(QD)가 형성된 게이트 절연필름(130) 위에 패시베이션 필름(160) 및 포토레지스트 패턴(PR)을 순차적으로 형성한다. 상기 패시베이션 필름(160)은 예를들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 형성할 수 있으며, 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다. 상기 포토레지스트 패턴(PR)은 일례로서, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다.
도 4 및 도 5g를 참조하면, 상기 포토레지스트 막(PR) 위에 개구부(310), 차광부(320) 및 하프톤부(330)를 갖는 제3 마스크(MASK 3)를 배치한다. 즉, 상기 제3 마스크(MASK3)는 본 발명에 따른 차등 하프톤층들을 갖는 하프톤마스크이다.
상기 개구부(310)는 데이터 라인(DL), 게이트 라인(GL), 박막트랜지스터(QD) 및 스토리지 공통라인(STL)을 제외한 나머지 영역에 대응하도록 배치한다. 상기 개구부(310)에 대응하는 포토레지스트 패턴(PR)은 현상액에 의해 모두 제거되므로, 상기 개구부(310)에 대응하는 투명기판(110) 상에는 패시베이션 필름(160)이 노출된다.
상기 차광부(320)는 데이터 라인(DL), 게이트 라인(GL) 및 박막트랜지스터(QD)에 대응하도록 배치한다. 포지티브 포토레지스트를 이용한 경우, 차광된 영역은 현상액에 의해 용해되지 않는다. 따라서, 상기 포토레지스트 막(PR)을 현상하면 박막트랜지스터(QD), 데이터 라인(DL) 및 게이트 라인(GL)에 대응하여 현상하기 전과 동일한 두께의 제1 패턴부(a)가 형성된다.
상기 하프톤부(330)는 스토리지 공통 라인(STL)에 대응하여 배치한다. 상기 하프톤부(330)를 통해 광의 일부가 투과되므로, 상기 하프톤부(330)에 대응하는 포토레지스트 패턴(PR)은 현상액에 의해 소량 용해된다. 따라서, 상기 하프톤부(330)에는 상기 제1 패턴부(a)보다 얇은 두께의 포토레지스트 패턴(PR)이 잔류한다.
구체적으로, 상기 하프톤부(330)에는 제2 하프톤층(HTL2)이 형성되어 상대적으로 많은 광을 투과하는 제1 하프톤 영역과, 상기 제2 하프톤층(HTL2)과 제1 하프톤층(HTL1)이 오버레이되어 상대적으로 적은 광을 투과하는 제2 하프톤 영역이 형성된다. 상기 제1 하프톤 영역은 상기 스토리지 공통라인(STL) 상에 형성된 제1 및 제2 단차부(22, 24)에 대응하여 배치된다. 상기 제2 하프톤 영역에는 상기 제1 하프톤 영역에 비해 제1 하프톤층(HTL1) 이 더 형성되므로 광투과율이 감소한다. 따라서, 노광된 포토레지스트 막(PR)을 현상하면, 상기 제1 및 제2 단차부(22, 24)에 대응하여 상대적으로 두껍게 형성된 제2 패턴부(b)가 형성된다. 상기 제2 패턴부(b)를 상기 제1 및 제2 단차부(22, 24)에 대응하여 상대적으로 두껍게 형성하는 이유는 후술하는 제1 및 제2 건식 식각 공정 중에 상기 제1 및 제2 단차부(22, 24)에 형성된 금속 패턴의 노출을 방지하기 위해서이다.
상기 포토레지스트 패턴(PR)은 후술하는 열경화 공정에 의해 소정의 유동성을 갖게된다. 이에 따라, 상기 제1 및 제2 단차부(22, 24)에 대응하는 포토레지스트 패턴(PR)이 하부로 흘러내리는 포토레지스트 리플로우(PR REFLOW) 현상이 나타나므로, 제1 및 제2 단차부(22, 24)에 해당하는 포토레지스트 패턴(PR)의 두께가 감소한다. 또한, 후술하는 제1 건식 식각 공정에서 사용되는 산소 가스(O2)로 인해 상기 포토레지스트 패턴(PR)의 소정두께가 식각된다. 이에 따라, 상기 제1 및 제2 단차부(22)에 해당하는 포토레지스트 패턴(PR)의 두께가 더욱 감소한다. 따라서, 후술하는 건식 식각 공정에서 제1 및 제2 단차부(22, 24)에 해당하는 패시베이션 필름(160)의 식각 방지 기능이 저하된다.
따라서, 본 발명에서는 상기 제1 및 제2 단차부(22, 24)에 대응하여 포토레지스트 패턴(PR)을 상대적으로 두껍게 형성하므로써, 상기 제1 및 제2 단차부(22, 24)에 해당하는 패시베이션 필름(160)이 과잉 식각되는 것을 방지할 수 있다. 이에 따라, 상기 패시베이션 필름(160) 하부에 형성된 금속 패턴의 노출이 방지되므로, 추후에 형성하는 화소 전극과의 쇼트 불량이 방지된다.
한편, 상기 하프톤부(330)와 상기 개구부(310)의 경계부에서는 상기 하프톤부(330)의 중앙부분에서 보다 노광량이 증가한다. 따라서, 노광된 포토레지스트막을 현상하면, 상기 경계부에 해당하는 포토레지스트 패턴(PR)이 상대적으로 얇은 두께로 잔류한다. 따라서, 상기 개구부(310)와 인접하는 하프톤부(330)에는 상기 제2 영역(334)보다 광투과율이 낮은 상기 제1 영역(332)을 형성하므로써 경계부에 해당하는 포토레지스트 패턴(PR)의 과도한 두께 감소를 방지할 수 있다.
본 실시예에서, 포지티브 포토레지스트를 이용하여 포토레지스트 패턴이 형성되었으나, 상기 포토레지스트 패턴은 네가티브 포토레지스트를 이용하여 형성될 수도 있다. 상기 네가티브 포토레지스트를 이용할 경우, 하프톤마스크인 상기 제3 마스크의 개구부와 차광부는 서로 상반되는 영역에 형성된다. 또한, 상기 하프톤부의 제1 영역과 제2 영역도 서로 상반되는 영역에 형성된다.
도 4 및 도 5h를 참조하면, 현상된 상기 포토레지스트 패턴(PR)에 경화 공정을 수행한다. 경화 공정을 수행하면 상기 포토레지스트 패턴(PR)이 열에 의해 소정의 유동성을 갖게 된다. 따라서, 상기 제1 및 제2 단차부(22, 24)에 해당하는 포토레지스트 패턴(PR)이 하부로 흘러내리는 리플로우(Reflow) 현상이 나타난다. 이에 따라, 상기 제1 및 제2 단차부(22, 24)에 해당하는 포토레지스트 패턴(PR)의 두께가 소량 감소하므로 상기 제2 패턴부(b)의 두께가 균일해진다.
이어, 상기 경화된 포토레지스트 막(PR)을 식각 마스크로 하여 상기 패시베이션 필름(160) 및 게이트 절연필름(130)을 제1 건식 식각한다. 상기 패시베이션 필름(160) 및 게이트 절연필름(130)이 식각된 영역에는 투명기판(110)이 노출된다. 상기 건식 식각에는 예를들어, SF6, CF4 등의 식각 가스를 사용한다. 한편, 상기 식각 가스는 식각 균일도를 향상시키기 위하여 소량의 산소 가스(O2)를 포함한다. 상기 산소 가스(O2)는 상기 포토레지스트 패턴(PR)을 식각할 수도 있다. 따라서, 상기 건식 식각 공정 시 상기 포토레지스트 패턴(PR)의 일부도 식각된다. 이때, 상기 스토리지 공통라인(STL)의 상기 제1 및 제2 단차부(22,24) 상에는 균일한 두께의 제2 패턴부(b)가 잔류하므로 상기 제1 건식 식각 공정에 의한 상기 제1 및 제2 단차부(22, 24)의 과잉 식각이 방지된다.
도 4 및 도 5i를 참조하면, 산소 플라즈마를 이용하는 애싱공정을 수행하여, 상기 포토레지스트 패턴(PR)의 일정 두께를 제거한다. 이에 따라, 상기 스토리지 공통라인(STL)에 대응하여 상기 제1 패턴부(a)보다 얇은 두께로 형성된 상기 제2 패턴부(b)가 제거된다. 상기 제1 패턴부(a)는 상기 데이터 라인(DL), 게이트 라 인(GL) 및 박막트랜지스터(QD)에 대응하여 소정 두께로 잔류한다.
도 4 및 도 5j를 참조하면, 상기 잔류하는 제1 패턴부(a)를 식각 마스크로 하여 상기 패시베이션 필름(160)을 제2 건식 식각한다. 이에 따라, 상기 스토리지 공통라인(STL)상의 상기 콘택부(CH)가 노출된다. 한편, 건식 식각 공정은 등방성 식각으로 수행되므로 상기 패시베이션 필름(160)이 상기 제1 패턴부(a)보다 함입되는 언더 커팅(Under cutting)이 발생한다.
도 4 및 도 5k를 참조하면, 상기 제1 패턴부를 커버하도록 투명기판(110) 상에 투명한 도전성 물질로 이루어진 도포막을 증착한다. 상기 투명한 도전성 물질은 일례로 ITO, 또는 IZO로 이루어진다. 상기 도포막 증착시, 상기 언더 커팅(U)으로 인해 상기 제1 패턴부(a) 위에 형성된 도포막(170a)과 상기 투명기판(110) 위에 형성된 도포막(170b)은 전기적으로 분리된다.
도 4 및 도 5l을 참조하면, 상기 제1 패턴부(a)가 형성된 투명기판(110)을 PR 스트리퍼 용액에 담근다. 상기 PR 스트리퍼 용액은 상기 제1 패턴부(a)에 침투하여 상기 제1 패턴부(a)를 제거한다. 이때, 상기 제1 패턴부(a)가 제거됨과 동시에 상기 제1 패턴부(a) 상에 형성된 도포막(170a)도 제거된다.
이에 따라, 상기 화소부(P) 위에는 상기 콘택부(CH)를 통해 상기 드레인 전극(156)과 전기적으로 접촉하는 화소 전극(PE)이 패터닝된다.
이하에서, 본 발명에 따른 하프톤마스크에 의해 균일한 두께로 잔류하는 포토레지스트 패턴에 대해서 설명한다.
도 6a는 일반적인 다중 슬릿마스크에 의해 제조되는 어레이 기판에 구비되는 박막트랜지스터의 경사부를 설명하는 단면도이고, 도 6b는 본 발명에 따른 하프톤마스크에 의해 제조되는 어레이 기판에 구비되는 박막트랜지스터의 경사부에 대응하는 단면도이다.
도 6a를 참조하면, 투명기판(110)의 일부 영역(박막트랜지스터 영역)에 형성되는 박막트랜지스터는 일정 높이를 갖는다. 여기서, 상기 박막트랜지스터는 순차적으로 형성된 게이트 전극(120), 게이트 절연층(130), 액티브층(142) 및 소스-드레인 전극(156)에 의해 정의될 수 있다. 상기 게이트 절연층(130)은 상기 게이트 전극(120)과 상기 투명기판(110)의 나머지 영역에 일정 두께로 형성되고, 상기 액티브층(142) 및 소스-드레인 전극(156)은 패터닝되어 상기 게이트 전극(120)을 커버한다. 또한, 상기 박막트랜지스터 및 상기 게이트 절연층(130)을 커버하도록 패시베이션 필름(160) 및 포토레지스트 패턴(PR)이 형성된다.
하지만, 상기 박막트랜지스터는 투명기판(110)에서 일정 높이를 가지므로, 상기 박막트랜지스터의 경사부에는 일정 단차가 존재한다. 이에 따라, 상기 포토레지스트 패턴(PR)을 부분적으로 제거하기 위해 다중 슬릿마스크(SLMA)가 이용되더라도 균일한 광이 포토레지스층(PR)에 인가되므로 상기한 경사부에는 상대적으로 두꺼운 포토레지스트 패턴이 잔류한다.
이처럼, 다중 슬릿마스크(SLMA)를 사용하더라도 단차부에 대응하는 경사면에는 잔류되는 포토레지스트 패턴(PR)의 두께가 상대적으로 두꺼워 후속 공정에서 불량을 야기한다. 이러한 잔류되는 포토레지스트 패턴(PR)의 두께를 균일하게 하기 위해, 금속부와 비금속부의 슬릿 디자인을 서로 다르게 적용된 마스크를 이용하여 부분 노광 에너지를 변동시키는 기술이 개발되고 있다.
하지만, 본 발명에 따른 차등 하프톤마스크를 이용하면, 상기한 단차부에 대응하는 경사면에 잔류되는 포토레지스트 패턴(PR)의 두께는 균일하게 유지할 수 있다.
도 6b를 참조하면, 박막트랜지스터의 경사 영역에 대응하여 형성된 제2 하프톤층(HTL2)과, 나머지 영역에 대응하여 오버레이된 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)을 갖는 하프톤마스크(HTMA)가 배치된다. 이에 따라, 박막트랜지스터의 경사 영역에는 상대적으로 많은 광이 제공되고, 나머지 영역에는 상대적으로 적은 광이 제공되므로, 포토레지스트 패턴은 실질적으로 균일한 두께로 잔류된다.
한편, 금속부에 대응하여 상대적으로 낮은 투과율을 갖는 하프톤층과, 비금속부에 대응하여 상대적으로 높은 투과율을 갖는 하프톤층을 갖는 하프톤마스크(HTMA)가 적용될 수도 있다.
이상에서 설명된 바와 같이, 하프톤마스크를 이용하여 어레이 기판을 제조하므로써, 다중 슬릿마스크를 이용하는 공정에 비해 경사면에서 균일한 두께의 포토레지스트 패턴을 잔류시킬 수 있다. 이에 따라, 경사면에서 포토레지스트 패턴의 불균일로 인해 발생되는 돌출부의 발생을 억제할 수 있다.
한편, 어레이 기판의 표시영역에 정전기가 유입되는 것을 방지하기 위해, 상기 표시영역의 주변영역에 정전기 방지회로가 후술되는 도 7에 도시된 바와 같이 형성될 수 있다.
도 7은 정전기 방지 기능을 갖는 액정표시패널의 등가회로도이다.
도 7을 참조하면, 정전기 방지 기능을 갖는 액정표시패널은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 갖는다.
상기 표시 영역(DA)에는 게이트 라인(GL), 데이터 라인(DL), 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 전기적으로 연결된 표시용 박막트랜지스터(QD), 상기 표시용 박막트랜지스터(QD)의 드레인 전극 각각에 전기적으로 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)가 형성된다.
상기 주변영역(PA)에는 상기 표시용 박막트랜지스터(QD)의 데이터 라인(DL)에 연결되어 정전기가 상기 표시영역(DA)에 유입되는 것을 차단하는 제1 정전기 방지부(SB1)와, 상기 표시용 박막트랜지스터(QD)의 게이트 라인(GL)에 연결되어 정전기가 상기 표시영역(DA)에 유입되는 것을 차단하는 제2 정전기 방지부(SB2)가 형성된다.
상기 제1 및 제2 정전기 방지부들(SB1, SB2) 각각에는 정전기 방지회로들이 형성된다. 예를들어, 하나의 데이터 라인(DL)의 종단에는 4개의 정전기 방지회로들이 형성되고, 하나의 게이트 라인(GL) 종단에는 4개의 정전기 방지회로들이 형성된다. 상기 정전기 방지회로들 각각은 다이오드 연결된 제1, 제2, 제3, 제4 박막트랜지스터들(Q1, Q2, Q3, Q4)을 포함한다.
상기 제1 정전기 방지부(SB1)에 구비되는 정전기 방지용 박막트랜지스터들은 주변영역(PA)에서 게이트 라인(GL)과 평행하게 형성된 수평방전라인(DCL1)과 전기적으로 연결될 수 있다.
또한, 상기 제2 정전기방지부(SB2)에 구비되는 정전기 방지용 박막트랜지스 터들은 주변영역(PA)에서 데이터 라인(DL)과 평행하게 형성된 수직방전라인(DCL2)과 전기적으로 연결될 수 있다.
상기한 정전기 방지용 제1, 제2, 제3, 제4 박막트랜지스터들(Q1, Q2, Q3, Q4)은 표시용 박막트랜지스터(QD)와 동일한 공정에 의해 형성된다.
도 8a는 도 7에 도시된 표시용 박막트랜지스터를 레이아웃이고, 도 8b는 도 7에 도시된 정전기 방지용 박막트랜지스터를 설명하는 레이아웃이다.
4매 마스크 공정을 통해 어레이기판을 제조할 때, 표시용 박막트랜지스터의 액티브 영역에서, 소스-드레인 전극(SE, DE)간의 채널층(CH)은 정상적으로 형성되었다(도 8a에 도시). 도 8a에서, GL은 게이트 라인이고, DL은 데이터 라인이다. 또한, 박막트랜지스터(QD)는 게이트 전극(GE), 상기 게이트 전극(GE) 위에 형성된 채널층(CH), 상기 채널층(CH) 위에 형성되면서 일정 간격을 갖고서 이격된 소스 전극(SE) 및 드레인 전극(DE)에 의해 정의된다.
하지만, 정전기 방지용 박막트랜지스터의 정전 다이오드 영역에서 채널 쇼트 불량이 발생할 수 있다. 예를들어, 도 8b에서, 제3 트랜지스터(Q3)의 채널층은 정상적으로 형성되었으나, 제1 트랜지스터(Q1), 제2 트랜지스터(Q2) 및 제4 트랜지스터(Q4) 각각의 채널층에는 쇼트 불량이 발생되었다. 통상적으로, 일반적인 슬릿마스크에서는 정전 다이오드의 쇼트 불량을 방지하기 위해, 정전 다이오드에 대응하는 슬릿 간격을 액티브 영역보다 넓게 설계한다.
하지만, 본 발명에 따른 하프톤마스크를 사용하면, 서로 다른 광량이 투과되도록 형성된 하프톤층들에 의해 투과율이 조절되어 노광량을 조절할 수 있다. 기존 마스크에서, 정전 다이오드 영역과 액티브 영역에 대응하는 포토레지스트 패턴을 서로 다른 두께로 조절하기 어렵다. 이에 따라, 포토레지스트 패턴의 하부에 형성된 막이나 층들의 구조, 코팅 공정이나 노광 공정, 현상 공정 등의 산포에 의해 쇼트 불량이 발생할 수 있다.
하지만, 본 발명에 따른 하프톤마스크를 이용하면 포토레지스층의 하부에 형성된 막이나 층들의 구조, 코팅 공정이나, 노광 공정, 현상 공정 등의 산포에 의해 발생되는 쇼트 불량을 방지할 수 있다. 즉, 액티브 영역에 대응하여 상대적으로 낮은 투과율을 갖는 하프톤층과, 정전 다이오드에 대응하는 상대적으로 높은 투과율을 갖는 하프톤층을 갖는 하프톤마스크를 포토레지스트 패턴 위에 배치하므로써, 정전 다이오드 영역에 대응하여 잔류된 포토레지스트 패턴의 두께(rTPR)를 줄일 수 있다. 이에 따라, 쇼트 불량의 발생을 방지할 수 있다.
<실시예 2 - 하프톤마스크의 제조방법>
도 9a 내지 도 9f는 본 발명의 실시예 2에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 9a를 참조하면, 투명기판(BSG)의 전면에 증착된 크롬층 위의 일부 영역에 제1 포토레지스트 패턴들(PR1)을 형성한다.
도 9b를 참조하면, 상기 제1 포토레지스트 패턴들(PR1)을 마스크로 하여 노광, 현상 및 세정 공정을 포함하는 에칭 공정을 통해 상기 제1 포토레지스트 패턴들(PR1)을 제외한 나머지 영역에 형성된 크롬층(CRL)을 제거한다.
도 9c를 참조하면, 도 9b에 도시된 결과물의 전면에 제1 하프톤층(HTL1)을 형성한 후, 일부 영역에 제2 포토레지스트 패턴(PR2)을 형성한다. 본 실시예에서, 광을 차광하는 차광층은 크롬(Cr)을 포함할 수 있다. 따라서, 상기 제1 하프톤층(HTL1)은 크롬산화물(CrOx)과 같이 크롬(Cr)과의 식각 선택비가 없는 재질을 포함한다.
도 9d를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 하여 노광, 현상 및 세정 공정을 포함하는 에칭 공정을 통해 상기 제2 포토레지스트 패턴(PR2)을 제외한 나머지 영역에 형성된 제1 하프톤층(HTL1)을 제거한다.
도 9e를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 제거한 후, 일부 영역에 제3 포토레지스층(PR3)을 형성한 후 전면에 제2 하프톤층(HTL2)을 증착한다. 상기 제2 하프톤층(HTL2)의 재질은 상기 제1 하프톤층(HTL1)의 재질과 동일할 수 있다.
도 9f를 참조하면, 일부 영역에 형성된 상기 제2 하프톤층(HTL2)을 제거하기 위해 상기 제3 포토레지스트 패턴(PR3)을 리프트-오프 방식으로 제거하여 본 발명의 실시예 2에 따른 하프톤마스크를 완성한다. 도 9f에서, 화살표의 굵기는 빛의 투과 정도를 나타낸 것이다.
본 발명의 실시예 2에 따른 하프톤마스크에는 완전히 오픈된 영역, 제2 하프톤층(HTL2)에 의해 커버된 영역, 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)에 의해 커버된 영역, 그리고 완전히 커버된 영역(Cr)이 형성된다. 따라서, 상기 완전히 오픈된 영역은 투과 영역(TLA)을 정의하고, 상기 제2 하프톤층(HTL2)에 의해 커버된 영역은 상대적으로 많은 광을 투과하는 제1 하프톤 영역(HA1)을 정의하며, 상기 제 1 및 제2 하프톤층들(HTL1, HTL2)에 의해 커버된 영역은 상대적으로 적은 광을 투과하는 제2 하프톤 영역(HA2)을 정의하고, 상기 크롬층(CRL)에 의해 완전히 커버된 영역은 차광 영역(BLA)을 정의한다.
<실시예 3 - 하프톤마스크의 제조방법>
도 10a 내지 도 10f는 본 발명의 실시예 3에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 10a를 참조하면, 투명기판(BSG)의 전면에 증착된 크롬층(CRL) 위에 제1 포토레지스트 패턴들(PR1)을 형성한다.
도 10b를 참조하면, 상기 제1 포토레지스트 패턴들(PR1)을 마스크로 하여 노광, 현상 및 세정 공정 등을 갖는 에칭 공정을 통해 상기 제1 포토레지스트 패턴(PR1)을 제외한 나머지 영역에 형성된 크롬층(CRL)을 제거한다.
도 10c를 참조하면, 도 10b에 도시된 결과물의 전면에 제1 하프톤층(HTL1)을 형성한 후, 일부 영역에 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스층(PR2)은 2개 이상의 크롬층(CRL)들이 커버되도록 형성될 수 있다. 예를들어, 상기 제2 포토레지스트 패턴(PR2)의 일측 에지는 하나의 크롬층(CRL)의 에지에 매칭되고, 상기 제2 포토레지스층(PR2)의 타측 에지는 다른 크롬층(CRL)을 충분히 커버하도록 형성될 수 있다. 본 실시예에서, 광을 차광하는 차광층은 크롬(Cr)을 포함할 수 있다. 따라서, 상기 제1 하프톤층(HTL1)은 CrOx와 같이 Cr과 식각 선택비가 없는 재질을 포함한다.
도 10d를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 하여 노 광, 현상 및 세정 공정을 통해 상기 제2 포토레지스트 패턴(PR2)을 제외한 나머지 영역에 형성된 상기 제1 하프톤층(HTL1)을 제거한다.
도 10e를 참조하면, 전면에 제2 하프톤층(HTL2)을 증착한 후, 일부 영역에 제3 포토레지스트 패턴들(PR3)을 형성한다. 상기 제3 포토레지스트 패턴들(PR3)의 하나는 하나의 크롬층에 대응하여 형성되고, 상기 제3 포토레지스트 패턴들(PR3)의 다른 하나는 다른 하나의 크롬층의 일부와 크롬층이 형성되지 않은 일부 영역을 커버하도록 형성된다. 본 실시예에서, 상기 제2 하프톤층(HTL2)은 MoSi와 같이 Cr과 식각 선택비가 있는 하프톤층이다.
도 10f를 참조하면, 상기 제3 포토레지스트 패턴(PR3)을 마스크로 하여 노광, 현상 및 세정 공정을 갖는 에칭 공정을 통해 상기 하프톤층(HTL2)을 제거한 후, 상기 제3 포토레지스트 패턴(PR3)을 리프트-오프 방식으로 제거하여 본 발명의 실시예 3에 따른 하프톤마스크를 완성한다. 도 10f에서, 화살표의 굵기는 빛의 투과 정도를 나타낸 것이다.
본 발명의 실시예 3에 따른 하프톤마스크에는 완전히 오픈된 영역, 제2 하프톤층(HTL2)에 의해 커버된 영역, 제1 하프톤층(HTL1)에 의해 커버된 영역, 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)에 의해 커버된 영역, 그리고 완전히 커버된 영역(Cr)이 형성된다. 따라서, 상기 완전히 오픈된 영역은 투과 영역(TLA)을 정의하고, 상기 제2 하프톤층(HTL2)에 의해 커버된 영역은 상대적으로 많은 광을 투과하는 제1 하프톤 영역(HA1)을 정의하며, 상기 제1 하프톤층(HTL1)에 의해 커버된 영역은 중간량의 광을 투과하는 제2 하프톤 영역(HA2)을 정의하고, 상기 제1 및 제2 하프톤층들(HTL1, HTL2)에 의해 커버된 영역은 상대적으로 적은 광을 투과하는 제3 하프톤 영역(HA3)을 정의하고, 상기 크롬층(CRL)에 의해 완전히 커버된 영역은 차광 영역(BLA)을 정의한다.
<실시예 4 - 하프톤마스크의 제조방법>
도 11a 내지 도 11f는 본 발명의 실시예 4에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 11a를 참조하면, 투명기판(BSG)의 전면에 순차적으로 증착된 제1 하프톤층(HTL1), 제2 하프톤층(HTL2) 및 크롬층(CRL) 위의 일부 영역에 제1 포토레지스트 패턴들(PR1)을 형성한다. 본 실시예에서, 상기 제1 하프톤층(HTL1)은 CrOx와 같이 Cr과 식각 선택비가 없는 하프톤층이고, 상기 제2 하프톤층(HTL2)은 MoSi와 같이 Cr과 식각 선택비가 있는 하프톤층이다.
도 11b를 참조하면, 상기 제1 포토레지스트 패턴들(PR1)을 마스크로 하여 노광, 현상 및 세정 공정을 갖는 에칭 공정을 통해 상기 제1 포토레지스트 패턴들(PR1)을 제외한 나머지 영역에 형성된 크롬층(CRL)을 제거한다.
도 11c를 참조하면, 도 11b에 도시된 결과물의 일부 영역에 제2 포토레지스트 패턴(PR2)을 형성한다. 예를들어, 상기 제2 포토레지스트 패턴(PR2)은 하나의 크롬층을 커버하고, 상기 크롬층에 인접하는 크롬층의 일부를 커버하도록 형성된다.
도 11d를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 하여 크롬층(CRL)을 에칭 제거한다. 여기서, 상기 제2 하프톤층(HTL2)은 상기 크롬층(CRL)의 에칭시, 하부막인 상기 제1 하프톤층(HTL1)의 보호막 역할을 한다.
도 11e를 참조하면, 도 11d에 의한 결과물 위에 제3 포토레지스트 패턴(PR3)을 형성하고, 상기 제3 포토레지스층(PR3)을 마스크로 하여 상기 제1 하프톤층(HTL1)을 제거한다.
도 11f를 참조하면, 상기 제3 포토레지스층(PR3)을 제거하여 본 발명의 실시예 4에 따른 하프톤마스크를 완성한다. 도 11f에서, 화살표의 굵기는 빛의 투과 정도를 나타낸 것이다.
본 발명의 실시예 4에 따른 하프톤마스크는 완전히 오픈된 영역, 제1 하프톤층(HTL1)에 의해 커버된 영역, 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)에 의해 커버된 영역, 그리고 완전히 커버된 영역이 형성된다. 따라서, 상기 완전히 오픈된 영역은 투과 영역(TLA)을 정의하고, 상기 제1 하프톤층(HTL1)에 의해 커버된 영역은 상대적으로 많은 광을 투과하는 제1 하프톤 영역(HA1)을 정의하며, 상기 제1 및 제2 하프톤층들(HTL1, HTL2)에 의해 커버된 영역은 상대적으로 적은 광을 투과하는 제2 하프톤 영역(HA2)을 정의하고, 상기 크롬층(CRL)에 의해 완전히 커버된 영역은 차광 영역(BLA)을 정의한다.
<실시예 5 - 하프톤마스크의 제조방법>
도 12a 내지 도 12f는 본 발명의 실시예 5에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 12a를 참조하면, 투명기판(BSG) 위에 순차적으로 증착된 제2 하프톤층(HTL2) 및 크롬층(CRL) 위에 제1 포토레지스트 패턴(PR1)을 형성한다. 본 실시예 에서, 상기 제2 하프톤층(HTL2)은 MoSi와 같이 Cr과 식각 선택비가 있는 하프톤층이다.
도 12b를 참조하면, 도 12a에 의한 결과물 전면에 제1 하프톤층(HTL1)을 증착한다.
도 12c를 참조하면, 일부 영역에 제2 포토레지스트 패턴(PR2)을 형성한다.
도 12d를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 하여 상기 제1 하프톤층(HTL1)을 제거한다.
도 12e를 참조하면, 일부 영역에 상기 제2 포토레지스트 패턴(PR2)을 제거한 후, 일부 영역에 제3 포토레지스트 패턴(PR3)을 형성한다.
도 12f를 참조하면, 상기 제3 포토레지스층(PR3)을 마스크로 하여 상기 제2 하프톤층(HTL2)을 제거한 후, 상기 제3 포토레지스층(PR3)을 제거하여 본 발명의 실시예 5에 따른 하프톤마스크를 완성한다. 도 12f에서, 화살표의 굵기는 빛의 투과 정도를 나타낸 것이다.
본 발명의 실시예 5에 따른 하프톤마스크에는 완전히 오픈된 영역, 제2 하프톤층(HTL2)에 의해 커버된 영역, 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)에 의해 커버된 영역, 그리고 완전히 커버된 영역이 형성된다. 따라서, 상기 완전히 오픈된 영역은 투과 영역(TLA)을 정의하고, 상기 제2 하프톤층(HTL2)에 의해 커버된 영역은 상대적으로 많은 광을 투과하는 제1 하프톤 영역(HA1)을 정의하며, 상기 제1 및 제2 하프톤층들(HTL1, HTL2)에 의해 커버된 영역은 상대적으로 적은 광을 투과하는 제2 하프톤 영역(HA2)을 정의하고, 상기 크롬층(CRL)에 의해 완전히 커버된 영역은 차광 영역(BLA)을 정의한다.
<실시예 6 - 하프톤마스크의 제조방법>
도 13a 내지 도 13d는 본 발명의 실시예 6에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 13a를 참조하면, 투명기판(BSG) 위에 증착된 크롬층(CRL) 위에 제1 포토레지스트 패턴(PR1)을 형성하고, 상기 제1 포토레지스층(PR1)을 마스크로 하여 상기 크롬층(CRL)의 일부를 제거한다.
도 13b를 참조하면, 도 13a에 의한 결과물 위에 제2 하프톤층(HTL2), 제1 하프톤층(HTL1)을 순차적으로 증착한다. 본 실시예에서, 상기 제1 하프톤층(HTL1)은 CrOx와 같이 Cr과 식각 선택비가 없는 하프톤층이고, 상기 제2 하프톤층(HTL2)은 MoSi와 같이 Cr과 식각 선택비가 있는 하프톤층이다.
도 13c를 참조하면, 도 13b의 결과물에서 상기 제1 포토레지스트 패턴(PR1)을 리프트-오프 방식으로 제거한 후 일부 영역에 제2 포토레지스트 패턴(PR2)을 형성한다.
도 13d를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 하여 제1 하프톤층(HTL1) 및 크롬층(CRL)을 제거한 후, 상기 제2 포토레지스트 패턴(PR2)을 제거하여 본 발명의 실시예 6에 따른 하프톤마스크를 완성한다. 도 13f에서, 화살표의 굵기는 빛의 투과 정도를 나타낸 것이다.
본 발명의 실시예 6에 따른 하프톤마스크에는 완전히 오픈된 영역, 제2 하프톤층(HTL2)에 의해 커버된 영역, 제1 하프톤층(HTL1)과 제2 하프톤층(HTL2)에 의해 커버된 영역, 그리고 완전히 커버된 영역이 형성된다. 따라서, 상기 완전히 오픈된 영역은 투과 영역(TLA)을 정의하고, 상기 제2 하프톤층(HTL2)에 의해 커버된 영역은 상대적으로 많은 광을 투과하는 제1 하프톤 영역(HA1)을 정의하며, 상기 제1 및 제2 하프톤층들(HTL1, HTL2)에 의해 커버된 영역은 상대적으로 적은 광을 투과하는 제2 하프톤 영역(HA2)을 정의하고, 상기 크롬층(CRL)에 의해 완전히 커버된 영역은 차광 영역(BLA)을 정의한다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명된 바와 같이, 어레이기판의 제조시 경사면에 대응하여 형성된 포토레지스트 패턴을 부분적으로 제거하는 공정에서, 차등 하프톤마스크를 이용하므로써, 상기 경사면에 대응하는 단차부에 잔류되는 포토레지스트 패턴의 두께(rTPR)를 균일하게 할 수 있다.
이에 따라, 다중 슬릿마스크를 이용하는 공정에 비해 상기한 경사면이나 단차부에서 균일한 두께의 포토레지스트 패턴을 잔류시킬 수 있다. 그 결과, 상기한 경사면이나 단차부에서 포토레지스트 패턴의 불균일로 인해 발생되는 돌출부의 발생을 억제할 수 있다.
또한, 정전기 방지 기능을 갖는 어레이기판의 제조시, 어레이기판의 주변영 역에 형성되는 정전기 방지용 박막트랜지스터의 다이오드 영역에서 채널 쇼트 불량의 발생을 방지할 수 있다. 즉, 액티브 영역에 대응하여 상대적으로 낮은 투과율을 갖는 하프톤층과, 정전 다이오드에 대응하는 상대적으로 높은 투과율을 갖는 하프톤층을 갖는 하프톤마스크를 배치하므로써, 정전 다이오드의 잔류된 포토레지스트 패턴의 두께(rTPR)를 줄일 수 있다.
이에 따라, 어레이기판의 주변영역에 형성되는 정전기 방지용 박막트랜지스터의 다이오드 영역에서 채널 쇼트 불량의 발생을 방지할 수 있다.
도 1a 내지 도 1f는 본 발명의 실시예 1에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 2는 본 발명의 실시예 1에 따른 어레이기판의 제조방법을 설명하는 평면도이다.
도 3a 내지 도 3f는 도 2에 도시된 어레이기판을 라인 I-I'로 절단한 단면도들이다.
도 4는 본 발명의 실시예 2에 따른 어레이기판의 제조방법을 설명하는 평면도이다.
도 5a 내지 도 5l은 도 4에 도시된 어레이기판을 라인 II-II'으로 절단한 단면도들이다.
도 6a는 일반적인 다중 슬릿마스크에 의해 제조되는 어레이 기판에 구비되는 박막트랜지스터의 경사부를 설명하는 단면도이다.
도 6b는 본 발명에 따른 하프톤마스크에 의해 제조되는 어레이 기판에 구비되는 박막트랜지스터의 경사부에 대응하는 단면도이다.
도 7은 정전기 방지 기능을 갖는 액정표시패널의 등가회로도이다.
도 8a는 도 7에 도시된 표시용 박막트랜지스터를 레이아웃이다.
도 8b는 도 7에 도시된 정전기 방지용 박막트랜지스터를 설명하는 레이아웃이다.
도 9a 내지 도 9f는 본 발명의 실시예 2에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 10a 내지 도 10f는 본 발명의 실시예 3에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 11a 내지 도 11f는 본 발명의 실시예 4에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 12a 내지 도 12f는 본 발명의 실시예 5에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
도 13a 내지 도 13d는 본 발명의 실시예 6에 따른 하프톤마스크의 제조 방법을 설명하는 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
BSG : 투명기판 HTL2 : 제2 하프톤층
HTL1 : 제1 하프톤층 PR1, PR2, PR3 : 포토레지스트 패턴
CRL : 크롬층 TLA : 투과 영역
HA1 : 제1 하프톤 영역 HA2 : 제2 하프톤 영역
BLA : 차광 영역

Claims (25)

  1. 차광 영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 상기 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는 투명기판;
    상기 차광영역에 형성되어, 입사되는 광의 투과를 완전 차단하는 차광층;
    상기 투명기판에 형성된 제1 불투명층; 및
    상기 투명기판에 형성된 제2 불투명층을 포함하고,
    상기 제1 및 제2 불투명층들중 어느 하나는 상기 제1 하프톤영역에 형성되고,
    상기 제1 및 제2 불투명층들은 상기 제2 하프톤영역에서 서로 오버레이된 것을 특징으로 하는 하프톤마스크.
  2. 제1항에 있어서, 상기 제1 및 제2 불투명층들중 어느 하나는 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    나머지 하나는 상기 차광층에 대해 식각 선택비를 갖는 재질을 포함하는 것을 특징으로 하는 하프톤마스크.
  3. 제2항에 있어서, 상기 차광층은 크롬(Cr)을 포함하고,
    상기 제1 불투명층은 크롬 산화물(CrOx)이고, 상기 제2 불투명층은 몰리브덴 실리콘(MoSi)인 것을 특징으로 하는 하프톤마스크.
  4. 투명기판 위에 순차적으로 증착된 제2 하프톤층과 제1 하프톤층 위에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 제1 및 제2 하프톤층들을 제거하는 단계;
    전면에 차광층을 증착하는 단계;
    상기 제1 포토레지스트 패턴과 상기 제1 포토레지스트 패턴 위에 형성된 차광층을 리프트-오프시켜 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제2 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층과 제1 하프톤층을 제거하는 단계; 및
    상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하는 하프톤마스크의 제조방법.
  5. 제4항에 있어서, 상기 제1 하프톤층은 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    상기 제2 하프톤층은 상기 차광층에 대해 식각 선택비를 갖는 것을 특징으로 하는 하프톤마스크의 제조방법.
  6. 제5항에 있어서, 상기 차광층은 크롬(Cr)을 포함하고,
    상기 제1 하프톤층은 CrOx를 포함하고,
    상기 제2 하프톤층은 MoSi를 포함하는 것을 특징으로 하는 하프톤마스크의 제조방법.
  7. 투명기판의 전면에 증착된 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층을 제거하는 단계;
    전면에 제1 하프톤층을 형성한 후, 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제2 포토레지스트 패턴을 제외한 나머지 영역에 형성된 제1 하프톤층을 제거하는 단계;
    상기 제2 포토레지스트 패턴을 제거한 후, 일부 영역에 제3 포토레지스층을 형성한 후 전면에 제2 하프톤층을 증착하는 단계; 및
    상기 제3 포토레지스트 패턴을 리프트-오프시켜 일부 영역에 형성된 상기 제2 하프톤층을 제거하는 단계를 포함하는 하프톤마스크의 제조방법.
  8. 제7항에 있어서, 상기 제2 하프톤층의 재질은 상기 제1 하프톤층의 재질과 동일한 것을 특징으로 하는 하프톤마스크의 제조방법.
  9. 투명기판의 전면에 증착된 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층을 제거하는 단계;
    전면에 제1 하프톤층을 형성한 후, 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제2 포토레지스트 패턴을 제외한 나머지 영역에 형성된 상기 제1 하프톤층을 제거하는 단계;
    전면에 제2 하프톤층을 증착한 후, 제3 포토레지스트 패턴을 형성하는 단계; 및
    상기 제3 포토레지스트 패턴을 마스크로 하여 상기 하프톤층을 제거한 후, 상기 제3 포토레지스트 패턴을 리프트-오프시켜 제거하는 단계를 포함하는 하프톤마스크의 제조방법.
  10. 제9항에 있어서, 상기 제1 하프톤층은 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    상기 제2 하프톤층은 상기 차광층에 대해 식각 선택비를 갖는 것을 특징으로 하는 하프톤마스크의 제조방법.
  11. 제10항에 있어서, 상기 차광층은 크롬(Cr)을 포함하고,
    상기 제1 하프톤층은 CrOx를 포함하고,
    상기 제2 하프톤층은 MoSi를 포함하는 것을 특징으로 하는 하프톤마스크의 제조방법.
  12. 투명기판 위에 순차적으로 증착된 제1 하프톤층, 제2 하프톤층 및 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 마스크로 하여 상기 제1 포토레지스트 패턴을 제외한 나머지 영역에 형성된 차광층을 제거하는 단계;
    일부 영역에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 하여 차광층을 에칭 제거하는 단계;
    제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스층을 마스크로 하여 상기 제1 하프톤층을 제거하는 단계; 및
    상기 제3 포토레지스층을 제거하는 단계를 포함하는 하프톤마스크의 제조방법.
  13. 제12항에 있어서, 상기 제1 하프톤층은 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    상기 제2 하프톤층은 상기 차광층에 대해 식각 선택비를 갖는 것을 특징으로 하는 하프톤마스크의 제조방법.
  14. 제13항에 있어서, 상기 차광층은 크롬(Cr)을 포함하고,
    상기 제1 하프톤층은 CrOx를 포함하고,
    상기 제2 하프톤층은 MoSi를 포함하는 것을 특징으로 하는 하프톤마스크의 제조방법.
  15. 제12항에 있어서, 상기 제2 하프톤층은 상기 차광층 에칭 공정에서, 하부막인 상기 제1 하프톤층을 보호하는 것을 특징으로 하는 하프톤마스크의 제조방법.
  16. 투명기판 위에 순차적으로 증착된 제2 하프톤층 및 차광층 위에 제1 포토레지스트 패턴을 형성하는 단계;
    전면에 제1 하프톤층을 증착하는 단계;
    일부 영역에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 마스크로 하여 상기 제1 하프톤층을 제거하는 단계;
    일부 영역에 상기 제2 포토레지스트 패턴을 제거한 후, 일부 영역에 제3 포토레지스트 패턴을 형성하는 단계; 및
    상기 제3 포토레지스층을 마스크로 하여 상기 제2 하프톤층을 제거한 후, 상기 제3 포토레지스층을 제거하는 단계를 포함하는 하프톤마스크의 제조방법.
  17. 제16항에 있어서, 상기 제1 하프톤층은 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    상기 제2 하프톤층은 상기 차광층에 대해 식각 선택비를 갖는 것을 특징으로 하는 하프톤마스크의 제조방법.
  18. 제17항에 있어서, 상기 차광층은 크롬(Cr)을 포함하고,
    상기 제1 하프톤층은 CrOx를 포함하고,
    상기 제2 하프톤층은 MoSi를 포함하는 것을 특징으로 하는 하프톤마스크의 제조방법.
  19. 투명기판 위에 증착된 차광층 위에 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스층을 마스크로 하여 상기 차광층의 일부를 제거하는 단계;
    제2 하프톤층, 제1 하프톤층을 순차적으로 증착하는 단계;
    상기 제1 포토레지스트 패턴을 리프트-오프시켜 일부 영역에 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 마스크로 하여 제1 하프톤층 및 차광층을 제거한 후, 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하는 하프톤마스크의 제조방법.
  20. 제19항에 있어서, 상기 제1 하프톤층은 상기 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    상기 제2 하프톤층은 상기 차광층에 대해 식각 선택비를 갖는 것을 특징으로 하는 하프톤마스크의 제조방법.
  21. 제20항에 있어서, 상기 차광층은 크롬(Cr)을 포함하고,
    상기 제1 하프톤층은 CrOx를 포함하고,
    상기 제2 하프톤층은 MoSi를 포함하는 것을 특징으로 하는 하프톤마스크의 제조방법.
  22. 제1 마스크를 이용하여, 투명기판상에 형성된 제1 금속층으로부터 게이트 전극 및 게이트 라인을 포함하는 게이트 금속 패턴을 형성하는 단계;
    상기 게이트 금속 패턴이 형성된 상기 투명기판 전면에 게이트 절연필름, 액티브층 및 제2 금속층을 순차적으로 형성하고, 상기 제2 금속층의 상부에 포토레지스트 패턴을 형성하는 단계;
    차광 영역과, 투광 영역과, 제1 하프톤 영역과, 상기 제1 하프톤 영역을 통해 투과되는 광보다 상대적으로 적은 일부 광을 투과시키고, 나머지 광을 차단하는 제2 하프톤 영역을 갖는 제2 마스크를 이용하여, 스위칭 영역, 스토리지 영역, 데이터 영역에 대응하는 포토레지스트 패턴을 패터닝하는 단계;
    상기 포토레지스트 패턴 사이로 노출된 상기 제2 금속층, 상기 액티브층의 일부를 제거하여 소스-드레인 전극 패턴 및 데이터 라인을 형성하는 단계;
    상기 액티브층 상부에 형성된 포토레지스트 패턴을 제거하고, 상기 게이트 전극 상부영역에 부분 노광된 포토레지스트 패턴을 제거하여 금속패턴을 노출시키 는 단계;
    상기 포토레지스트 패턴 사이로 노출된 금속패턴과 상기 금속패턴의 하부에 형성된 액티브층의 일부를 제거하여 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극과 상기 데이터 라인이 형성된 기판 전면에 패시베이션 필름과 유기절연층을 순차적으로 형성하는 단계;
    차광 영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 상기 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는 제3 마스크를 이용하여, 상기 유기절연층을 패터닝하여, 상기 드레인 전극 위에 형성된 패시베이션 필름을 노출하는 드레인 콘택 슬릿부와, 상기 스토리지 캐패시터용 하부전극에 대응하는 게이트 금속패턴 위에 형성된 패시베이션 필름에 대응하는 유기절연층을 제거하여 스토리지 슬릿부를 형성하는 단계;
    상기 드레인 콘택 슬릿부에 대응하여 노출된 패시베이션 필름과 상기 스토리지 슬릿부에 대응하여 잔류하는 유기절연층 및 패시베이션 필름의 일부를 제거하고, 투명 도전성 금속물질을 증착하는 단계; 및
    제4 마스크를 이용하여, 화소전극을 형성하는 단계를 포함하는 어레이기판의 제조방법.
  23. 제22항에 있어서, 상기 제3 마스크는 상기 드레인 콘택 슬릿부에 대응하여 투과율이 낮은 하프톤층과 상기 스토리지 슬릿부에 대응하여 투과율이 높은 하프톤 층을 갖는 것을 특징으로 하는 어레이기판의 제조방법.
  24. 제22항에 있어서, 상기 제1 하프톤영역에 형성된 제1 하프톤층은 상기 차광영역에 형성된 차광층에 대해 식각 선택비가 없는 재질을 포함하고,
    상기 제2 하프톤영역에 형성된 제2 하프톤층은 상기 차광층에 대해 식각 선택비를 갖는 것을 특징으로 하는 어레이기판의 제조방법.
  25. 제1 마스크를 이용하여, 투명기판 위에 게이트 배선, 스토리지 배선 및 박막트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계;
    상기 제1 금속패턴이 형성된 베이스 기판 위에 게이트 절연필름, 채널층 및 소스 금속층을 순차적으로 형성하는 단계;
    제2 마스크를 이용하여, 상기 소스 금속층 및 채널층을 패터닝하여 소스 배선, 박막트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴 및 채널부를 형성하는 단계;
    상기 제2 금속패턴 위에 패시베이션 필름 및 포토레지스트막을 형성하는 단계;
    차광 영역, 투광 영역, 제1 광이 투과되는 제1 하프톤 영역, 상기 제1 광보다 상대적으로 적은 제2 광이 투과되는 제2 하프톤 영역을 갖는 제3 마스크를 이용하여, 상기 포토레지스트막을 패터닝하여 상기 게이트 배선, 소스 배선 및 박막트랜지스터에 대응하는 제1 패턴부 및 상기 스토리지 배선 위에 형성되며 상기 스토 리지 배선 위의 단차부에 대응하여 상대적으로 두껍게 형성된 제2 패턴부를 형성하는 단계;
    상기 제1 및 제2 패턴부들을 이용하여 상기 패시베이션 필름 및 상기 게이트 절연필름을 식각하는 단계; 및
    상기 제1 패턴부를 이용하여 화소 전극을 형성하는 단계를 포함하는 어레이기판의 제조 방법.
KR1020080000642A 2008-01-03 2008-01-03 하프톤마스크와, 이의 제조방법 KR101465474B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080000642A KR101465474B1 (ko) 2008-01-03 2008-01-03 하프톤마스크와, 이의 제조방법
US12/200,525 US7951631B2 (en) 2008-01-03 2008-08-28 Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000642A KR101465474B1 (ko) 2008-01-03 2008-01-03 하프톤마스크와, 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20090074925A true KR20090074925A (ko) 2009-07-08
KR101465474B1 KR101465474B1 (ko) 2014-11-27

Family

ID=40844908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000642A KR101465474B1 (ko) 2008-01-03 2008-01-03 하프톤마스크와, 이의 제조방법

Country Status (2)

Country Link
US (1) US7951631B2 (ko)
KR (1) KR101465474B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229555B2 (en) 2012-11-01 2016-01-05 Samsung Display Co., Ltd. Touch screen panel and method of manufacturing the same
KR20200015770A (ko) * 2017-06-22 2020-02-12 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 포토마스크 구조 및 어레이 기판 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073293B1 (ko) * 2009-06-25 2011-10-12 삼성모바일디스플레이주식회사 하프톤 마스크와 그 제조방법 및 하프톤 마스크를 이용한 막 형성 방법
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TW201219967A (en) * 2010-11-01 2012-05-16 yao-qing Zeng for enhancing tolerance level for photolithography process and improving micro-zone defocus on wafer
KR102001856B1 (ko) * 2012-08-13 2019-07-22 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시 기판의 제조 방법
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
JP2015069806A (ja) * 2013-09-27 2015-04-13 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置の製造方法
CN104950539B (zh) * 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
JP2019159003A (ja) * 2018-03-09 2019-09-19 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
CN109254493A (zh) * 2018-11-30 2019-01-22 深圳市路维光电股份有限公司 半色调掩膜版制作方法
CN111128876B (zh) * 2019-12-23 2023-11-28 Tcl华星光电技术有限公司 一种阵列基板的制备方法
US11271057B2 (en) * 2020-02-12 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN111613578B (zh) * 2020-06-08 2022-07-12 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
JP7296927B2 (ja) 2020-09-17 2023-06-23 信越化学工業株式会社 位相シフトマスクブランク、位相シフトマスクの製造方法、及び位相シフトマスク
CN112180676A (zh) * 2020-09-23 2021-01-05 武汉华星光电技术有限公司 半色调掩模版、显示面板的制备方法及紫外掩膜版

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419988A (en) * 1992-08-07 1995-05-30 Dai Nippon Printing Co., Ltd. Photomask blank and phase shift photomask
US6440613B1 (en) * 1999-09-02 2002-08-27 Micron Technology, Inc. Method of fabricating attenuated phase shift mask
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100494703B1 (ko) * 2001-12-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100922800B1 (ko) * 2005-05-27 2009-10-21 엘지디스플레이 주식회사 하프톤 마스크와 그 제조방법 및 이를 이용한 표시장치의 제조방법
KR101409558B1 (ko) * 2005-12-29 2014-06-19 엘지디스플레이 주식회사 포토 마스크 및 그 제조 방법과 이를 이용한 패턴 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229555B2 (en) 2012-11-01 2016-01-05 Samsung Display Co., Ltd. Touch screen panel and method of manufacturing the same
KR20200015770A (ko) * 2017-06-22 2020-02-12 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 포토마스크 구조 및 어레이 기판 제조 방법

Also Published As

Publication number Publication date
US20090176325A1 (en) 2009-07-09
US7951631B2 (en) 2011-05-31
KR101465474B1 (ko) 2014-11-27

Similar Documents

Publication Publication Date Title
KR101465474B1 (ko) 하프톤마스크와, 이의 제조방법
US8298878B2 (en) TFT-LCD array substrate and manufacturing method thereof
US6287899B1 (en) Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US20130175552A1 (en) Array substrate and manufacturing method
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100130416A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070109091A (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
TWI442152B (zh) 顯示裝置及其製造方法
CN106206615B (zh) 阵列基板的制作方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
JP2014235353A (ja) 表示パネル及びその製造方法、並びに、液晶表示パネル
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
KR101226661B1 (ko) 표시 기판의 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR20020064021A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20130010774A (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20100073693A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 6