KR20100073693A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100073693A
KR20100073693A KR1020080132431A KR20080132431A KR20100073693A KR 20100073693 A KR20100073693 A KR 20100073693A KR 1020080132431 A KR1020080132431 A KR 1020080132431A KR 20080132431 A KR20080132431 A KR 20080132431A KR 20100073693 A KR20100073693 A KR 20100073693A
Authority
KR
South Korea
Prior art keywords
layer
forming
passivation layer
photoresist pattern
photoresist
Prior art date
Application number
KR1020080132431A
Other languages
English (en)
Other versions
KR101490490B1 (ko
Inventor
김웅권
이호준
진홍기
송상헌
방정석
송준호
안병재
임배혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080132431A priority Critical patent/KR101490490B1/ko
Priority to US12/436,356 priority patent/US7902006B2/en
Publication of KR20100073693A publication Critical patent/KR20100073693A/ko
Application granted granted Critical
Publication of KR101490490B1 publication Critical patent/KR101490490B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 전극을 포함하는 게이트선을 형성하고, 상기 게이트선 위에 게이트 절연막을 적층한다. 상기 게이트 절연막 위에 채널부를 포함하는 반도체, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하고 상기 데이터선 및 상기 반도체의 채널부 위에 보호막을 적층한다. 상기 보호막 위에 상기 드레인 전극과 대응하는 위치 및 화소영역에 놓이는 제1 부분과 상기 제1 부분보다 두꺼운 제2 부분을 포함하는 제1 감광막 패턴을 형성하고 상기 제1 감광막 패턴을 마스크로 하여 노출되어 있는 상기 보호막을 식각하여 제거하며, 상기 제1 감광막 패턴을 전면 식각하여 상기 제1 부분이 제거된 제2 감광막 패턴을 형성한다. 상기 결과물 위에 화소 전극용 도전체막을 전면적으로 형성하며, 이후 상기 제2 감광막 패턴의 감광막 두께보다 얇은 두께를 가지는 더미 감광막 층을 추가로 형성한다. 이후 상기 더미 감광막 층에 의하여 노출되어있는 화소 전극용 도전체막과 동시에 제2 감광막 패턴과 더미 감광막층의 경계부의 화소 전극용 도전체막을 식각하여 제거하며 이후 상기 제2 감광막 패턴과 더미 감광막층을 제거함으로써 화소 전극을 형성한다.
박막트랜지스터, 마스크, 사진식각

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD OF THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 특히 마스크 공정수를 줄일 수 있는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 액정패널은 서로 대향하는 박막 트랜지스터 어레이 표시판 및 칼러필터 어레이 표시판과, 두 표시판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와 그 셀갭에 채워진 액정층을 구비한다.
박막 트랜지스터 어레이 표시판은 게이트 선들 및 데이터 선들, 그 게이트 선들과 데이터 선들의 교차부마다 스위칭소자로 형성된 박막 트랜지스터, 화소 단위로 형성되어 박막 트랜지스터에 접속된 화소전극 등과 그들 위에 도포된 배향막으로 구성된다. 게이트 선들과 데이터 선들은 각각의 패드부를 통해 구동회로들로 부터 신호를 공급받는다. 박막 트랜지스터는 게이트 선에 공급되는 스캔신호에 응답하여 데이터 선에 공급되는 화소전압신호를 화소 전극에 공급한다.
칼라필터 어레이 표시판은 화소 단위로 형성된 칼라필터들, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스, 화소들에 공통적으로 기준전압을 공급하는 공통 전극 등과 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막 트랜지스터 어레이 표시판과 칼라필터 어레이 표시판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다. 이러한 액정패널에서 박막 트랜지스터 어레이 표시판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정패널 제조단가 상승의 주요원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 표시판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피(photolithography) 공정, 식각공정, 포토레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5매 마스크 공정에서 하나의 마스크 공정을 줄인 4매 마스크 공정이 대두되고 있다. 종래의 박막 트랜지스터 표시판 및 그 제조방법은 4매 마스크 공정을 채용함으로써 5매 마스크 공정을 이용한 경우보다 제조공정수를 줄임과 아울러 그에 비례하여 제조단가를 절감할 수 있게 된다. 그러나, 4매 마스크 공정 역시 여전히 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조공정을 더욱 단순화하여 제조단가를 더욱 줄일 수 있는 박막 트랜지스터 표시판의 제조방법이 요구된다.
따라서, 본 발명의 목적은 3 마스크 공정을 채용하여 기판구조 및 제조공정을 단순화시킬 수 있는 박막 트랜지스터 어레이 기판의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법은 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체 패턴, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 결과물 위에 보호막을 적층하는 단계, 상기 드레인 전극의 일부 및 화소 영역 상에 놓이는 제1 부분과 상기 제1 부분보다 두꺼운 제2 부분을 포함하는 제1 감광막 패턴을 상기 보호막 위에 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 노출되어 있는 보호막을 식각하는 단계, 상기 제1 감광막 패턴을 전면 식각하여 상기 제1 부분이 제거된 제2 감광막 패턴을 형성하는 단계, 상기 결과물 위에 화소 전극용 도전체막을 형성하는 단계, 상기 제2 감광막 패턴의 감광막 두께보다 얇은 두께를 가지는 더미 감광막 층을 형성하는 단계, 상기 더미 감광막 층에 의하여 노출되어있는 화소 전극용 도전체막을 식각하는 단계, 상기 제2 감광막 패턴과 더미 감광막층을 제거함으로써 화소 전극을 형성하는 단계를 포함한다.
상기 반도체 패턴, 소스 전극을 포함하는 데이터선, 드레인 전극 및 화소 영 역 정의 부재를 형성하는 단계는, 상기 게이트 절연막 위에 비정질 규소층, 도핑된 비정질 규소층, 데이터 금속층을 연속 증착하는 단계, 상기 데이터 금속층 위에 채널부와 대응하는 위치에 놓이는 제4 부분, 상기 제4 부분보다 두껍고 상기 데이터선, 상기 드레인 전극 및 상기 화소 영역 정의 부재와 대응하는 위치에 놓이는 제5 부분을 포함하는 제3 감광막 패턴을 형성하는 단계, 상기 제3 감광막 패턴을 마스크로 하여 노출되어 있는 상기 데이터 금속층, 상기 도핑된 비정질 규소층 및 상기 비정질 규소층을 식각하여 제거하는 단계, 상기 제3 감광막 패턴을 전면 식각하여 상기 제4 부분이 제거된 제4 감광막 패턴을 형성하는 단계, 상기 제4 감광막 패턴을 마스크로 하여 상기 제4 부분이 제거되어 노출된 상기 데이터 금속층과 상기 도핑된 비정질 규소층을 식각하여 제거하는 단계를 포함할 수 있다.
상기 게이트선을 형성하는 단계에서 상기 데이터선을 따라 뻗어 있는 복수의 유지 전극을 포함하는 유지 전극선을 함께 형성할 수 있다.
상기 더미 감광막층을 형성하는 단계에서 더미 감광막층은 잉크젯공정, 스핀코팅, 및 슬릿코팅 중의 적어도 하나를 이용하여 형성할 수 있다..
또한, 상기 보호막은 제1 보호막과 제2 보호막의 이중층으로도 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 어레이 표시판의 제조방법은 리프트 오프(Lift-off) 방법을 이용하지 않는 3매 마스크 공정에 의해 이루어짐으로써 기판 구조 및 제조 공정이 더욱 단순화된다. 이에 따라, 제조 단가를 더 욱 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있다.
특히, 리프트 오프공정을 이용한 3매 마스크 공정의 경우에는 리프트 오프된 투명전도막이 용액내 파티클(particle)을 증가시키는 요인이 되고, 이후 후속 기판에 재부착되어 결함을 유발시키는 원인이 되는 반면, 본 발명에서는 리프트 오프 공정을 실시하지 않는 공정을 적용함으로써 투명전극의 재부착에 의한 불량유발을 제거할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 첨부된 도면과 관련된 실시예들을 통해서 용이하게 이해될 것이다. 다만 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 함께 제시된 도면은 명확한 설명을 위해서 다소 간략화되거나 과장된 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 어레이 표시판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 표시판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 표시판은 하부기판(110) 위에 게이트 절연막(140)을 사이에 두고 교차하게 형성된 게이트선(121) 및 데이터 선(171), 그 교차부마다 형성된 박막 트랜지스터 박막 트랜지스터에 연결되어 화소영역에 형성된 화소 전극(191)을 구비한다. 그리고, 박막 트랜지스터 어레이 표시판은 게이트 선(121)의 끝단(129)에 접속되는 게이트 패드부(81)와 데이터 선(171)의 끝단(179)에 접속되는 데이터 패드부(82)를 구비한다. 스토리지선(132)은 게이트선(121)과 동일한 층에 게이트선(121)과 실질적으로 나란히 뻗어 있으며, 데이터선(171)을 따라 뻗어 있는 복수의 스토리지 전극(133)을 포함한다. 스토리지 전극(133)의 폭은 데이터선(171)의 폭보다 넓고, 데이터선(171)은 스토리지 전극(133)의 폭 안쪽에 배치된다.
박막 트랜지스터는 게이트 선(121)에 접속된 게이트 전극(124), 데이터 선(171)에 접속된 소스 전극(173), 화소전극(191)에 접속된 드레인 전극(175) 및 소스 전극(173)과 드레인 전극(175) 사이에 채널부를 형성하는 반도체 패턴을 구비한다. 이러한 박막 트랜지스터는 게이트 선(121)에 공급되는 게이트 신호에 응답하여 데이터 선(171)에 공급되는 화소전압 신호가 화소 전극(191)에 충전되어 유지되게 한다.
반도체 패턴은 소스 전극(173)과 드레인 전극(175) 사이의 채널부를 포함하면서 소스 전극(173), 드레인 전극(175), 데이터 선(171)과 중첩하고, 스토리지 전극(133)과 중첩하는 부분을 포함하여 게이트 절연막(140)을 사이에 두고 데이터 선(171)과 중첩되게 형성된 활성층(151)을 구비한다. 그리고, 반도체 패턴은 활성 층(151, 154) 위에 소스 전극(173), 드레인 전극(175), 스토리지 전극(133), 데이터 선(171)과 오믹접촉을 위해 형성된 오믹접촉층(161, 165)을 더 구비한다.
화소 전극(191)은 보호막패턴(180)에 의해 외부로 노출된 박막 트랜지스터의 드레인 전극(175)과 접속된다. 화소 전극(191)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(191)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 3마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법은 게이트 패턴들을 형성하기 위한 제1 마스크 공정, 반도체 패턴 및 소스/드레인 패턴들을 형성하기 위한 제2 마스크 공정, 그리고 게이트 절연막(140)과 보호막(180)패턴 및 투명전극 패턴들을 형성하기 위한 제3 마스크 공정을 포함하게 된다.
도 3 내지 도 8G는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 단계적으로 도시한 평면도와 단면도들이다.
도 3 및 도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 표시판 제조방법 중 제 1 마스크 공정에 관한 것이다.
도 3 및 도 4를 참조하면 하부기판(110) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층(미도시)이 형성된다. 이어서, 제1 마스크를 이용한 포토리 쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트 선(121), 게이트 전극(124), 게이트선 끝단(129), 및 스토리지선(132)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속층으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 단일층 또는 이중층 구조로 이용된다.
도 5 및 도 6a 내지 도 6b는 본 발명의 일 실시 예에 따른 박막 트랜지스터 어레이 표시판 제조방법 중 제2 마스크 공정에 관한 것이다. 도 5 및 도 6a를 참조하면, 게이트 패턴들이 형성된 하부기판(110) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(140), 비정질 실리콘층(150), n형 불순물이 고농도로 도핑된 n+ 비정질 실리콘층(160), 그리고 데이터 금속층(170)이 순차적으로 형성된다. 데이터 금속(170)으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 제2 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로, 도 6a에 도시된 바와 같이, 감광막 패턴(71)을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 대응하는 위치에 슬릿 패턴과 같은 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부 상부의 감광막 패턴(71)이 소스/드레인 전극(도 6B의 도면부호 173, 175참조) 상부의 감광막 패턴(71) 보다 낮은 높이를 갖게 한다.
이어서, 도 6B에 도시된 바와같이, 감광막 패턴(71)을 이용한 습식식각공정으로 데이터 금속층(170)이 패터닝됨으로써 데이터 선(171), 소스 전극(173), 그 소스 전극(173)과 일체화된 드레인 전극(175), 및 데이터선 끝단(179)을 포함하는 소스/드레인 패턴이 형성된다. 그 다음, 동일한 감광막 패턴(71)을 이용한 건식 식각공정으로 n+ 비정질 실리콘층(160)과 비정질 실리콘층(150) 이 동시에 패터닝됨으로써 오믹접촉층(161, 163, 165)과 활성층(151, 154)이 형성된다.
이어서, 애싱(Ashing) 공정으로 감광막 패턴(71)을 전체적으로 일정한 두께로 제거하여 채널부 상부에 위치하는 소스/드레인 패턴이 외부에 노출되도록 한다. 이 후 건식 식각공정으로 채널부 상부에 위치하는 소스/드레인 패턴 및 오믹접촉층(163, 165)을 식각한다. 이에 따라, 채널부의 활성층(154)이 노출되어 소스 전극(173)과 드레인 전극(175)이 분리되고, 오믹접촉층(163, 165)도 서로 분리된다.
마지막으로, 스트립 공정으로 소스/드레인 패턴 위에 남아 있는 감광막 패턴(71)이 제거된다.
도 7 및 도 8a 내지 도 8g는 본 발명의 일 실시 예에 따른 박막 트랜지스터 어레이 표시판 제조 방법 중 제3 마스크 공정에 관한 것이다.
구체적으로, 도 8a를 참조하면, 소스/드레인 패턴이 형성된 게이트 절연막(140) 상에 플라즈마 도움 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PRCVD) 등의 증착방법으로 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobytane) 또는 PFCB(Perfluorocyclobytane) 등과 같은 유기 절연물질으로 이루어진 보호막(180)을 전면 증착하고 보호막(180) 위에 감광막(미도시)을 전면 도포한다.
이어서, 제3 마스크를 이용한 포토리쏘그래피 공정으로, 도 8a에 도시된 바와 같이, 감광막 패턴(271)이 형성된다. 상기 감광막 패턴(271)은 드레인 전 극(175)의 일부 및 화소 영역 상에 형성된 제1 부분, 소스 전극(173), 데이터선(171) 및 채널부 상에 형성된 제2 부분, 그리고 게이트선 끝단(129)을 노출시키는 개구부가 형성된 제3 부분으로 이루어질 수 있다. 여기서, 화소 영역은 화소 전극(191)이 형성되는 영역을 말한다. 제 1 부분은 이후 애싱공정에 의해서 제거될 영역이므로, 제 1 부분의 두께는 제 2 부분의 두께보다 낮은 두께를 가지는 것이 바람직하다.
이어서, 상기 감광막 패턴(271)을 식각 마스크로 하여 상기 감광막 패턴(271)에 의해 노출되어 있는 보호막(180)을 식각하여 제거한다. 이때, 게이트선 끝단(129) 상부에 위치하는 보호막(180) 및 게이트 절연막(140) 그리고 데이터선 끝단(179) 상부에 위치하는 보호막(180) 또한 동시에 제거된다. 이러한 식각 방법으로는 건식 식각을 사용할 수 있다.
다음, 도 8c를 참고하면, 상기 감광막 패턴(271)을 전면 식각하여 두께를 줄인다. 이를 통하여, 드레인 전극(175)의 일부, 게이트선 끝단(129), 데이터선 끝단(179) 그리고 화소 영역과 중첩하는 보호막(180)의 일부를 노출하는 감광막 패턴(272)을 형성한다. 상기 감광막 패턴(271)의 전면식각은 산소 플라즈마를 이용한 애싱 방법을 사용할 수 있다.
다음, 도 8d를 참고하면, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전 물질 또는 반사 특성이 좋은 도전 물질 등으로 이루어진 화소 전극용 도전층(190)을 전면에 증착한다.
다음, 도 8e를 참고하면, 전면에 증착된 화소 전극용 도전층(190)위에 더미 감광막층(273)을 도포한다. 더미 감광막층(273)은 이후 포토리쏘그래피 공정을통한 추가 패턴형성과정없이 그 자체로 선택적으로 화소 전극용 도전층(190)을 식각하는데 식각 마스크로 작용한다. 따라서, 상기 더미 감광막층(273)의 두께는 상기 감광막 패턴(272)의 두께보다 얇은 것이 바람직하다. 그러나, 감광막자체의 스텝 커버리지(step covergae)가 우수하여, 더미 감광막층(273)의 두께를 상기 감광막 패턴(272)의 두께보다 얇게 증착하여도 상기 감광막 패턴(272)의 상부에 더미 감광막층(273)이 얇게 남아있을 수 있다. 상기와 같은 경우에는 산소 플라즈마를 이용한 전면식각을 포함하는 추가공정을 진행 할 수 있다.
상기 더미 감광막층(273)은 박막이 형성된 기판에 매우 균일한 두께로 형성되어야 공정 불량이 발생하지 않는다. 감광막층의 도포방법으로는 스핀 코팅(spin coating)방법, 슬릿 코팅(slit coating)방법, 그리고 잉크젯 인쇄(inkjet printing)방법들이 사용될 수 있다. 스핀 코팅(spin coating)방법은 기판에 감광물질을 떨어뜨린 후, 기판을 고속 회선시켜, 감광물질이 기판에 균일한 두께로 형성되도록 하는 대표적인 감광물질 코팅 방법이다. 슬릿 코팅(slit coating)방법은 크기가 크고 중량이 무거운 기판에 감광물질을 코팅하기 위하여 폭보다 길이가 긴 슬릿 형상의 노즐을 통하여 감광물질을 공급하여 면 형태로 감광물질을 도포하는 방법이다. 잉크젯 인쇄 방법은 격벽(partition)에 의해 정의되어 있는 소정 영역에 감광막을 적하하여 감광막층을 용이하게 형성할 수 있다.
다음, 도 8f를 참고하면, 상기 감광막 패턴(272)의 상부에 증착되어있는 화소 전극용 도전층(190)을 상기 더미 감광막층(273)을 식각 마스크로 하여 식각 후 제거한다. 습식 식각을 이용하여 돌출되어 있는 화소 전극용 도전층(190)을 제거하면, 동시에 습식 식각액이 상기 감광막 패턴(272)과 더미 감광막층(273)의 경계를 따라 침투하게 되어 결과적으로 도 8f와 같은 형상을 가지게 된다. 여기서 더미 감광막층(273)이 보호하고 있는 드레인 전극(175)의 일부, 게이트선 끝단(129), 데이터선 끝단(179), 그리고 화소영역 상부의 화소 전극용 도전층(190)은 잔류하게 된다. 결과적으로 도 8f와 같은 형상을 가지게된다.
최종으로 감광막 패턴을 벗겨냄으로써 도 8g에서 볼 수 있듯이 화소 전극(191)이 형성된다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법은 리프트 오프 방법을 이용하지 않는 3매 마스크 공정에 의해 이루어짐에 따라 기판 구조 및 제조 공정을 더욱 단순화시킴으로써 제조 단가를 더욱 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있다.
특히, 별도의 포토패터닝과정없이 마스크역할을 할 수 있는 더미 감광막층을 이용함으로써, 리프트 오프 공정을 이용한 3매 마스크공정에서의 공정불량 및 공정의 어려움을 극복할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이다.
도 2는 도 1에 도시된 박막트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 평면도이다.
도 3 내지 도 8G는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 나타내는 평면도 및 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
121 게이트 선 124 게이트 전극
132 스토리지선171 데이터 선 173 소스전극 175 드레인 전극 151, 154 활성층
191 화소전극 110 하부기판 163, 165 오믹접촉층

Claims (14)

  1. 게이트 전극을 포함하는 게이트선을 형성하는 단계
    상기 게이트선 위에 게이트 절연막을 형성하는 단계
    상기 게이트 절연막 위에 반도체 패턴, 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계
    상기 데이터선 및 드레인 전극 위에 보호막을 적층하는 단계
    상기 드레인 전극의 일부 및 화소 영역 상에 놓이는 제1 부분과 상기 제1 부분보다 두꺼운 제2 부분을 포함하는 제1 감광막 패턴을 상기 보호막 위에 형성하는 단계
    상기 제1 감광막 패턴을 마스크로 하여 노출되어 있는 보호막을 식각하는 단계
    상기 제1 감광막 패턴을 전면 식각하여 상기 제1 부분이 제거된 제2 감광막 패턴을 형성하는 단계
    상기 결과물 위에 화소 전극용 도전체막을 형성하는 단계
    상기 제2 감광막 패턴의 감광막 두께보다 얇은 두께를 가지는 더미 감광막 층을 형성하는 단계
    상기 더미 감광막 층에 의하여 노출되어있는 화소 전극용 도전체막을 식각하는 단계
    상기 제2 감광막 패턴을 제거함으로써 화소 전극을 형성하는 단계를 포함하 는 박막 트랜지스터 표시판의 제조 방법
  2. 제1항에서,
    상기 반도체 패턴, 상기 데이터선, 및 상기 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 위에 비정질 실리콘층, 도핑된 비정질 실리콘층 및 데이터 금속층을 연속 증착하는 단계,
    채널부에 대응하는 위치에 놓이는 제4 부분과 상기 제4 부분보다 두껍고 상기 소스 전극 및 상기 드레인 전극과 대응하는 위치에 놓이는 제5 부분을 포함하는 제3 감광막 패턴을 상기 데이터 금속층 위에 형성하는 단계
    상기 제3 감광막 패턴을 마스크로 하여 노출되어 있는 상기 데이터 금속층, 상기 도핑된 비정질 실리콘층 및 상기 비정질 실리콘층을 식각하는 단계
    상기 제3 감광막 패턴을 전면 식각하여 상기 제4 부분이 제거된 제4 감광막 패턴을 형성하는 단계 및
    상기 제4 감광막 패턴을 마스크로 하여 상기 제4 부분이 제거되어 노출된 상기 데이터 금속층과 상기 도핑된 비정질 실리콘층을 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 게이트선을 형성하는 단계에서 상기 데이터선을 따라 평행하게 뻗어 있는 복수의 스토리지 전극을 포함하는 스토리지선을 함께 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 더미 감광막층을 형성하는 단계에서 더미 감광막층은 잉크젯공정, 스핀코팅 및 슬릿코팅 중의 적어도 하나를 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서, 상기 보호막은 제1 보호막과 제2 보호막의 이중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제2항에서,
    상기 더미 감광막층을 형성하는 단계에서 더미 감광막층은 잉크젯공정, 스핀코팅 및 슬릿코팅 중의 적어도 하나를 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서,
    상기 보호막은 제1 보호막과 제2 보호막의 이중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제1항에서,
    상기 게이트선을 형성하는 단계에서 상기 데이터선을 따라 뻗어 있는 복수의 스토리지 전극을 포함하는 스토리지선을 함께 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 더미 감광막층을 형성하는 단계에서 더미 감광막층은 잉크젯공정, 스핀코팅 및 슬릿코팅 중의 적어도 하나를 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 보호막은 제1 보호막과 제2 보호막의 이중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제 8항에서,
    상기 보호막은 제1 보호막과 제2 보호막의 이중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제1항에서,
    상기 더미 감광막층을 형성하는 단계에서 더미 감광막층은 잉크젯공정, 스핀코팅 및 슬릿코팅 중의 적어도 하나를 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 보호막은 제1 보호막과 제2 보호막의 이중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 보호막은 제1 보호막과 제2 보호막의 이중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
KR20080132431A 2008-12-23 2008-12-23 박막 트랜지스터 표시판 및 그 제조 방법 KR101490490B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080132431A KR101490490B1 (ko) 2008-12-23 2008-12-23 박막 트랜지스터 표시판 및 그 제조 방법
US12/436,356 US7902006B2 (en) 2008-12-23 2009-05-06 Method of manufacturing a thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080132431A KR101490490B1 (ko) 2008-12-23 2008-12-23 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100073693A true KR20100073693A (ko) 2010-07-01
KR101490490B1 KR101490490B1 (ko) 2015-02-06

Family

ID=42266726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080132431A KR101490490B1 (ko) 2008-12-23 2008-12-23 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7902006B2 (ko)
KR (1) KR101490490B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372579B1 (ko) 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20060128553A (ko) * 2005-06-10 2006-12-14 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US7902006B2 (en) 2011-03-08
KR101490490B1 (ko) 2015-02-06
US20100159652A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
KR101575750B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7468527B2 (en) Liquid crystal display device and fabricating method thereof
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
KR20050115743A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7078279B2 (en) Manufacturing method of a thin film transistor array substrate
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
US7300830B2 (en) Method of fabricating liquid crystal display panel
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
US20050077521A1 (en) Thin film transistor array substrate and method of manufacturing the same
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101490490B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100583314B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
KR20070064118A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 6