JP2014235353A - 表示パネル及びその製造方法、並びに、液晶表示パネル - Google Patents

表示パネル及びその製造方法、並びに、液晶表示パネル Download PDF

Info

Publication number
JP2014235353A
JP2014235353A JP2013117491A JP2013117491A JP2014235353A JP 2014235353 A JP2014235353 A JP 2014235353A JP 2013117491 A JP2013117491 A JP 2013117491A JP 2013117491 A JP2013117491 A JP 2013117491A JP 2014235353 A JP2014235353 A JP 2014235353A
Authority
JP
Japan
Prior art keywords
film
display panel
region
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013117491A
Other languages
English (en)
Other versions
JP6173049B2 (ja
Inventor
一司 山吉
Ichiji Yamayoshi
一司 山吉
武司 園田
Takeshi Sonoda
武司 園田
幸一 高井
Koichi Takai
幸一 高井
修 宮川
Osamu Miyagawa
修 宮川
伸介 緒方
Shinsuke Ogata
伸介 緒方
武志 島村
Takeshi Shimamura
武志 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013117491A priority Critical patent/JP6173049B2/ja
Priority to US14/277,863 priority patent/US9285619B2/en
Priority to DE102014210380.0A priority patent/DE102014210380A1/de
Publication of JP2014235353A publication Critical patent/JP2014235353A/ja
Application granted granted Critical
Publication of JP6173049B2 publication Critical patent/JP6173049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】端子電極と外部素子との間の導通を確実に行うことが可能な技術を提供することを目的とする。【解決手段】液晶表示パネル1は、表示領域101の透明絶縁性基板100上に形成された薄膜トランジスタ106と、薄膜トランジスタ106と端子電極107とを接続する外部配線117と、薄膜トランジスタ106上に形成され、平坦化された上面を有する有機平坦化膜6とを備える。額縁領域102の外部配線117上方には、有機平坦化膜が形成されていない、または、表示領域101の有機平坦化膜6よりも膜厚が薄い有機平坦化膜6aが形成されている。【選択図】図6

Description

本発明は、表示パネル及びその製造方法と、当該表示パネルが用いられた液晶表示パネルに関するものである。
従来、液晶表示装置の表示方式として、液晶表示パネルと垂直方向に電界を発生させるTN(Twisted Nematic)モードが広く用いられてきた。ところが、液晶表示パネルとほぼ平行方向(横方向)に電界を発生させることによって、液晶分子を横方向で駆動する横電界方式が提案された。この横電界方式は、高視野角や高精細、高輝度化に有利であり、今後、特にスマートフォンやタブレットなどを代表とする中小型パネルで主流になっていくと考えられる。
横電界方式としては、IPS(In Plane Switching)モードと、FFS(Fringe Field Switching)モードとが知られている。FFSモードの液晶表示装置は、下部電極と、スリットを有する上部電極と、それら電極の間に設けられた絶縁膜とを備えて構成され、下部電極及び上部電極のいずれか一方が画素電極として用いられ、他方が対向電極として用いられる。画素電極と対向電極との間に電圧が印加されると、液晶層にてほぼ横方向に向かう電界が発生し、液晶層の液晶分子が、当該横方向の電界に応じて駆動される。
液晶表示パネルの表示領域では、上部電極及び下部電極の下方に保護絶縁膜を介して、信号線及び薄膜トランジスタが形成される。外部からの任意の信号(電圧)が、信号線及び薄膜トランジスタを経た後、保護絶縁膜のコンタクトホールを介して、下部電極または上部電極に印加されると、上述した電界が発生する。
しかしながら、動作時には、下部電極と信号線との間に表示品位の低下の原因となる寄生容量が発生する。そこで、下部電極と信号線との間には、当該寄生容量を小さくするための絶縁膜が形成される。特許文献1では、当該絶縁膜として、寄生容量を小さくすることが可能であり、かつ、薄膜トランジスタの段差を無くすことも可能な、膜厚が比較的厚いアクリル樹脂膜を用いることが提案されている。
特開2007−226175号公報
液晶表示パネルでは、上述の表示領域だけでなく、表示領域を囲む額縁領域が設けられる。額縁領域には、複数の端子電極と、表示領域から延設されて複数の端子電極に接続された複数の外部配線とが形成されており、各外部配線は、損傷及び水分などによる腐食から保護する保護絶縁膜によって覆われている。
ここで、液晶表示装置の製造工程においては、液晶表示パネルの端子電極と、外部素子(例えばプリント基板やICチップなど)とが電気的に接続される。具体的には、保護絶縁膜から露出された端子電極に、ACF(異方性導電膜)などを介して外部素子を圧着することにより、端子電極と外部素子とが、ACF内の導電粒子によって導通される。
しかしながら、額縁領域の外部配線上方に、上述のアクリル樹脂膜を形成した場合には、外部配線上方に形成されたアクリル樹脂膜と、アクリル樹脂膜が形成されない端子電極との間に、アクリル樹脂膜の膜厚とほぼ同じ高低差(段差)が生じる。このため、本来、端子電極と外部素子とが、ACF内の導電粒子によって導通されなければならないところ、端子電極周辺のアクリル樹脂膜が邪魔をする(アクリル樹脂膜に圧着力が分散される)ことにより、導通されない、すなわち接触不良が生じることがあった。特に、今後、額縁領域を小さくために、外部配線と端子電極とが互いに近接して設けられる結果、このような問題が顕在化すると考えられる。
一方、外部配線上方にアクリル樹脂膜を形成しなかった場合には、液晶表示パネルの製造工程中に、外部配線を覆う保護絶縁膜、ひいては外部配線が損傷するという問題がある。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、端子電極と外部素子との間の導通を確実に行うことが可能な技術を提供することを目的とする。
本発明に係る表示パネルは、表示領域と、前記表示領域を囲む額縁領域とが規定された絶縁基板と、前記表示領域の前記絶縁基板上に形成された薄膜トランジスタと、前記額縁領域の前記絶縁基板上に形成された端子電極とを備える。また、前記表示パネルは、前記薄膜トランジスタと前記端子電極とを接続する、前記絶縁基板上に形成された配線と、前記端子電極上に開口を有し、前記配線を覆う絶縁膜と、前記薄膜トランジスタ上に形成され、平坦化された上面を有する平坦化膜とを備える。前記額縁領域の前記配線上方には、前記平坦化膜が形成されていない、または、前記表示領域の前記平坦化膜よりも膜厚が薄い平坦化膜が形成されている。
本発明によれば、額縁領域の外部配線上方には、平坦化膜が形成されていない、または、表示領域の平坦化膜よりも膜厚が薄い平坦化膜が形成されている。したがって、端子電極と外部素子との間の導通を確実に行うことができる。
実施の形態1に係る液晶表示パネルの構成を示す平面図である。 実施の形態1に係る額縁領域の構成を示す平面図である。 実施の形態1に係る表示領域の構成を示す平面図である。 実施の形態1に係る表示領域の構成を示す断面図である。 関連端子構成を示す断面図である。 実施の形態1に係る端子構成を示す断面図である。 実施の形態1に係る端子構成を示す断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係るフォトマスクを示す図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態1に係る液晶表示パネルの製造方法を説明するための断面図である。 実施の形態2に係る端子構成を示す断面図である。
<実施の形態1>
本発明の実施の形態1では、本発明に係る表示パネルが用いられたFFSモードの液晶表示パネルを例にして説明する。図1は、本実施の形態1に係る液晶表示パネルの構成を示す平面図である。なお、図1は、模式的に示すものであり、図示された構成要素の正確な大きさなどを反映するものではない。また、図1では、図面が煩雑とならないように、発明の主要部以外の省略や構成の一部簡略化などを適宜行っている。これらの点は、以下の図においても同様とする。さらに、以下の図においては、図中、既出の図において説明したものと同一の構成要素には同一の符号を付し、その説明を省略する。
液晶表示パネル1は、表示領域101と、表示領域101を囲む額縁領域102とが規定された透明絶縁性基板(絶縁基板)100を備えている。
図1に示すように、液晶表示パネル1は、表示領域101の透明絶縁性基板100上に形成された薄膜トランジスタ106と、額縁領域102の透明絶縁性基板100上に形成された端子電極107と、薄膜トランジスタ106と端子電極107とを電気的に接続する配線とを備えている。当該配線は、表示領域101及び額縁領域102の両方において透明絶縁性基板100上に形成されている。ここでは、表示領域101における当該配線は、信号線103及び走査線104に対応し、額縁領域102における当該配線は、外部配線117に対応している。
額縁領域102には、表示領域101から延設された複数の外部配線117が、複数の端子電極107に接続されている。端子電極107は、ACF(異方性導電膜)及びバンプなどを介して、外部素子(ここではプリント基板108及びICチップ109)の端子と電気的に接続される。
図2は、図1に示した額縁領域102のうち、端子電極107が形成(実装)された領域(以下「実装端子領域」と記す)を拡大した平面図である。
端子電極107は、外部配線117を延長した部分に連接されており、端子電極107の幅は、外部配線117の幅よりも大きく形成されている。また、任意の1つの端子電極107は、外部配線117の配列方向において他の端子電極107と隣接せずに、2つの外部配線117に挟まれた状態で当該2つの外部配線117と隣接している。このような構成によれば、隣り合う外部配線117同士をなるべく近づけることができるので、額縁領域102の面積をなるべく小さくすることができる。
図1に戻って、表示領域101について説明する。表示領域101には、互いに絶縁された複数の信号線103と複数の走査線104とが直交するように配設されている。また、複数の共通配線105が、走査線104と平行となるように配設されている。交差する1つの信号線103及び1つの走査線104によって、1つの画素が形成されており、表示領域101全体においては、複数の画素がマトリクス状に配設されている。
図3は、表示領域101に形成された画素を拡大した平面図である。本実施の形態1に係る液晶表示パネル1は、図3にて二点鎖線で示される下部電極71と、上部電極91とを備えている。下部電極71及び上部電極91のいずれか一方は画素電極として用いられ、他方は対向電極として用いられる。以下においては、下部電極71が対向電極であり、上部電極91が画素電極である構成を例にして説明するが、もちろん下部電極71が画素電極であり、上部電極91が対向電極である構成であってもよい。
ここで、本実施の形態1に係る液晶表示パネル1は、上部電極91上方に液晶層(図示せず)を備えている。下部電極71及び上部電極91は、スイッチング素子である薄膜トランジスタ106の制御によって液晶層にフリンジ電界を印加することが可能となっている。下部電極71(対向電極)と上部電極91(画素電極)との間に電圧が印加されると、例えば、上部電極91から、上部電極91上方の液晶層に向かった後、液晶層でほぼ横方向に向かい、液晶層下方の上部電極91のスリット91aを介してさらに下方の下部電極71に向かう電界が発生する。そして、液晶層の液晶分子が、横方向の電界に応じて駆動される。
薄膜トランジスタ106は、下部電極71及び上部電極91と、透明絶縁性基板100との間に設けられている。薄膜トランジスタ106のゲート電極11は、走査線104に電気的に接続されており、薄膜トランジスタ106のソース電極41は、信号線103に電気的に接続されている。薄膜トランジスタ106のドレイン電極42は、コンタクトホール141を介して上部電極91(画素電極)と電気的に接続されている。また、共通配線105は、コンタクトホール151を介して下部電極71(対向電極)と電気的に接続されている。
薄膜トランジスタ106は、走査線104からの信号に基づいて、画素電極(上部電極91)への表示電圧の供給をオンまたはオフする制御を行う。なお、表示電圧とは、プリント基板108などの外部素子から外部配線117を経て信号線103に入力された信号データに応じた電圧である。
具体的には、走査線104から薄膜トランジスタ106のゲート電極11に信号が供給された場合には、当該薄膜トランジスタ106は、ソース電極41側からドレイン電極42側に電流を流す。すなわち、薄膜トランジスタ106は、走査線104から信号が供給された場合には、信号線103の信号データに応じた電圧を、上部電極91(画素電極)に印加する。
一方、走査線104から薄膜トランジスタ106のゲート電極11に信号が供給されなかった場合には、当該薄膜トランジスタ106は、ソース電極41側からドレイン電極42側に電流を流さない。すなわち、薄膜トランジスタ106は、走査線104から信号が供給されなかった場合には、信号線103の信号データに応じた電圧を、上部電極91(画素電極)に印加しない。
走査線104の信号、及び、信号線103の信号データは、端子電極107に接続された外部素子(ここではプリント基板108及びICチップ109)によって制御され、外部からの表示データに応じた電圧がそれぞれ画素に供給される。
次に表示領域101の構成、及び、額縁領域102の構成について、断面図を用いて説明する。まず、表示領域の構成について説明する。
<表示領域101の構成>
図4は、表示領域101の構成(画素の構成)を示す断面図であり、具体的には、図3に示されたa−a’線に沿った断面図である。なお、ここでは表示領域101の構成要素について主に説明するが、額縁領域102の構成要素についても適宜説明する。
本実施の形態1に係る薄膜トランジスタ106は、ゲート電極11、ゲート絶縁膜2、半導体膜31、ソース電極41及びドレイン電極42を備えて構成されている。
表示領域101の透明絶縁性基板100上には、走査線104が形成されており、当該走査線104のうち、薄膜トランジスタ106が形成される領域に対応する部分が、ゲート電極11として用いられる。また、表示領域101の透明絶縁性基板100上には、走査線104と平行に共通配線105(図3)が形成されている。
一方、額縁領域102の透明絶縁性基板100上には、走査線104と連接する外部配線117(図1)が形成されている。なお、ここでは、走査線104(ゲート電極11)、共通配線105、及び、走査線104と連接する外部配線117は、同一の金属膜をパターニングすることによって形成されているものとする。
走査線104(ゲート電極11)、共通配線105、及び、走査線104と連接する外部配線117を覆うゲート絶縁膜2が、透明絶縁性基板100上に形成されている。ゲート絶縁膜2としては、例えばSiN膜が用いられる。なお、後述するように、ゲート絶縁膜2は、端子電極107を露出する開口を有している。
ゲート電極11上にゲート絶縁膜2を介して、島状にパターニングされた半導体膜31が形成されている。この半導体膜31には、例えば、アモルファスシリコン、微結晶シリコン、多結晶シリコンのいずれか、もしくはこれらを積層させたシリコン半導体、または、酸化物半導体などが用いられる。半導体膜31には、チャネル領域と、当該チャネル領域を間に挟むソース領域及びドレイン領域とが形成される。
表示領域101のゲート絶縁膜2上には、ソース電極41、ドレイン電極42、及び、ソース電極41と連接する信号線103(図3)が形成されている。なお、ソース電極41は、半導体膜31のソース領域に接して形成されており、ドレイン電極42は、半導体膜31のドレイン領域に接して形成されている。
一方、額縁領域102のゲート絶縁膜2上には、信号線103と連接する外部配線117(図1)が形成されている。なお、ここでは、ソース電極41、ドレイン電極42、信号線103、及び、信号線103と連接する外部配線117は、同一の金属膜をパターニングすることによって形成されているものとする。
薄膜トランジスタ106、信号線103及びそれと連接する外部配線117、並びに、走査線104及びそれと連接する外部配線117を直接的または間接的に覆う保護絶縁膜5が、ゲート絶縁膜2上に形成されている。なお、後述するように、保護絶縁膜5は、端子電極107を露出する開口を有している。
保護絶縁膜5としては、例えばSiN膜、及び、酸化シリコン膜(SiO膜)などの無機絶縁膜が用いられる。保護絶縁膜5に無機絶縁膜を用いた場合には、無機絶縁膜の機械強度が比較的強いことから、信号線103、走査線104及び外部配線117の損傷を抑制することができる。また、保護絶縁膜5にSiN膜などの無機絶縁膜を用いた場合には、有機平坦化膜6などから信号線103、走査線104及び外部配線117に、水分が浸出するのが抑制されるので、それによる腐食を抑制することができ、薄膜トランジスタ106の特性が劣化するのを抑制することができる。
表示領域101において、薄膜トランジスタ106上、及び、信号線103及び走査線104上方には、平坦化された上面を有する平坦化膜(図4では有機平坦化膜6)が形成されている。この平坦化膜によって、薄膜トランジスタ106などの段差が埋められており、平坦化膜の上面には、平坦化膜下に形成されていた段差が反映(転写)されずに、ほぼ平坦となっている。これにより、下部電極71及び上部電極91は、平坦化された平面上に形成される。
平坦化膜としては、例えばアクリルを主体とした有機樹脂膜、または、SOG(Spin On Glass)膜が用いられる。アクリル脂膜及びSOG膜の誘電率(3〜4程度)は、SiN膜の誘電率(6〜7程度)よりも低いことから、アクリル脂膜またはSOG膜を平坦化膜に用いた場合には、信号線103と下部電極71との間の寄生容量を低減することができる。すなわち、液晶表示パネル1の動作時において、信号線103からのノイズが下部電極71に及ぼす悪影響を抑制することができ、表示品位を向上させることができる。なお、SiO膜の誘電率は、SOG膜と同程度の誘電率を有するが、その平坦化が困難であることから平坦化膜には適さない。
以下、平坦化膜に有機樹脂膜を適用したものとし、当該平坦化膜を「有機平坦化膜6」と記して説明する。なお、有機平坦化膜6に、感光性を有する有機樹脂膜を用いれば、フォトリソグラフィー工程(写真製版工程)を行うことによって、有機平坦化膜6に所望のパターンを形成することができる。
表示領域101の有機平坦化膜6上には、IZO及びITOなどの透明導電膜からなる下部電極71と、SiN膜などからなる層間絶縁膜8と、IZO及びITOなどの透明導電膜からなる上部電極91と、液晶層とがこの順に形成されている。すなわち、液晶層は、表示領域101の有機平坦化膜6上方に形成されており、上部電極91(画素電極)及び下部電極71(対向電極)は、表示領域101の有機平坦化膜6と液晶層との間に形成されている。
保護絶縁膜5、有機平坦化膜6及び層間絶縁膜8には、コンタクトホール51,61,81がそれぞれ形成されている。これらコンタクトホール51,61,81は、ドレイン電極42上のコンタクトホール141を構成している。上部電極91の一部は、このコンタクトホール141を介してドレイン電極42と電気的に接続されている。
同様に、ゲート絶縁膜2、保護絶縁膜5及び有機平坦化膜6には、コンタクトホールがそれぞれ形成されており、これらコンタクトホールは、共通配線105上のコンタクトホール151(図3)を構成している。下部電極71の一部は、このコンタクトホール151を介して共通配線105と電気的に接続されている。
<額縁領域102の構成>
次に、額縁領域102の構成、具体的には実装端子領域の構成(以下「端子構成」と記す)について説明する。
なお、端子構成としては、走査線104と連接する外部配線117に関するものと、信号線103と連接する外部配線117に関するものとが存在している。ただし、信号線103と連接する外部配線117の端子構成は、走査線104と連接する外部配線117の端子構成からゲート絶縁膜2が省略されている点を除けば同様である。そこで、以下においては、走査線104と連接する外部配線117の端子構成についてのみ説明し、信号線103と連接する外部配線117の端子構成の説明については省略する。
図5は、本実施の形態1に係る端子構成と関連する端子構成(以下「関連端子構成」と記す)を示す断面図であり、図6は、本実施の形態1に係る端子構成を示す断面図である。具体的には、図5及び図6は、図2に示されたb−b’線に沿った断面図である。
図5及び図6に示されるように、関連端子構成、及び、本実施の形態1に係る端子構成のいずれにおいても、外部配線117は、絶縁膜(ゲート絶縁膜2及び保護絶縁膜5)によって覆われているとともに、端子電極107は、絶縁膜(ゲート絶縁膜2及び保護絶縁膜5)及び有機平坦化膜6,6aの開口から露出している。
しかし、関連端子構成(図5)では、外部配線117上方には、表示領域101の有機平坦化膜6と膜厚が同じ有機平坦化膜6が形成されているのに対して、本実施の形態1に係る端子構成(図6)では、額縁領域102の外部配線117上方には、表示領域101の有機平坦化膜6よりも膜厚が薄い有機平坦化膜6aが形成されている。
また、関連端子構成(図5)では、外部配線117上方には層間絶縁膜8が形成されているのに対して、本実施の形態1に係る端子構成(図6)では、額縁領域102の外部配線117上方には層間絶縁膜8が形成されていない。
このような本実施の形態1に係る端子構成によれば、端子電極107を含む積層構造の高さと、外部配線117を含む積層構造の高さとの差(高低差)を、関連端子構成よりも小さくすることができる。したがって、ACFなどを間に挟んだ端子電極107と外部素子との圧着が、有機平坦化膜6によって邪魔されずに済むことから、端子電極107と外部素子との間の導通を確実に行うことができる。
なお、実施の形態1に係る端子構成は、図6に示す構成に限ったものではなく、図7に示すように、額縁領域102の外部配線117上方に、有機平坦化膜が形成されない構成であってもよい。このような構成によれば、端子電極107上部の構成の高さと、外部配線117上部の構成の高さとの差(高低差)をさらに小さくすることができることから、端子電極107と外部素子との間の導通をより確実に行うことができる。
<製造工程>
次に、本実施の形態1に係る液晶表示パネル1の製造工程について、図8〜図16を用いて順に説明する。なお、図8(a)、図9(a)及び図11(a)〜図16(a)は、表示領域101の構成を示す断面図であり、図8(b)、図9(b)及び図11(b)〜図16(b)は、額縁領域102(実装端子領域)の構成を示す断面図である。以下の説明で明らかとなるように、表示領域101の構成及び額縁領域102の構成は並行して形成される。
まず、ガラス基板などの透明絶縁性基板100全面上に、例えばスパッタ法を用いて金属膜を形成する。当該金属膜には、例えば、アルミニウム(Al)もしくはそれを含む合金、またはモリブデン(Mo)、クロム(Cr)などを用いる。そして、金属膜上に感光性樹脂であるフォトレジストをスピンコート等によって塗布し、当該塗布したフォトレジストを露光及び現像する第1のフォトリソグラフィー工程を行うことにより、フォトレジストをパターニングする。
そして、パターニングされたフォトレジストをエッチングマスクとして、金属膜をエッチングする。これにより、表示領域101の透明絶縁性基板100上には、走査線104(ゲート電極11)と共通配線105とが形成され、額縁領域102の透明絶縁性基板100上には、走査線104と連接する外部配線117と端子電極107とが形成される。すなわち、透明絶縁性基板100上に、薄膜トランジスタ106(ゲート電極11)と端子電極107とを接続する配線(走査線104及び外部配線117)が形成される。その後、フォトレジストを剥離する。
次に、ゲート電極11などが形成された透明絶縁性基板100全面上に、例えばプラズマCVD(Chemical Vapor Deposition)法を用いて、ゲート絶縁膜2と、半導体膜31となる半導体膜とを順に連続して成膜する。なお、ゲート絶縁膜2には、例えばSiN膜などを用いる。第2のフォトリソグラフィー工程を用いたフォトレジストのパターニングを行った後にイオン注入などを行うことによって、半導体膜には、薄膜トランジスタ106のソース領域、チャネル領域及びドレイン領域が形成される。また、半導体膜を島状にパターニングするエッチングすることによって、半導体膜31が形成される。その後、フォトレジストを剥離する。
そして、半導体膜31などが形成された透明絶縁性基板100全面上に、例えばスパッタ法を用いて金属膜を成膜する。当該金属膜には、例えば、アルミニウム(Al)もしくはそれを含む合金、またはモリブデン(Mo)、クロム(Cr)などを用いる。そして、第3のフォトリソグラフィー工程を用いたフォトレジストのパターニング、金属膜のエッチング、及び、フォトレジストの剥離を行うことによって、表示領域101の透明絶縁性基板100(ゲート絶縁膜2)上には、ソース電極41、ドレイン電極42及び信号線103が形成される。すなわち、表示領域101の透明絶縁性基板100上に、薄膜トランジスタ106が形成される。
また、これと同時に、表示領域101の透明絶縁性基板100(ゲート絶縁膜2)上には、信号線103と連接する外部配線117が形成される。すなわち、ゲート絶縁膜2(透明絶縁性基板100)上に、薄膜トランジスタ106(ソース電極41)と端子電極107とを接続する配線(信号線103及び外部配線117)が形成される。以上に説明した工程によって得られる構造を、図8に示す。
次に、ソース電極41などが形成された透明絶縁性基板100全面上に、プラズマCVD法を用いて、保護絶縁膜5を成膜する。すなわち、薄膜トランジスタ106、端子電極107及び配線(信号線103、走査線104及び外部配線117)を覆う保護絶縁膜5が形成される。なお、保護絶縁膜5には、例えば、SiN膜などを用いる。
それから、保護絶縁膜5が形成された透明絶縁性基板100全面上に、平坦化された上面を有する有機平坦化膜6をスピンコート等によって塗布(成膜)する。なお、ここでは、有機平坦化膜6に、感光性を有する有機樹脂膜を用い、その膜厚が例えば2〜4μmとなるように成膜する。以上に説明した工程によって得られる構造を、図9に示す。
それから、フォトマスク200を用いて有機平坦化膜6を露光及び現像する第4のフォトリソグラフィー工程を行う。ここで、フォトマスク200について詳細に説明する。
図10(a)は、フォトマスク200の一部を示す平面図であり、図10(b)は、フォトマスク200の一部を示す側面図である。有機平坦化膜6の露光に用いるフォトマスク200としては、ハーフトーンマスク(以下「HTマスク」と記す)またはグレイトーンマスク(以下「HFマスク」と記す)が想定される。
HTマスクは、透過率制御層を形成することによって透過率を制御する。一方、GTマスクは、微小なスリット及びドットなどのパターンからなる開口が形成された遮光部を有しており、その開口のサイズを調整しておくことにより、開口を通過する照射光(透過量)を制御する。フォトマスク200には、HTマスクまたはGTマスクを用いることができるが、HTマスクは通常の露光パターン層以外に透過率制御層が必要となり、GTマスクよりもコストがかかるので、以下ではフォトマスク200にGTマスクを用いた場合を例にして説明する。
今回、発明者が提案するフォトマスク200は、透明基板201と、通常の遮光部202aと、図10(a)に示される格子パターン(一種のドットパターン)が設けられた遮光部である遮光パターン202bとを有する。遮光パターン202bには、正方形状の開口(以下「格子203」と記す)が複数設けられている。
露光装置からの照射光は、遮光パターン202bの格子203を通過する際に回折する。これにより、遮光パターン202bの領域では露光量が均一化され、かつ、遮光パターン202bの領域の露光量は、遮光部202aまたは遮光パターン202bが形成されていない領域の露光量よりも少なくなる。
図11には、フォトマスク200を用いて有機平坦化膜6を露光している工程が示されており、図12には、露光後に有機平坦化膜6を現像した工程が示されている。
図11(a)に示される表示領域101の露光工程では、通常の遮光部202a直下の領域では有機平坦化膜6は露光されず、それ以外の領域(薄膜トランジスタ106のドレイン電極42上の一部の領域、及び、共通配線105上の一部の領域)では有機平坦化膜6は露光される。このため、図12(a)に示される表示領域101の現像工程では、露光された有機平坦化膜6が除去されることにより、図12(a)に示されるコンタクトホール61と、コンタクトホール151(図3)の一部であるコンタクトホールとが有機平坦化膜6に形成される。
一方、図11(b)に示される額縁領域102の露光工程では、遮光パターン202b直下の領域であっても、それ以外の領域であっても、有機平坦化膜6が露光される。ただし、遮光パターン202b直下の領域(外部配線117上方の領域)の露光量は、それ以外の領域(端子電極107上方の領域)の露光量よりも少なくなる。このため、図12(b)に示される額縁領域102の現像工程では、端子電極107上方の有機平坦化膜6は除去されるが、外部配線117上方の有機平坦化膜6は少し除去(膜減り)されて、膜厚が薄くなる。なお、以下、現像によって膜厚が薄くなった有機平坦化膜を、「有機平坦化膜6b」と記す。ここでは、有機平坦化膜6bは、有機平坦化膜6よりも例えば0.5〜1.2μm程度薄くする。
ここで、フォトマスク200の格子パターンは、1つの格子203のサイズと、隣接する2つの格子203同士の間隔との和(ピッチ)が、3μmであり、1つの格子203のサイズが、露光装置の解像度以下の2μm以下(すなわち2μm以下のサイズ×2μm以下のサイズ)であることが好ましい。この場合には、遮光パターン202bの領域で露光量を均一化することができ、有機平坦化膜6bの上面を平坦化することができる。
なお、現像によって有機平坦化膜6bが除去される厚さは、露光時に直接照射される露光量に相当することから、露光装置の照射光及び透過率によって制御することは可能である。ただし、有機平坦化膜6として、露光に敏感に反応するアクリルを主体とした有機樹脂膜を用いる場合には、露光量が僅かであったとしても現像を行うと、外部配線117上方の有機平坦化膜6が除去される厚さ(膜減りされる量)は大きくなってしまう。
そこで、格子パターン内の1つの格子203のサイズが2μm(すなわち2μm×2μm)であり、格子パターン内の隣接する2つの格子203同士の間隔が1μmであるフォトマスク200を用いることが好ましい。この場合には、照射光に対する露光量の割合(透過量)は20%程度であり、有機平坦化膜6が除去される厚さ(膜減りされる量)を適正な厚さに調節することが可能となる。実際に確かめたところ、有機平坦化膜6bは、有機平坦化膜6よりも0.8μmだけ薄くなった。
以上、格子パターンを有する遮光部を有するフォトマスク200を用いる場合について説明したが、これに限ったものではない。例えば、格子パターンを有する遮光部を有するフォトマスク200ではなく、スリットパターンを有する遮光部を有するフォトマスクを用いてもよい。この場合には、1つのスリットのサイズと、隣接する2つのスリット同士の間隔の和(ピッチ)が、2〜3μm(より好ましくは2.5μm)であり、1つのスリットのサイズが、露光装置の解像度以下の約1μm以下であるフォトマスクを用いることが好ましい。
格子パターン及びスリットパターンのいずれにおいても、格子203またはスリットのサイズの割合が小さいと、現像時に有機平坦化膜6が除去される量は小さくなり、当該割合が大きいと除去される量は大きくなる。また、スリットパターンにおいて、ピッチが小さいと、現像時に有機平坦化膜6が除去される量は大きくなり、ピッチが大きいと除去される量は小さくなる。
図12に示した現像工程の後、有機平坦化膜6,6bをエッチングマスクとして保護絶縁膜5及びゲート絶縁膜2をドライエッチングする。当該ドライエッチングによって得られる構造を、図13に示す。
当該ドライエッチングにより、表示領域101においては、図13(a)に示されるように、コンタクトホール61と連通し、コンタクトホール61と同様の形状を有するコンタクトホール51が保護絶縁膜5に形成されるとともに、コンタクトホール151(図3)の一部であるコンタクトホールがゲート絶縁膜2及び保護絶縁膜5に形成される。また、額縁領域102においては、図13(b)に示されるように、端子電極107を露出する開口がゲート絶縁膜2及び保護絶縁膜5に形成される。なお、実際にドライエッチングを行ったところ、表示領域101の有機平坦化膜6、及び、額縁領域102の有機平坦化膜6bはいずれも、0.4μm程度薄くなった。
ここで、保護絶縁膜5及びゲート絶縁膜2にコンタクトホールを形成する工程として、有機平坦化膜6をエッチングマスクとして用いずに、別途のフォトリソグラフィー工程で形成したエッチングマスクを用いることも考えられる。しかし、この場合には、別途のフォトリソグラフィー工程を行う分だけ製造工程が長くなり、コストもかかる。さらに、エッチングマスクを形成する際に生じるズレを見越してコンタクトホールのサイズを大きくしなければならず、表示特性を損ねることにもなる。このため、コンタクトホールサイズの適正化、並びに、フォトリソグラフィー工程の回数及びコストの低減化の観点から、有機平坦化膜6をエッチングマスクとして用いることが好ましい。
次に、コンタクトホール61などが形成された透明絶縁性基板100全面上に、例えばスパッタ法を用いて第1透明導電膜を成膜する。第1透明導電膜には、例えば、IZO及びITOなどを用いる。そして、第5のフォトリソグラフィー工程を用いたフォトレジストのパターニング、第1透明導電膜のエッチング、及び、フォトレジストの剥離を行う。これによって、表示領域101においては、コンタクトホール151を介して共通配線105と電気的に接続された下部電極71が、有機平坦化膜6上に形成される。また、額縁領域102においては、端子電極107を覆う透明導電膜72が形成される。以上に説明した工程によって得られる構造を、図14に示す。
それから、下部電極71などが形成された透明絶縁性基板100全面上に、例えばプラズマCVD法を用いて、層間絶縁膜8を形成する。なお、層間絶縁膜8には、例えばSiN膜などを用いる。そして、第6のフォトリソグラフィー工程を用いたフォトレジストのパターニング、層間絶縁膜8のドライエッチング、及び、フォトレジストの剥離を行う。これによって、表示領域101において、コンタクトホール61と連通するコンタクトホール81と、コンタクトホール151(図3)の一部とが層間絶縁膜8に形成されるとともに、額縁領域102においては、層間絶縁膜8が全て除去される。以上に説明した工程によって得られる構造を、図15に示す。
ここで、層間絶縁膜8のドライエッチングの際には、額縁領域102における有機平坦化膜6bは、保護絶縁膜5及びゲート絶縁膜2をドライエッチングのダメージから保護するマスクとして機能する。この結果、有機平坦化膜6bは少し除去されて、膜厚が薄くなり、図6に示した有機平坦化膜6aとなる。なお、透明導電膜72は、ドライエッチングのダメージから端子電極107を保護する。
有機平坦化膜6a及び透明導電膜72が存在しない透明絶縁性基板100表面では、ドライエッチングのダメージによって僅かながら削り取られてしまうが、液晶表示パネル1の表示性能や信頼性を損ねるだけの影響を与えることはない。ここで、ドライエッチングによって有機平坦化膜6bが完全に消失しないように、予め、有機平坦化膜6の膜厚を適切に設定するとともに、第4のフォトリソグラフィー工程の露光量などを適切に調整しておく。
次に、層間絶縁膜8がエッチングされた透明絶縁性基板100全面上に、例えばスパッタ法を用いて第2透明導電膜を成膜する。第2透明導電膜には、例えば、IZO及びITOなどを用いる。そして、第7のフォトリソグラフィー工程を用いたフォトレジストのパターニング、第2透明導電膜のエッチングを行う。エッチングした際に得られる構造を、図16に示す。これによって、表示領域101においては、スリット91aを有し、コンタクトホール141を介してドレイン電極と電気的に接続された上部電極91が、層間絶縁膜8上(下部電極71上方)に形成される。また、額縁領域102においては、透明導電膜72の上部を覆う透明導電膜92が形成される。
その後、表示領域101において、上部電極91上のフォトレジスト95を剥離する。この剥離工程では、外部配線117上方の有機平坦化膜6aが除去されない。このため、剥離工程のみ行った場合には、図6に示したように、外部配線117上方の有機平坦化膜6aが残った液晶表示パネル1が完成する。ここで、フォトレジスト95の剥離工程の前に、フォトレジスト95の上部と、額縁領域102の外部配線117上方の有機平坦化膜6aとをアッシングによって除去してもよい。この場合には、図7に示したように、外部配線117上方に有機平坦化膜がない液晶表示パネル1が完成する。このアッシングは、例えば、除去速度が300nm/min程度以上であることが好ましい。なお、アッシングを行うタイミングは上述に限ったものではなく、第2透明導電膜を成膜する前に、有機平坦化膜6aを除去するアッシングを行ってもよい。
以上のような本実施の形態1に係る液晶表示パネル1によれば、額縁領域102の外部配線117上方には、有機平坦化膜が形成されていない、または、表示領域101の有機平坦化膜6よりも膜厚が薄い有機平坦化膜6aが形成されている。したがって、端子電極107を含む積層構造の高さと、外部配線117を含む積層構造の高さとの差(高低差)を小さくすることができる。よって、ACFなどを間に挟んだ端子電極107と外部素子との圧着が、有機平坦化膜6によって邪魔されずに済むことから、端子電極107と外部素子との間の導通を確実に行うことができる。この結果、接触不良を抑制することができ、歩留まり及び信頼性を高めることができる。また、保護絶縁膜5等のエッチング(図13)、及び、層間絶縁膜8のエッチング(図15)において、有機平坦化膜6bによって保護絶縁膜5を保護することができる。したがって、保護絶縁膜5への損傷を抑制することができることから、保護絶縁膜5による外部配線117の保護を維持することができ、その結果として、外部配線117の損傷及び腐食を抑制することができる。
<実施の形態2>
実施の形態1で説明したように、有機平坦化膜6の現像工程(図12)と、保護絶縁膜5等のドライエッチング工程(図13)とを行うと、外部配線117上方の有機平坦化膜6,6bが薄くなる。しかしながら、製造バラツキによって、当該有機平坦化膜6,6bが除去されすぎることがあり、保護絶縁膜5等のドライエッチング工程(図13)の際に、外部配線117上の保護絶縁膜5の一部または全部が露出することがある。
このような場合において層間絶縁膜8を形成する工程(図14から図15)では、保護絶縁膜5表面には損傷が生じていたり、有機平坦化膜6bの残渣物が付着していたりするため、保護絶縁膜5と層間絶縁膜8との密着性が低下する。この結果、層間絶縁膜8が保護絶縁膜5表面から浮いたり剥がれたりすることがある。
そこで、本発明の実施の形態2では、下部電極71などが形成された透明絶縁性基板100全面上に層間絶縁膜8を形成した後、額縁領域102において、外部配線117、ゲート絶縁膜2、保護絶縁膜5及び有機平坦化膜6bを含む積層構造121を覆うように層間絶縁膜8をパターニングする。なお、ここでは、第4のフォトリソグラフィー工程において、外部配線117上方の有機平坦化膜6が1μm程度除去されたものとする。
図17は、本実施の形態2に係る端子構成を示す断面図である。本実施の形態2では、保護絶縁膜5を十分に温存させるとともに、外部配線117、ゲート絶縁膜2、保護絶縁膜5及び有機平坦化膜6bを含む積層構造121を覆う層間絶縁膜8が形成されている。これにより、層間絶縁膜8が保護絶縁膜5から剥がれるのを抑制することができる。また、層間絶縁膜8が外部配線117を保護することから、外部配線117の損傷及び腐食をより抑制することができる。
なお、図17に示す積層構造121には、有機平坦化膜6bが含まれていたが、保護絶縁膜5等のドライエッチング工程(図13)にて、有機平坦化膜6bがすでに除去された場合には、積層構造121には、有機平坦化膜6bが含まれないことになる。
<実施の形態1及び実施の形態2の変形例>
実装端子領域に限らず、液晶表示パネル1の額縁領域102、さらに液晶表示パネル1を個々に分割する前の透明絶縁性基板100上において、有機平坦化膜6を薄くしたい領域または除去したい領域に、本発明を適用することが可能である。また、上述した薄膜トランジスタ106には、アモルファスシリコン半導体、多結晶シリコン半導体で用いられる一般的な構造及び製造方法を適用することが可能である。換言すれば、薄膜トランジスタ106がいかなるものであっても、薄膜トランジスタ106上方に有機平坦化膜6を形成する形態であれば、本発明を適用することができる。
なお、以上では、本発明に係る表示パネルを用いた液晶表示パネルを例にして説明した。しかし、これに限ったものではなく、例えば、本発明に係る表示パネルは、平坦化膜を備える有機EL(electroluminescence)パネルに用いられてもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1 液晶表示パネル、2 ゲート絶縁膜、5 保護絶縁膜、6,6a,6b 有機平坦化膜、71 下部電極、8 層間絶縁膜、91 上部電極、100 透明絶縁性基板、101 表示領域、102 額縁領域、103 信号線、104 走査線、106 薄膜トランジスタ、107 端子電極、117 外部配線、141 コンタクトホール、200 フォトマスク、202b 遮光パターン、203 格子。

Claims (8)

  1. 表示領域と、前記表示領域を囲む額縁領域とが規定された絶縁基板と、
    前記表示領域の前記絶縁基板上に形成された薄膜トランジスタと、
    前記額縁領域の前記絶縁基板上に形成された端子電極と、
    前記薄膜トランジスタと前記端子電極とを接続する、前記絶縁基板上に形成された配線と、
    前記端子電極上に開口を有し、前記配線を覆う絶縁膜と、
    前記薄膜トランジスタ上に形成され、平坦化された上面を有する平坦化膜と
    を備え、
    前記額縁領域の前記配線上方には、前記平坦化膜が形成されていない、または、前記表示領域の前記平坦化膜よりも膜厚が薄い平坦化膜が形成されている、表示パネル。
  2. 請求項1に記載の表示パネルであって、
    前記額縁領域において、前記配線及び前記絶縁膜を含む積層構造を覆う層間絶縁膜
    をさらに備える、表示パネル。
  3. 請求項1または請求項2に記載の表示パネルであって、
    前記平坦化膜は、有機樹脂膜またはSOG(Spin On Glass)膜である、表示パネル。
  4. 請求項1乃至請求項3のいずれかに記載の表示パネルが用いられた液晶表示パネルであって、
    前記表示領域の前記平坦化膜上方に形成された液晶層と、
    前記表示領域の前記平坦化膜と前記液晶層との間に形成され、前記液晶層にフリンジ電界を印加可能な画素電極及び対向電極と
    を備える、液晶表示パネル。
  5. (a)表示領域と、前記表示領域を囲む額縁領域とが規定された絶縁基板のうち前記表示領域の前記絶縁基板上に薄膜トランジスタを形成し、前記額縁領域の前記絶縁基板上に端子電極を形成し、前記薄膜トランジスタと前記端子電極とを接続する配線を前記絶縁基板上に形成し、前記端子電極及び前記配線を覆う絶縁膜を形成する工程と、
    (b)前記工程(a)の後、平坦化された上面を有する平坦化膜を、前記絶縁基板の全面上に形成する工程と、
    (c)前記表示領域において、前記薄膜トランジスタ上の前記平坦化膜にコンタクトホールを形成するとともに、前記額縁領域において、前記端子電極上方の前記平坦化膜を除去し、かつ、前記配線上方の前記平坦化膜の膜厚を前記表示領域の前記平坦化膜よりも薄くする工程と、
    (d)前記工程(c)の後に、前記絶縁膜をエッチングすることによって、前記端子電極上に開口を形成する工程と
    を備える、表示パネルの製造方法。
  6. 請求項5に記載の表示パネルの製造方法であって、
    前記工程(c)は、
    格子パターンが設けられた遮光部を有するフォトマスクを用いてフォトリソグラフィー工程を行うことによって、前記額縁領域の前記配線上方の前記平坦化膜の膜厚を、前記表示領域の前記平坦化膜よりも薄くする工程を含み、
    前記格子パターン内の1つの格子のサイズと、前記格子パターン内の隣接する格子同士の間隔との和が3μmである、表示パネルの製造方法。
  7. 請求項5または請求項6に記載の表示パネルの製造方法であって、
    前記工程(d)にて、前記平坦化膜をエッチングマスクとして前記絶縁膜をエッチングする、表示パネルの製造方法。
  8. 請求項5乃至請求項7のいずれかに記載の表示パネルの製造方法であって、
    (e)前記工程(d)の後に、前記額縁領域の前記配線上方の前記平坦化膜をアッシングによって除去する工程
    をさらに備える、表示パネルの製造方法。
JP2013117491A 2013-06-04 2013-06-04 表示パネル及びその製造方法、並びに、液晶表示パネル Active JP6173049B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013117491A JP6173049B2 (ja) 2013-06-04 2013-06-04 表示パネル及びその製造方法、並びに、液晶表示パネル
US14/277,863 US9285619B2 (en) 2013-06-04 2014-05-15 Display panel, method of manufacturing the same, and liquid crystal display panel
DE102014210380.0A DE102014210380A1 (de) 2013-06-04 2014-06-02 Anzeigepanel, Verfahren zu seiner Herstellung und Flüssigkristallanzeigepanel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013117491A JP6173049B2 (ja) 2013-06-04 2013-06-04 表示パネル及びその製造方法、並びに、液晶表示パネル

Publications (2)

Publication Number Publication Date
JP2014235353A true JP2014235353A (ja) 2014-12-15
JP6173049B2 JP6173049B2 (ja) 2017-08-02

Family

ID=51899681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013117491A Active JP6173049B2 (ja) 2013-06-04 2013-06-04 表示パネル及びその製造方法、並びに、液晶表示パネル

Country Status (3)

Country Link
US (1) US9285619B2 (ja)
JP (1) JP6173049B2 (ja)
DE (1) DE102014210380A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051373A (ko) * 2017-11-06 2019-05-15 엘지디스플레이 주식회사 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN105826328B (zh) * 2016-05-03 2019-03-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006350327A (ja) * 2005-06-03 2006-12-28 Samsung Electronics Co Ltd 表示装置、その製造方法、及びその製造方法で使用されるマスク
JP2007072452A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 露光マスクおよびそれを用いた半導体装置の作製方法
JP2009128397A (ja) * 2007-11-20 2009-06-11 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2009133954A (ja) * 2007-11-29 2009-06-18 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2009251174A (ja) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Tft基板及びそれを用いた液晶表示装置並びにそれらの製造方法
JP2011100041A (ja) * 2009-11-09 2011-05-19 Hitachi Displays Ltd 液晶表示装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226175A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP4952425B2 (ja) 2006-08-21 2012-06-13 ソニー株式会社 液晶装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006350327A (ja) * 2005-06-03 2006-12-28 Samsung Electronics Co Ltd 表示装置、その製造方法、及びその製造方法で使用されるマスク
JP2007072452A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 露光マスクおよびそれを用いた半導体装置の作製方法
JP2009128397A (ja) * 2007-11-20 2009-06-11 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2009133954A (ja) * 2007-11-29 2009-06-18 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2009251174A (ja) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Tft基板及びそれを用いた液晶表示装置並びにそれらの製造方法
JP2011100041A (ja) * 2009-11-09 2011-05-19 Hitachi Displays Ltd 液晶表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051373A (ko) * 2017-11-06 2019-05-15 엘지디스플레이 주식회사 표시 장치
KR102417699B1 (ko) 2017-11-06 2022-07-05 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US9285619B2 (en) 2016-03-15
DE102014210380A1 (de) 2014-12-04
JP6173049B2 (ja) 2017-08-02
US20140354932A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
US10504800B2 (en) Array substrate for display device and manufacturing method thereof
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
JP4796011B2 (ja) 半導体装置の絶縁膜形成方法及び有機電界発光表示装置の製造方法
JP6497876B2 (ja) 液晶表示パネル、及びその製造方法
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
JP2007004158A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080078089A (ko) 표시기판 및 이의 제조 방법, 표시장치
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
US20050158981A1 (en) Method of fabricating display panel
KR101593538B1 (ko) 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
KR101854698B1 (ko) 어레이 기판 및 이의 제조방법
US9690154B2 (en) Liquid crystal display panel and method of manufacturing the same
JP6173049B2 (ja) 表示パネル及びその製造方法、並びに、液晶表示パネル
JP2007114773A (ja) アレイ基板及びこれの製造方法
WO2016021320A1 (ja) アクティブマトリクス基板およびその製造方法
US9081243B2 (en) TFT substrate, method for producing same, and display device
KR20080046604A (ko) 어레이 기판, 표시장치 및 그 제조 방법
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
US20140168558A1 (en) Tft array substrate and liquid crystal display
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
KR20110076578A (ko) 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20160092466A (ko) 액정 표시 장치 및 그 제조 방법
KR20020096614A (ko) 박막 트랜지스터 기판 및 그의 수리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6173049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250