KR102417699B1

KR102417699B1 - 표시 장치

Info

Publication number: KR102417699B1
Application number: KR1020170146919A
Authority: KR
Inventors: 이찬호; 조재형
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-11-06
Filing date: 2017-11-06
Publication date: 2022-07-05
Also published as: KR20190051373A

Abstract

본 발명은 표시 장치에 관한 것으로서, 본 발명에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판 및 비표시 영역에 서로 이웃하게 배치되는 제1 패드 및 제2 패드를 포함하며, 제1 패드는 제2 패드와 동일한 적층 구조를 갖는 제1 서브 패드 및 제2 패드와 상이한 높이를 갖는 제2 서브 패드를 포함하여, 복수의 패드 각각과 외부 모듈과의 전기적 연결을 개선시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 패드와 외부 모듈 사이의 전기적 연결이 개선된 표시 장치에 관한 것이다.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시 장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.

이와 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED), 전기 영동 표시 장치(EPD), 플라즈마 표시 장치(PDP) 및 전기 습윤 표시 장치(EWD) 등을 들 수 있다.

표시 장치는 영상이 구현되는 표시 영역과 표시 영역을 둘러싸는 비표시 영역을 포함한다. 비표시 영역에는 복수의 패드가 배치되며, 복수의 패드 각각은 표시 영역에 배치되는 복수의 화소 각각과 패드 연결 배선을 통하여 전기적으로 연결된다. 이때, 복수의 패드와 패드 연결 배선이 배치되는 비표시 영역의 사이즈를 줄이기 위하여 서로 다른 물질로 이루어지는 패드가 번갈아 배치될 수 있다. 이에 따라, 패드 연결 배선도 서로 다른 물질로 이루어지는 배선이 번갈아 배치될 수 있다.

복수의 패드 상에는 COF(Chip On Film)이 배치될 수 있다. 복수의 패드와 COF는 도전성 물질로 이루어진 도전볼을 포함하는 접착제를 이용하여 전기적으로 연결될 수 있다. 복수의 패드 상에 배치된 COF에 압력을 가하여, 도전볼이 깨지거나 또는 도전볼이 전기적으로 연결됨에 따라 COF와 패드는 전기적으로 연결된다. 이때, 서로 다른 물질로 이루어진 패드 간에는 높이 차이가 존재할 수 있고, 이에, 각각의 패드와 COF 간의 간격은 일정하지 않을 수 있다. 따라서, 높이가 높은 패드의 경우 COF와 전기적으로 연결이 되는 반면, 높이가 낮은 패드의 경우 COF와 전기적인 연결이 되지 않을 수 있어 문제된다.

본 발명이 해결하고자 하는 과제는 서로 다른 물질로 이루어진 이웃하는 패드에 있어, 하나의 패드가 이웃하는 패드를 이루는 물질과 동일한 적층 구조를 갖는 서브 패드를 포함하여 패드 간 높이 차이를 감소시킬 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 복수의 서브 패드 상부에 배치되어 복수의 서브 패드를 서로 전기적으로 연결시키는 투명 도전층을 사용하여 패드의 산화를 방지하고, 신호의 전달이 효과적으로 이루어지게 하는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판 및 비표시 영역에 서로 이웃하게 배치되는 제1 패드 및 제2 패드를 포함하며, 제1 패드는 제2 패드와 동일한 적층 구조를 갖는 제1 서브 패드 및 제2 패드와 상이한 높이를 갖는 제2 서브 패드를 포함한다. 이에, 패드와 외부 모듈 사이의 연결을 개선할 수 있다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는 패드 영역을 포함하는 기판, 패드 영역에 배치된 복수의 제1 패드, 패드 영역에서 복수의 제1 패드와 교대로 배치된 복수의 제2 패드 및 복수의 제1 패드 각각은 서로 이격되어 전기적으로 연결된 복수의 서브 패드를 포함하며, 복수의 서브 패드 중 적어도 하나는 복수의 제2 패드와 동일한 물질로 이루어진다. 이에, 복수의 패드 각각의 최대 두께가 동일하며, 이에, 패드와 외부 모듈이 보다 효과적으로 연결될 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 복수의 패드 각각의 최대 높이를 동일하게 하여, 복수의 패드 각각과 외부 모듈과의 전기적 연결을 개선하는 효과가 있다.

또한, 본 발명은 패드 영역이 연장된 방향에 대한 패드의 폭이 증가됨에 따라 패드와 외부 모듈을 보다 효과적으로 연결할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 A 영역의 확대도이다.
도 3a는 도 2의 IIIa-IIIa'에 대한 단면도이다.
도 3b는 도 2의 IIIb-IIIb'에 대한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 A 영역의 확대도이다.
도 5a는 도 4의 Va-Va'에 대한 단면도이다.
도 5b는 도 4의 Vb-Vb'에 대한 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 A 영역의 확대도이다. 도 3a는 도 2의 IIIa-IIIa'에 대한 단면도이다. 도 3b는 도 2의 IIIb-IIIb'에 대한 단면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 기판(110), 데이터 구동부(120), 게이트 구동부(130), 복수의 신호 배선(DL, GL) 및 복수의 링크 배선(DLL, GLL)만을 도시하였다. 도 2에는 복수의 패드(140, 150) 상의 도전볼(EB) 및 데이터 구동부(120)를 생략하여 도시하였다.

도 1 내지 도 3b를 참조하면, 기판(110)은 표시 장치(100)의 여러 구성 요소들을 지지하기 위한 베이스 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 폴리이미드(ployimide) 등과 같은 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

기판(110)에는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치(100)에서 실제로 영상이 표시되는 영역으로, 표시 영역(AA)에는 표시부 및 표시부를 구동하기 위한 다양한 구동 소자 및 신호 배선이 배치될 수 있다. 예를 들어, 표시부는 화소 전극과 공통 전극에 인가된 전압에 의해 발생되는 전계에 의해 액정을 구동하는 액정 표시부일 수 있다. 다만, 이에 제한되지 않고, 표시부는 애노드, 유기층, 및 캐소드를 포함하는 유기 발광 소자로 구성되는 유기 발광 표시부일 수도 있다. 또한, 표시부를 구동하기 위한 트랜지스터, 커패시터 등과 같은 다양한 구동 소자가 표시 영역(AA)에 배치될 수 있다. 본 명세서에서는 표시 장치(100)를 액정 표시 장치로 설명하였으나, 이에 제한되지 않으며, 표시 장치(100)는 유기 발광 표시 장치일 수도 있다.

표시 영역(AA)에는 복수의 트랜지스터가 배치될 수 있다. 트랜지스터는 게이트 전극, 게이트 전극 상에 배치된 액티브층, 액티브층 상에 배치된 소스 전극 및 드레인 전극을 포함할 수 있다. 구체적으로, 표시 영역(AA)의 기판(110) 상에는 게이트 전극이 형성된다. 게이트 전극 상에는 게이트 절연층이 형성되고, 게이트 절연층 상에는 트랜지스터의 채널이 형성되는 액티브층이 형성된다. 게이트 절연층은 액티브층과 게이트 전극을 전기적으로 절연시킬 수 있다. 게이트 절연층은 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiOx) 등과 같은 무기물로 이루어지고, 단일층이거나 이들의 복수의 층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 액티브층 상에는 트랜지스터의 소스 전극 및 드레인 전극이 형성될 수 있다. 트랜지스터는 앞서 설명한 바와 같이 바텀 게이트(bottom gate) 타입의 트랜지스터일 수 있으나, 트랜지스터의 적층 구조는 이에 제한되지 않으며, 탑 게이트(top gate) 타입의 트랜지스터일 수도 있다.

표시 영역(AA)에는 복수의 화소가 배치된다. 복수의 화소는 빛을 발광하는 최소 단위로, 적색 화소, 녹색 화소 및 청색 화소를 포함할 수 있다. 복수의 화소 각각은 게이트 배선(GL) 및 데이터 배선(DL)과 연결될 수 있다.

비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역이다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 화소를 구동하기 위한 다양한 구성 요소들이 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 데이터 구동부(120), 게이트 구동부(130), 표시 영역(AA)의 다양한 신호 배선(GL, DL)과 연결되는 링크 배선(GLL, DLL) 등이 기판(110)의 비표시 영역(NA)에 배치될 수 있다.

비표시 영역(NA)에는 패드 영역(PA)이 정의될 수 있다. 패드 영역(PA)은 복수의 패드(140, 150)가 형성되는 영역이다. 패드 영역(PA)의 복수의 패드(140, 150)에는 외부 모듈, 예를 들어 데이터 구동부(120) 및 게이트 구동부(130)가 본딩될 수 있다. 즉, 패드 영역(PA)은 데이터 구동부(120) 및 게이트 구동부(130)와 기판(110)이 중첩하는 영역이다. 패드 영역(PA)에 배치되는 복수의 패드(140, 150)는 링크 배선(GLL, DLL)과 연결되고, 링크 배선(GLL, DLL)을 통하여 신호 배선(DL, GL)과 연결될 수 있다. 이에, 복수의 패드(140, 150) 각각은 복수의 화소 각각과 전기적으로 연결될 수 있다.

데이터 구동부(120)는 영상을 표시하기 위한 데이터와 이를 처리하기 위한 구동 신호를 처리하는 구성으로, 표시 영역(AA)의 복수의 화소로 신호를 공급하기 위한 구성이다. 데이터 구동부(120)는 비표시 영역(NA)의 패드 영역(PA)에 본딩될 수 있다. 데이터 구동부(120)는 비표시 영역(NA)에 배치된 다양한 배선을 통해 데이터 전압을 표시 영역(AA)의 복수의 화소로 공급한다. 구체적으로, 데이터 구동부(120)는 비표시 영역(NA)의 패드 영역(PA)에 배치된 복수의 패드(140, 150), 복수의 패드(140, 150)와 연결된 데이터 링크 배선(DLL)을 통해 데이터 전압을 복수의 화소로 공급할 수 있다. 도 1에서는 데이터 구동부(120)가 복수인 것으로 도시되었으나, 이에 제한되지 않고, 1개의 데이터 구동부(120)가 기판(110)에 배치될 수 있다.

도 1 내지 도 3b를 참조하면, 데이터 구동부(120)는 베이스 필름(121), 구동 IC(122) 및 복수의 데이터 패드(123)를 포함한다. 베이스 필름(121)은 데이터 구동부(120)를 지지하는 필름이다. 베이스 필름(121)은 절연 물질로 이루어질 수 있고, 예를 들어, 플렉서빌리티를 갖는 절연 물질로 이루어질 수 있다. 구동 IC(122)는 영상을 표시하기 위한 데이터 전압과 이를 처리하기 위한 구동 신호를 처리하는 구성이다. 구동 IC(122)는 표시 장치(100)의 기판(110) 상에 실장되는 방식에 따라 COG(Chip On Glass), COF(Chip On Film), TCP(Tape Carrier Package) 등의 방식으로 배치될 수 있다. 복수의 데이터 패드(123)는 데이터 구동부(120)가 비표시 영역(NA)에 배치되는 복수의 패드(140, 150)에 전기적으로 연결되어 복수의 패드(140, 150)로 신호를 전달하기 위한 패드이다. 복수의 데이터 패드(123)는 비표시 영역(NA)에 배치된 복수의 패드(140, 150) 상에 1:1로 배치되어, 데이터 구동부(120)와 복수의 패드(140, 150)를 전기적으로 연결할 수 있다. 도 1에서는 설명의 편의를 위해 데이터 구동부(120)가 베이스 필름(121) 상에 실장된 COF 방식인 것으로 도시하였으나, 이에 제한되지 않는다.

게이트 구동부(130)는 타이밍 콘트롤러의 제어 하에 게이트 신호를 출력하고, 게이트 링크 배선(GLL)을 통해 데이터 전압이 충전되는 화소를 선택할 수 있다. 게이트 구동부(130)는 시프트 레지스터(shift register)를 이용하여 게이트 신호를 게이트 배선(GL)으로 순차적으로 공급할 수 있다. 게이트 구동부(130)는 베이스 필름(131), 구동 IC(132) 및 게이트 패드를 포함한다. 베이스 필름(131)은 게이트 구동부(130)를 지지하는 필름이다. 베이스 필름(131)은 절연 물질로 이루어질 수 있고, 예를 들어, 플렉서빌리티를 갖는 절연 물질로 이루어질 수 있다. 구동 IC(132)는 영상을 표시하기 위한 게이트 전압과 이를 처리하기 위한 구동 신호를 처리하는 구성이다. 구동 IC(132)는 표시 장치(100)의 기판(110) 상에 실장되는 방식에 따라 COG(Chip On Glass), COF(Chip On Film), TCP(Tape Carrier Package) 등의 방식으로 배치될 수 있다. 게이트 패드는 게이트 구동부(130)가 비표시 영역(NA)에 배치되는 복수의 패드(140, 150)에 부착되기 위한 패드이다. 게이트 패드는 비표시 영역(NA)에 배치된 복수의 패드(140, 150) 상에 배치되어, 게이트 구동부(130)와 복수의 패드(140, 150)를 전기적으로 연결할 수 있다.

도 1에서는 설명의 편의를 위해 게이트 구동부(130)가 베이스 필름(131) 상에 실장된 COF 방식인 것으로 도시하였으나, 이에 제한되지 않는다. 또한, 게이트 구동부(130)가 복수인 것으로 도시되었으나, 이에 제한되지 않고, 1개의 게이트 구동부(130)가 기판(110)에 배치될 수 있다.

도 2를 참조하면, 기판(110) 상에서 패드 영역(PA)에는 복수의 제1 패드(140)와 복수의 제2 패드(150)가 배치된다. 복수의 제1 패드(140)는 패드 영역(PA)에서 일렬로 배치되며, 복수의 제2 패드(150)는 복수의 제1 패드(140)와 교대로 배치된다. 구체적으로, 복수의 제1 패드(140)는 패드 영역(PA)이 연장된 방향을 따라 일렬로 배치되며, 복수의 제2 패드(150)는 패드 영역(PA)이 연장된 방향을 따라 복수의 제1 패드(140)와 교대로 배치된다. 패드 영역(PA)이 연장된 방향은 게이트 라인(GL)이 연장된 방향과 동일한 방향을 의미한다. 즉, 제1 패드(140)와 제2 패드(150)는 패드 영역(PA)이 연장되는 방향을 따라 서로 이웃하며 번갈아 배치된다.

도 2 및 도 3b를 참조하면, 기판(110) 상에는 제2 패드(150)가 배치된다. 복수의 패드 중 제2 패드(150)는 복수의 제1 패드(140) 사이에 배치되는 패드이다. 제2 패드(150)는 제1 층(151), 제2 층(152), 제3 층(153) 및 제2 연결층(154)을 포함한다.

제1 층(151)은 기판(110) 상에 배치된다. 이때, 제1 층(151)은 표시 영역(AA)에 배치된 트랜지스터의 액티브층과 게이트 전극을 절연시키는 게이트 절연층과 동일한 물질로 이루어질 수 있다. 이에, 제1 층(151)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.

제3 층(153)은 제1 층(151) 상에 배치된다. 이때, 제3 층(153)은 트랜지스터의 액티브층과 동일한 물질로 이루어질 수 있다. 이에, 제3 층(153)은 단결정 실리콘, 다결정 실리콘 또는 산화물 반도체로 이루어질 수 있으나, 이에 제한되지는 않는다.

제2 층(152)은 제3 층(153) 상에 배치된다. 이때, 제2 층(152)은 표시 영역(AA)에 배치된 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다. 이에, 제2 층(152)은 도전성 금속 물질로 이루어질 수 있고, 예를 들어, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Tialloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi) 중 어느 하나를 포함하거나, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.

도 2 및 도 3b에서는, 제2 패드(150)가 게이트 절연층과 동일한 물질로 이루어지는 제1 층(151)을 포함하는 것으로 정의하였으나, 제2 패드(150)는 제1 층(151)을 포함하지 않고, 액티브층과 동일한 물질로 이루어지는 제3 층(153) 및 소스 전극 및 드레인 전극과 동일한 물질로 이루어지는 제2 층(152)만을 포함하는 것으로 정의될 수도 있다.

또한, 도 2 및 도 3b에서는, 제2 패드(150)가 제3 층(153)을 포함하는 것으로 정의하였으나, 제3 층(153)은 실시예에 따라 생략될 수도 있다.

제2 연결층(154)은 제2 층(152) 상에 배치된다. 제2 연결층(154)은 제2 패드(150)의 제2 층(152) 상에 배치되어 제1 층(151)과 제2 층(152) 전체를 덮는다. 이에, 제2 연결층(154)은 제1 층(151)의 측면, 제2 층(152)의 측면 및 상면, 그리고, 제3 층(153)의 측면과 접하며, 제1 층(151), 제2 층(152) 및 제3 층(153) 전체를 덮을 수 있다.

제2 연결층(154)은 표시 영역(AA)에 배치되는 공통 전극 또는 픽셀 전극과 동일한 물질로 이루어질 수 있다. 공통 전극과 픽셀 전극은 표시 영역(AA)에 배치된 전극이다. 구체적으로, 공통 전극과 픽셀 전극에는 전압이 인가될 수 있고, 공통 전극에 인가된 전압과 픽셀 전극에 인가된 전압에 의하여 발생된 전계의 영향으로 표시 영역(AA)의 액정은 구동될 수 있다. 제2 연결층(154)은 공통 전극 또는 픽셀 전극과 동일한 물질로 이루어질 수 있으며, 예를 들면, ITO(Indium Tin Oxide)와 같은 투명 도전층으로 이루어질 수 있다.

도 2 및 도 3a를 참조하면, 기판(110) 상에는 제1 패드(140)가 배치된다. 제1 패드(140)는 패드 영역(PA)에 배치되는 복수의 패드 중 제2 패드(150) 사이에 배치되는 패드를 의미한다. 제1 패드(140)는 제1 서브 패드(141), 제2 서브 패드(142) 및 제1 연결층(143)을 포함한다.

제1 서브 패드(141)와 제2 서브 패드(142)는 패드 영역(PA)이 연장되는 방향을 따라 서로 이격되어 배치된다. 구체적으로, 제1 서브 패드(141)는 2개이며, 제2 서브 패드(142)는 2개의 제1 서브 패드(141) 사이에 배치될 수 있다.

제1 서브 패드(141)는 제2 패드(150)와 동일한 물질로 이루어진 패드이다. 즉, 제1 서브 패드(141)는 제2 패드(150)와 동일한 적층 구조를 갖는다. 구체적으로, 도 3a를 참조하면, 제1 서브 패드(141)는 제1 층(141a), 제2 층(141b) 및 제3 층(141c)을 포함한다. 제1 층(141a)은 기판(110) 상에 배치되며, 트랜지스터의 액티브층과 게이트 전극을 절연시키는 게이트 절연층과 동일한 물질로 이루어질 수 있다. 또한, 제1 층(141a) 상에 배치되는 제3 층(141c)은 트랜지스터의 액티브층과 동일한 물질로 이루어질 수 있다. 제2 층(141b)은 제3 층(141c) 상에 배치되며, 표시 영역(AA)에 배치된 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.

도 3a에서는, 제1 서브 패드(141)가 게이트 절연층과 동일한 물질로 이루어지는 제1 층(141a)을 포함하는 것으로 정의하였으나, 제1 서브 패드(141)는 제1 층(141a)을 포함하지 않고, 액티브층과 동일한 물질로 이루어지는 제3 층(141c) 및 소스 전극 및 드레인 전극과 동일한 물질로 이루어지는 제2 층(141b)만을 포함하는 것으로 정의될 수도 있다.

또한, 도 3a에서는, 제1 서브 패드(141)가 제3 층(141c)을 포함하는 것으로 정의하였으나, 제3 층(141c)은 실시예에 따라 생략될 수도 있다.

제2 서브 패드(142)는 2개의 제1 서브 패드(141) 사이에 배치되는 패드이다. 제2 서브 패드(142)는 제2 패드(150)와 상이한 물질로 이루어진다. 구체적으로, 제2 서브 패드(142)는 기판(110) 상에 배치되며, 표시 영역(AA)에 배치되는 트랜지스터의 게이트 전극과 동일한 물질로 이루어질 수 있다. 즉, 제2 서브 패드(142)는 몰리브덴(Mo) 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi) 등과 같은 도전성 금속 물질로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다. 제2 서브 패드(142)는 기판(110)상에 게이트 전극과 동일한 물질이 증착되고 포토레지스트 공정을 통하여 패터닝되어 형성될 수 있다.

제2 연결층(143)은 제1 서브 패드(141)와 제2 서브 패드(142)의 상에 배치된다. 제1 연결층(143)은 제1 서브 패드(141)와 제2 서브 패드(142) 상에 배치되어 제1 서브 패드(141)와 제2 서브 패드(142) 전체를 덮는다.

제1 연결층(143)은 도전 물질로 이루어질 수 있다. 구체적으로, 제1 연결층(143)은 제2 연결층(154)과 동일한 물질로 이루어 질 수 있으며, 따라서, 앞서 설명한 바와 같이, 표시 영역(AA)에 배치되는 공통 전극 또는 픽셀 전극과 동일한 물질로 이루어질 수 있다. 제1 연결층(143)은 예를 들면, ITO(Indium Tin Oxide)와 같은 투명 도전층으로 이루어질 수 있다.

제1 연결층(143)이 도전 물질로 이루어짐에 따라, 2개의 제1 서브 패드(141)와 제2 서브 패드(142)는 서로 전기적으로 연결될 수 있다. 제1 연결층(143)은 제1 서브 패드(141)의 제2 층(141b)의 상면 및 측면과 접하며, 제2 서브 패드(142)의 상면 및 측면과 접한다. 따라서, 제1 연결층(143)을 통하여 제1 서브 패드(141)와 제2 서브 패드(142)는 전기적으로 연결될 수 있다. 이에, 제1 서브 패드(141) 또는 제2 서브 패드(142)로 인가된 신호는 제1 연결층(143)을 통하여 서로에게 전달될 수 있다.

이때, 제1 서브 패드(141)의 높이(h1)와 제2 서브 패드(142)의 높이(h2)는 상이할 수 있다. 구체적으로, 제1 서브 패드(141)의 높이(h1)와 제2 서브 패드(142)의 높이(h2)는 기판(110)의 상면으로부터의 높이를 의미한다. 제1 서브 패드(141)의 높이(h1)는 제1 서브 패드(141)의 제1 층(141a), 제2 층(141b) 및 제3 층(141c)의 두께를 합한 값일 수 있다. 제1 서브 패드(141)의 높이(h1)는 제2 서브 패드(142)의 높이(h2)보다 클 수 있다. 따라서, 제1 서브 패드(141)의 상면과 제2 서브 패드(142)의 상면 간에는 단차가 존재할 수 있고, 제1 서브 패드(141)의 상면과 제2 서브 패드(142)의 상면 간의 단차는 제1 서브 패드(141)의 높이(h1)과 제2 서브 패드(142)의 높이(h2)의 차이에 대응될 수 있다.

이때, 제1 패드(140)의 최대 높이(h3)는 제2 패드(150)의 높이(h4)와 동일할 수 있다. 구체적으로, 제1 패드(140)의 최대 높이인 제1 서브 패드(141)가 배치된 부분의 제1 패드(140)의 높이(h3)는 제2 패드(150)의 높이(h4)와 동일할 수 있다. 즉, 제1 서브 패드(141)와 제2 패드(150)는 동일한 적층 구조를 가지고 동일한 물질로 이루어지므로, 제1 패드(140)의 최대 높이(h3)는 제2 패드(150)의 높이(h4)와 동일할 수 있다.

도 3a를 참조하면, 제1 서브 패드(141)의 폭(w1)은 5μm 이상일 수 있다. 구체적으로, 제1 서브 패드(141)의 폭(w1)은 패드 영역(PA)이 연장된 방향, 즉, 복수의 패드가 배치되는 방향에 대한 폭이다. 이때, 제2 서브 패드(142)의 폭(w2)은 10μm일 수 있다. 즉, 제2 서브 패드(142)의 패드 영역(PA)이 연장된 방향에 대한 폭(w2)은 10μm일 수 있다. 이에, 제1 서브 패드(141)의 폭(w1)과 제2 서브 패드(142)의 폭(w2)의 비율을 1:2일 수 있다.

도 2를 참조하면, 제1 패드(140) 및 제2 패드(150)로부터 각각 제1 데이터 링크 배선(DLL1) 및 제2 데이터 링크 배선(DLL2)이 연장된다. 제1 데이터 링크 배선(DLL1) 및 제2 데이터 링크 배선(DLL2)은 데이터 신호를 표시 영역(AA)에 배치되는 복수의 화소 각각에 전달하는 링크 배선이다.

제1 데이터 링크 배선(DLL1)은 제1 패드(140)의 제2 서브 패드(142)로부터 연장된다. 제1 데이터 링크 배선(DLL1)은 제2 서브 패드(142)와 동일한 물질로 이루어져 일체로 형성될 수 있다. 즉, 제1 데이터 링크 배선(DLL1)은 제2 서브 패드(142)와 동일한 물질인 트랜지스터의 게이트 전극과 동일한 물질로 이루어질 수 있다.

또한, 제2 데이터 링크 배선(DLL2)은 제2 패드(150)로부터 연장된다. 제2 데이터 링크 배선(DLL2)은 제2 패드(150)와 동일한 물질로 이루어져 일체로 형성될 수 있다. 즉, 제2 데이터 링크 배선(DLL2)은 게이트 절연층과 동일한 물질로 이루어진 제1 층, 제1 층 상에 배치되고 트랜지스터의 액티브층과 동일한 물질로 이루어진 제3 층, 제3 층 상에 배치되고 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어진 제2 층을 포함할 수 있다.

또한, 제1 데이터 링크 배선(DLL1) 및 제2 데이터 링크 배선(DLL2) 각각에는 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2) 각각이 연결된다. 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)은 표시 영역(AA)에 배치되어 데이터 신호를 복수의 화소 각각에 전달하는 신호 배선이다.

제1 데이터 배선(DL1)은 제1 데이터 링크 배선(DLL1)과 연결되어 제2 서브 패드(142)로부터 전달되는 데이터 신호를 복수의 화소에 전달할 수 있다. 즉, 제1 데이터 링크 배선(DLL1)은 제2 서브 패드(142)와 제1 데이터 배선(DL1)을 전기적으로 연결할 수 있다 이때, 제1 데이터 배선(DL1)은 표시 영역(AA)에 배치되는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다. 따라서, 제1 데이터 배선(DL1)은 제1 데이터 링크 배선(DLL1)과 컨택홀을 통해 연결될 수 있다.

또한, 제2 데이터 배선(DL2)은 제2 데이터 링크 배선(DLL2)과 연결되어 제2 패드(150)로부터 전달되는 데이터 신호를 복수의 화소에 전달할 수 있다. 즉, 제2 데이터 링크 배선(DLL2)은 제2 패드(150)와 제2 데이터 배선(DL2)을 전기적으로 연결할 수 있다. 이때, 제2 데이터 배선(DL2)은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어져 일체로 형성될 수 있다.

도 3a 내지 도 3b를 참조하면, 제1 패드(140) 및 제2 패드(150) 상에는 도전볼(EB) 및 데이터 구동부(120)가 배치된다. 구체적으로, 제1 패드(140) 및 제2 패드(150) 상에는 도전볼(EB)이 배치되고, 도전볼(EB) 상에는 데이터 패드(123)가 배치된다. 또한, 데이터 패드(123) 상에는 베이스 기판(121)가 배치된다. 도전볼(EB)은 데이터 패드(123)와 제1 패드(140) 및 제2 패드(150) 각각을 전기적으로 연결하기 위한 도전성 파티클이다. 제1 패드(140) 및 제2 패드(150)와 데이터 패드(123) 사이에는 도전볼(EB)이 포함된 접착 물질이 배치될 수 있고, 제1 패드(140) 및 제2 패드(150)에 데이터 패드(123)가 부착될 수 있도록, 제1 패드(140) 및 제2 패드(150)와 데이터 패드(123)에는 압력이 가해질 수 있다. 제1 패드(140) 및 제2 패드(150)와 데이터 패드(123) 사이에 배치되는 도전볼(EB)은 압력에 의하여 깨지거나 변형될 수 있고, 복수의 도전볼(EB)은 서로 연결될 수도 있다. 따라서, 제1 패드(140)와 데이터 패드(123) 및 제2 패드(150)와 데이터 패드(123) 각각은 깨지거나 변형된 도전볼(EB)에 의하여 전기적으로 연결될 수 있다.

종래의 패드의 경우, 복수의 패드 중 이웃하는 패드는 서로 다른 물질로 이루어진다. 예를 들면, 게이트 전극과 동일한 물질로 이루어진 제1 패드가 패드 영역이 연장되는 방향을 따라 배치되며, 소스 전극 및 드레인 전극과 동일한 물질로 이루어진 제2 패드가 게이트 전극과 동일한 물질로 이루어진 제1 패드 사이에 배치된다. 이에, 제1 패드와 제2 패드는 교대로 이웃하며 배치된다. 제1 패드와 제2 패드가 서로 상이한 물질로 이루어지기 때문에, 제1 패드의 상면으로부터 데이터 구동부의 하면까지의 이격 거리와 제2 패드의 상면으로부터 데이터 구동부의 하면까지의 이격 거리는 서로 상이할 수 있다. 예를 들면, 제1 패드의 상면으로부터 데이터 구동부의 하면까지의 이격 거리가 제2 패드의 상면으로부터 데이터 구동부의 하면까지의 이격 거리보다 클 수 있다.

이에, 데이터 구동부를 복수의 패드에 부착하는 공정 상에서 제1 패드와 데이터 구동부 사이에 배치되는 도전볼은 깨지지 않거나 변형되지 못할 수 있다. 따라서, 제1 패드와 데이터 구동부는 전기적으로 연결되지 못할 수 있다.

이와 달리, 본 발명의 일 실시예에 따른 표시 장치(100)의 경우, 제1 패드(140)은 제1 서브 패드(141)를 포함한다. 제1 서브 패드(141)는 제2 패드(150)와 동일한 물질, 즉, 동일한 적층 구조로 이루어진다. 따라서, 제1 패드(140)의 최대 높이(h3)와 제2 패드(150)의 최대 높이(h4)는 동일할 수 있다. 이에, 제1 서브 패드(141)와 데이터 구동부(120) 사이에 배치된 도전볼(EB)에는 깨지는 등의 변형이 효과적으로 발생될 수 있다. 제1 서브 패드(141)와 데이터 구동부(120)는 전기적으로 연결될 수 있고, 데이터 구동부(120)로부터 전달되는 데이터 신호는 제1 서브 패드(141)로 인가될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는, 제1 패드(140)가 제2 패드(150)와 동일한 물질로 이루어진 제1 서브 패드(141)를 포함함으로써, 복수의 패드(130, 140) 모두가 균일한 두께를 가져 제1 패드(140) 및 제2 패드(150)와 데이터 구동부(120)와 같은 외부 모듈간의 접촉 불량을 개선할 수 있다.

그리고, 본 발명의 일 실시예에 따른 표시 장치(100)는, 패드의 불량 검사를 위한 불량 검출 패드와 복수의 패드(140, 150)의 부착이 효과적으로 이루어질 수 있다. 구체적으로, 복수의 패드(140, 150)는 불량 패드의 검출을 위하여 검사될 수 있다. 패드의 불량 검사 시, 복수의 패드(140, 150)에는 불량 검출 패드가 부착될 수 있다. 제1 패드(140)는 제2 패드(150)와 동일한 물질로 이루어진 제1 서브 패드(141)를 포함한다. 이에, 제1 패드(140)의 최대 높이와 제2 패드(150)의 최대 높이는 동일할 수 있다. 따라서, 제1 패드(140) 및 제2 패드(150)와 불량 검출 패드의 부착은 효과적으로 이루어질 수 있다.

그리고, 본 발명의 일 실시예에 따른 표시 장치(100)는 제1 서브 패드(141) 및 제2 서브 패드(142)가 제1 연결층(143)을 통하여 전기적으로 연결된다. 따라서, 제2 서브 패드(142)의 높이(h2)가 작음으로 인하여 제2 서브 패드(142)와 데이터 구동부(120)의 전기적 연결이 저하되더라도, 데이터 구동부(120)와 효과적으로 연결된 제1 서브 패드(141)로 인가된 데이터 신호가 제2 서브 패드(142)로 전달될 수 있다. 이에, 제2 서브 패드(142)로 전달된 데이터 신호는 제1 데이터 링크 배선(DLL1) 및 제1 데이터 배선(DL1)을 통하여 복수의 화소로 전달될 수 있다. 그리고, 본 발명의 일 실시예에 따른 표시 장치(100)는, 제1 패드(140)가 제1 서브 패드(141) 및 제2 서브 패드(142)를 포함함으로써, 제1 패드(140)와 데이터 구동부(120) 간의 접촉 면적을 증가시킬 수 있다. 제1 패드(140)의 면적은 제1 패드(140)가 하나의 서브 패드만을 포함하는 경우보다 제1 서브 패드(141)를 포함함으로써 증가될 수 있다. 이에, 제1 패드(140)와 데이터 구동부(120) 사이의 접촉 가능 면적은 증가될 수 있다. 따라서, 제1 패드(140)와 데이터 구동부(120) 사이의 전기적인 연결이 강화될 수 있으며, 이에, 데이터 구동부(120)로부터 전달되는 데이터 신호는 제1 패드(140)를 통하여 복수의 화소에 효과적으로 전달될 수 있다.

그리고, 본 발명의 일 실시예에 따른 표시 장치(100)는, 제1 패드(140)가 제1 연결층(143)을 포함하고, 제2 패드(150)가 제2 연결층(154)을 포함함으로써, 제1 패드(140) 및 제2 패드(150)의 산화를 방지할 수 있다. 구체적으로, 제1 패드(140)의 제2 서브 패드(142)는 트랜지스터의 게이트 전극과 동일한 물질, 즉, 도전성 금속 물질로 이루어질 수 있다. 또한, 제1 패드(140)의 제1 서브 패드(141) 및 제2 패드(150)의 제2 층(141b)은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질, 즉, 도전성 금속 물질로 이루어질 수 있다. 따라서, 제2 서브 패드(142), 제1 서브 패드(141)의 제2 층(141b) 및 제2 패드(150)의 제2 층(141b)은 쉽게 산화될 수 있다. 제2 서브 패드(142), 제1 서브 패드(141)의 제2 층(141b) 및 제2 패드(150)의 제2 층(141b)이 산화될 경우, 제1 패드(140) 및 제2 패드(150)와 접촉하는 외부 모듈과의 전기적인 연결이 제대로 이루어지지 않을 수 있다. 이에, 외부 모듈로부터 표시 장치(100)의 화소로의 신호 전달이 원활하게 이루어지지 않을 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는, 제1 패드(140)가 제1 서브 패드(141) 및 제2 서브 패드(142) 전체를 덮는 제1 연결층(143)을 포함하고, 제2 패드(150)가 제1 층(141a) 및 제2 층(141b) 전체를 덮는 제2 연결층(154)을 포함함으로써, 제2 서브 패드(142), 제1 서브 패드(141)의 제2 층(141b) 및 제2 패드(150)의 제2 층(141b)이 산화되는 것을 억제할 수 있으며, 표시 장치(100)의 신뢰도를 상승시킬 수 있다.

도 2 내지 도 3b는 데이터 구동부(120)가 본딩되는 패드 영역(PA)에 대해서 설명하였으나, 게이트 구동부(130)가 본딩되는 패드 영역에도 상술한 바와 같은 패드(140, 150) 구조가 동일하게 적용될 수 있다.

도 4는 본 발명의 다른 실시예에 따른 표시 장치의 A 영역의 확대도이다. 도 5a는 도 4의 Va-Va'에 대한 단면도이다. 도 5b는 도 4의 Vb-Vb'에 대한 단면도이다. 도 4 내지 도 5b의 표시 장치(400)는 도 1 내지 도 3b의 표시 장치(100)와 비교하여 제1 패드(440)의 제1 서브 패드(441)와 제2 서브 패드(442)의 배치가 상이하다는 것을 제외하면 실질적으로 동일한 바, 중복 설명은 생략한다.

도 4 내지 도 5a를 참조하면, 기판(110) 상에는 제1 패드(440)이 배치된다. 제1 패드(440)는 제1 서브 패드(441), 제2 서브 패드(442) 및 제1 연결층(443)을 포함한다.

제1 서브 패드(441)와 제2 서브 패드(442)는 패드 영역(PA)이 연장되는 방향을 따라 서로 이격되어 배치된다. 구체적으로, 제1 패드(440)는 2개의 제2 서브 패드(442)와 제2 서브 패드(442)의 사이에 배치되는 제1 서브 패드(441)를 포함한다. 제1 패드(440)의 제1 서브 패드(441)는 제1 패드(440)의 중간 부분에 배치되고, 2개의 제2 서브 패드(442)는 제1 서브 패드(441)의 양측에 배치된다. 이때, 2개의 제2 서브 패드(442)는 연결된다. 도 4를 참조하면, 제2 서브 패드(442)는 제1 서브 패드(441)의 하부 영역에서 연결된다.

앞서 설명한 바와 같이, 제1 서브 패드(441)는 제2 패드(150)와 동일한 물질로 이루어진 패드이다. 즉, 제1 서브 패드(441)는 제2 패드(150)와 동일한 적층 구조를 갖는다. 구체적으로, 제1 서브 패드(441)는 기판 상에 배치되며 게이트 절연층과 동일한 물질로 형성된 제1 층(441a), 제1층(441) 상에 배치되며 트랜지스터의 액티브층과 동일한 물질로 형성된 제2 층(441b), 제2 층(441b) 상에 배치되며 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 형성된 제3 층(441c)을 포함한다. 또한, 제2 서브 패드(442)는 제2 패드(150)와 상이한 물질로 이루어진다. 구체적으로, 제2 서브 패드(442)는 기판(110) 상에 배치되며, 표시 영역(AA)에 배치되는 트랜지스터의 게이트 전극과 동일한 물질로 이루어질 수 있다.

도 5a에서는, 제1 서브 패드(441)가 게이트 절연층과 동일한 물질로 이루어지는 제1 층(441a)을 포함하는 것으로 정의하였으나, 제1 서브 패드(441)는 제1 층(441a)을 포함하지 않고, 액티브층과 동일한 물질로 이루어지는 제3 층(441c) 및 소스 전극 및 드레인 전극과 동일한 물질로 이루어지는 제2 층(441b)만을 포함하는 것으로 정의될 수도 있다.

또한, 도 5a에서는, 제1 서브 패드(441)가 제3 층(441c)을 포함하는 것으로 정의하였으나, 제3 층(441c)은 실시예에 따라 생략될 수도 있다.제1 연결층(443)은 제1 서브 패드(441)와 제2 서브 패드(442)의 상에 배치된다. 제1 연결층(443)은 제1 서브 패드(441)와 제2 서브 패드(442) 상부에 배치되어 제1 서브 패드(441)와 제2 서브 패드(442) 전체를 덮을 수 있다. 제1 연결층(443)이 도전 물질로 이루어짐에 따라, 2개의 제1 서브 패드(441)와 제2 서브 패드(442)는 서로 전기적으로 연결될 수 있다. 이에, 제1 서브 패드(441) 또는 제2 서브 패드(442)로 인가된 신호는 제1 연결층(443)을 서로에게 전달될 수 있다.

도 5a를 참조하면, 제2 서브 패드(442)의 폭(w4)은 1.8μm이상일 수 있다. 제2 서브 패드(442)의 폭(w4)은 제2 서브 패드(442)의 패드 영역(PA)이 연장된 방향에 대한 폭을 의미한다. 제2 서브 패드(442)의 폭(w4)은 1.8μm이상일 수 있으며, 즉, 최소 1.8μm일수 있다. 도 3a에서 설명한 바와 같이, 제1 서브 패드(441)의 폭(w1)은 5μm이상일 수 있으며, 즉, 최소 5μm일 수 있다. 제1 서브 패드(441)는 제2 패드(150)와 동일한 물질, 즉, 복수의 층의 적층 구조로 이루어진다. 이와 달리, 제2 서브 패드(442)는 게이트 물질로 이루어지는 단층 구조일 수 있다. 따라서, 제2 서브 패드(442)의 폭(w4)은 도 3a의 제1 서브 패드(441)의 폭(w1) 보다 더욱 작을 수 있다.

그리고, 제1 서브 패드(441)의 폭(w3)과 제2 서브 패드(442)의 폭(w4)의 비율은 5:1일 수 있다. 구체적으로, 제1 서브 패드(441)의 폭(w3)은 패드 영역(PA)이 연장된 방향에 대한 폭을 의미한다. 제1 서브 패드(441)의 폭(w3)은 9μm일 수 있다.

도 4를 참조하면, 제1 패드(440) 및 제2 패드(150)로부터 각각 제1 데이터 링크 배선(DLL1) 및 제2 데이터 링크 배선(DLL2)이 연장된다. 제1 데이터 링크 배선(DLL1)은 2개의 제2 서브 패드(442)와 일체로 형성될 수 있다. 제1 데이터 링크 배선(DLL1)은 제2 서브 패드(442)와 동일한 물질, 즉, 트랜지스터의 게이트 전극과 동일한 물질로 이루어질 수 있다.

또한, 제2 데이터 링크 배선(DLL2)은 제2 패드(150)와 일체로 형성될 수 있다. 제2 데이터 링크 배선(DLL2)은 제2 패드(150)와 동일한 물질, 즉, 동일한 적층 구조로 이루어질 수 있다.

제1 데이터 링크 배선(DLL1) 및 제2 데이터 링크 배선(DLL2) 각각에는 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2) 각각이 연결된다. 제1 데이터 배선(DL1)은 제1 데이터 링크 배선(DLL1)과 연결되어 제2 서브 패드(442)로부터 전달되는 데이터 신호를 복수의 화소에 전달할 수 있다. 제1 데이터 배선(DL1)은 제2 서브 패드(442)와 제1 데이터 배선(DL1)을 전기적으로 연결할 수 있다. 이때, 제1 데이터 배선(DL1)은 표시 영역(AA)에 배치되는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.

또한, 제2 데이터 배선(DL2)은 제2 데이터 링크 배선(DLL2)과 연결되어 제2 패드(150)로부터 전달되는 데이터 신호를 복수의 화소에 전달할 수 있다. 제2 데이터 링크 배선(DLL2)은 제2 패드(150)와 제2 데이터 배선(DL2)을 전기적으로 연결할 수 있다 이때, 제2 데이터 배선(DL2)은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어져 일체로 형성될 수 있다.

본 발명의 다른 실시예에 따른 표시 장치(100)는, 제2 패드(150)와 동일한 물질로 이루어진 제1 서브 패드(441)가 2개의 제2 서브 패드(442) 사이에 배치됨으로써, 제1 패드(440)와 데이터 구동부(120)를 더욱 효과적으로 전기적으로 연결할 수 있다. 또한, 제1 패드(440)와 패드의 불량 검사를 위한 불량 검사 패드는 더욱 효과적으로 부착될 수 있다.

구체적으로, 앞서 설명한 바와 같이, 제1 패드(440)는 제2 패드(150)와 동일한 물질, 즉, 동일한 적층 구조로 이루어진 제1 서브 패드(441)를 포함함으로써, 제2 서브 패드(442)와 데이터 구동부(120) 또는 불량 검사 패드 사이의 큰 간격에 의한 제1 패드(440)와 데이터 구동부(120) 또는 불량 검사 패드 간의 접촉 불량을 개선할 수 있다. 제2 서브 패드(442)와 데이터 구동부(120) 또는 불량 검사 패드 사이의 간격은 제2 패드(150)와 데이터 구동부(120) 또는 불량 검사 패드 사이의 간격보다 클 수 있고, 이에, 제2 서브 패드(442)와 데이터 구동부(120) 또는 불량 검사 패드 사이에 배치되는 도전볼(EB)에는 깨지는 등의 변형이 발생하지 않을 수 있다. 이에, 제2 서브 패드(442)와 데이터 구동부(120) 또는 불량 검사 패드의 전기적 연결은 저하될 수 있다. 그러나, 제1 패드(440)는 제2 패드(150)와 동일한 높이를 갖는 제1 서브 패드(441)를 포함하며, 이에, 제1 서브 패드(441)와 데이터 구동부(120) 또는 불량 검사 패드 사이의 도전볼(EB)은 효과적으로 변형될 수 있다. 이에, 제1 패드(440)와 데이터 구동부(120) 불량 검사 패드는 효과적으로 전기적으로 연결될 수 있다.

그리고, 본 발명의 다른 실시예에 따른 표시 장치(100)는, 2개의 제2 서브 패드(442) 사이에 배치되는 제1 서브 패드(441)를 포함함으로써, 제1 패드(440)와 데이터 구동부(120)의 전기적 연결을 더욱 안정적으로 구현할 수 있다. 제1 서브 패드(441)가 2개의 제2 서브 패드(442) 사이에 배치될 경우, 제1 서브 패드(441)의 폭(w3)은 더욱 증가될 수 있다. 예를 들면, 제1 서브 패드(441)의 폭(w3)은 앞서 설명한 바와 같이 9μm일 수 있다. 따라서, 제1 서브 패드(441)와 데이터 구동부(120)의 접촉 면적은 증가될 수 있다. 따라서, 제1 서브 패드(441)와 데이터 구동부(120) 사이에 배치되는 도전볼(EB)에 의한 제1 서브 패드(441)와 데이터 구동부(120) 사이의 전기적인 연결은 더욱 효과적으로 이루어질 수 있다.

그리고, 본 발명의 다른 실시예에 따른 표시 장치(100)는, 2개의 제2 서브 패드(442)를 제1 서브 패드(441)의 양측에 배치함으로써, 제1 패드(440)와 데이터 구동부(120)의 효과적인 전기적인 연결을 도모함과 동시에, 패드 영역(PA)의 넓이를 감소시킬 수 있다. 앞서 설명한 바와 같이, 제2 서브 패드(442)는 복수의 층이 적층된 구조로 이루어지는 제1 서브 패드(441)와 달리 게이트 전극과 동일한 물질로 이루어진 단층 구조로 이루어진다. 이에, 제2 서브 패드(442)의 폭(w4)은 최소 1.8μm일 수 있다. 따라서, 제1 패드(440)의 전체 폭은, 2개의 제2 서브 패드(442)가 제1 서브 패드(441)의 양측에 배치됨으로써 감소될 수 있다. 이에, 패드 영역(PA)이 연장된 방향에 대한 패드 영역(PA)의 폭은 더욱 감소될 수 있다. 따라서, 비표시 영역(NA)의 넓이가 감소될 수 있고, 표시 장치(100)의 네로우 베젤이 구현될 수 있다.

본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판 및 비표시 영역에 서로 이웃하게 배치되는 제1 패드 및 제2 패드를 포함하며, 제1 패드는 제2 패드와 동일한 적층 구조를 갖는 제1 서브 패드 및 제2 패드와 상이한 높이를 갖는 제2 서브 패드를 포함할 수 있다.

본 발명의 다른 특징에 따르면, 표시 장치는 표시 영역에 배치되며, 게이트 전극, 게이트 전극 상의 액티브층, 및 액티브층 상의 소스 전극 및 드레인 전극을 포함하는 복수의 트랜지스터를 더 포함하고, 제2 패드는, 게이트 전극과 액티브층을 절연시키기 위한 게이트 절연층과 동일한 물질로 이루어진 제1 층, 제1 층 상에 배치되고 소스 전극 및 드레인 전극과 동일한 물질로 이루어진 제2 층을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 패드는 제1 층과 제2 층 사이에 배치되고, 액티브층과 동일한 물질로 이루어진 제3 층을 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 패드는, 제2 패드와 동일한 물질로 이루어지며, 제2 서브 패드는, 게이트 전극과 동일한 물질로 이루어질 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 패드는 제1 서브 패드 및 제2 서브 패드의 상부에 배치되어, 제1 서브 패드 및 제2 서브 패드를 서로 전기적으로 연결하는 제1 연결층을 더 포함하며, 제2 패드는 제2 층 상에 배치되어, 제1 층과 제2 층 전체를 덮는, 제1 연결층과 동일한 물질로 이루어지는 제2 연결층을 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치는 표시 영역에 배치되는 공통 전극 및 픽셀 전극을 더 포함하며, 제1 연결층 및 제2 연결층은, 공통 전극 또는 픽셀 전극과 동일한 물질로 이루어질 수 있다.

본 발명의 또 다른 특징에 따르면, 기판의 상면으로부터의 제1 서브 패드의 높이는, 제2 서브 패드의 높이보다 클 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치는 표시 영역에 배치된 제1 신호 배선 및 제2 신호 배선, 제1 패드와 제1 신호 배선을 전기적으로 연결하며, 제2 서브 패드와 동일한 물질로 이루어지는 제1 링크 배선 및 제2 패드와 제2 신호 배선을 전기적으로 연결하며, 제2 패드와 동일한 물질로 이루어지는 제2 링크 배선을 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 신호 배선 및 제2 신호 배선은 제2 패드와 동일한 물질로 이루어질 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 패드는 2개이며, 제2 서브 패드는 2개의 제1 서브 패드 사이에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 패드 영역이 연장된 방향에 대한 제1 서브 패드의 폭은, 5μm 이상일 수 있다.

본 발명의 또 다른 특징에 따르면, 패드 영역이 연장된 방향에 대한 제1 서브 패드의 폭과 제2 서브 패드의 폭의 비율은 1:2일 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 서브 패드는 2개이며, 제1 서브 패드는 2개의 제2 서브 패드 사이에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 패드 영역이 연장된 방향에 대한 제2 서브 패드의 폭은, 1.8μm 이상일 수 있다.

본 발명의 또 다른 특징에 따르면, 패드 영역이 연장된 방향에 대한 제1 서브 패드의 폭과 제2 서브 패드의 폭의 비율은 5:1일 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는, 패드 영역을 포함하는 기판, 패드 영역에 배치된 복수의 제1 패드, 패드 영역에서 복수의 제1 패드와 교대로 배치된 복수의 제2 패드 및 복수의 제1 패드 각각은 서로 이격되어 전기적으로 연결된 복수의 서브 패드를 포함하며, 복수의 서브 패드 중 적어도 하나는 복수의 제2 패드와 동일한 물질로 이루어질 수 있다.

본 발명의 다른 특징에 따르면, 기판의 상면으로부터의 복수의 제1 패드의 최대 높이와 복수의 제2 패드 높이는 동일할 수 있다.

본 발명의 또 다른 특징에 따르면, 기판은 표시 영역을 더 포함하며, 표시 장치는, 표시 영역에 배치되며, 게이트 전극, 게이트 전극 상의 액티브층, 및 액티브층 상의 소스 전극 및 드레인 전극을 포함하는 복수의 트랜지스터를 더 포함하고, 복수의 제2 패드 각각은, 게이트 전극과 액티브층을 절연시키기 위한 게이트 절연층과 동일한 물질로 이루어진 제1 층, 제1 층 상에 배치되는 소스 전극 및 드레인 전극과 동일한 물질로 이루어진 제2 층을 포함하며, 복수의 서브 패드 중 제1 서브 패드는, 복수의 제2 패드와 동일한 물질로 이루어지고, 복수의 서브 패드 중 제2 서브 패드는, 게이트 전극과 동일한 물질로 이루어질 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 패드 각각은, 복수의 서브 패드 상부에 배치되어 복수의 서브 패드를 서로 전기적으로 연결하는 제1 연결층을 더 포함하며, 복수의 제2 패드 각각은, 복수의 제2 패드 각각의 제2 층 상부에 배치되어, 복수의 제2 패드 각각의 제1 층 및 제2 층 전체를 덮는, 제1 연결층과 동일한 물질로 이루어지는 제2 연결층을 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 패드 각각은, 복수의 제2 패드와 동일한 물질로 이루어지는 2개의 제1 서브 패드 및 2개의 제1 서브 패드 사이에 배치되며 복수의 제2 패드와 상이한 물질로 이루어지는 제2 서브 패드를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 패드 각각은, 복수의 제2 패드와 동일한 물질로 이루어지는 제1 서브 패드 및 복수의 제2 패드와 상이한 물질로 이루어지고, 제1 서브 패드 양 측에 배치되는 2개의 제2 서브 패드를 포함할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100, 400: 표시 장치
110: 기판
120: 데이터 구동부
121: 베이스 필름
122: 구동 IC
123: 데이터 구동 패드
130: 게이트 구동부
131: 베이스 필름
132: 구동 IC
133: 게이트 구동 패드
140, 440: 제1 패드
141, 441: 제1 서브 패드
141a, 441a: 제1 층
141b, 441b: 제2 층
141c, 441c: 제3 층
142, 442: 제2 서브 패드
143, 443: 제1 연결층
150: 제2 패드
151: 제1 층
152: 제2 층
153: 제3 층
154: 제2 연결층
EB: 도전볼
PA: 패드 영역
DLL: 데이터 링크 배선
GLL: 게이트 링크 배선
DLL1: 제1 데이터 링크 배선
DLL2: 제2 데이터 링크 배선
DL: 데이터 배선
GL: 게이트 배선
DL1: 제1 데이터 배선
DL2: 제2 데이터 배선
NA: 비표시 영역
AA: 표시 영역

Claims

표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
상기 표시 영역에 배치되며, 게이트 전극, 상기 게이트 전극 상의 액티브층, 및 상기 액티브층 상의 소스 전극 및 드레인 전극을 포함하는 복수의 트랜지스터; 및
상기 비표시 영역에 서로 이웃하게 배치되는 제1 패드 및 제2 패드를 포함하며,
상기 제1 패드는 상기 제2 패드와 동일한 적층 구조를 갖는 제1 서브 패드 및 상기 제2 패드와 상이한 높이를 갖는 제2 서브 패드를 포함하고,
상기 제2 패드는,
상기 게이트 전극과 상기 액티브층을 절연시키기 위한 게이트 절연층과 동일한 물질로 이루어진 제1 층, 상기 제1 층 상에 배치되고 상기 소스 전극 및 드레인 전극과 동일한 물질로 이루어진 제2 층을 포함하는, 표시 장치.
삭제
제1항에 있어서,
상기 제2 패드는 상기 제1 층과 상기 제2 층 사이에 배치되고, 상기 액티브층과 동일한 물질로 이루어진 제3 층을 더 포함하는, 표시 장치.
제1항에 있어서,
상기 제1 서브 패드는, 상기 제2 패드와 동일한 물질로 이루어지며,
상기 제2 서브 패드는, 상기 게이트 전극과 동일한 물질로 이루어지는, 표시 장치.
제1항에 있어서,
상기 제1 패드는 상기 제1 서브 패드 및 상기 제2 서브 패드의 상부에 배치되어, 상기 제1 서브 패드 및 상기 제2 서브 패드를 서로 전기적으로 연결하는 제1 연결층을 더 포함하며,
상기 제2 패드는 상기 제2 층 상에 배치되어, 상기 상기 제1 층과 상기 제2 층 전체를 덮는, 상기 제1 연결층과 동일한 물질로 이루어지는 제2 연결층을 더 포함하는, 표시 장치.
제5항에 있어서,
상기 표시 영역에 배치되는 공통 전극 및 픽셀 전극을 더 포함하며,
상기 제1 연결층 및 제2 연결층은, 상기 공통 전극 또는 상기 픽셀 전극과 동일한 물질로 이루어지는, 표시 장치.
제1항에 있어서,
상기 기판의 상면으로부터의 상기 제1 서브 패드의 높이는, 상기 제2 서브 패드의 높이보다 큰, 표시 장치.
제1항에 있어서,
상기 표시 영역에 배치된 제1 신호 배선 및 제2 신호 배선;
상기 제1 패드와 상기 제1 신호 배선을 전기적으로 연결하며, 상기 제2 서브 패드와 동일한 물질로 이루어지는 제1 링크 배선; 및
상기 제2 패드와 상기 제2 신호 배선을 전기적으로 연결하며, 상기 제2 패드와 동일한 물질로 이루어지는 제2 링크 배선을 더 포함하는, 표시 장치.
제8항에 있어서,
상기 제1 신호 배선 및 상기 제2 신호 배선은 상기 제2 패드와 동일한 물질로 이루어지는, 표시 장치.
제1항에 있어서,
상기 제1 서브 패드는 2개이며,
상기 제2 서브 패드는 상기 2개의 제1 서브 패드 사이에 배치되는, 표시 장치.
패드 영역 및 표시 영역을 포함하는 기판;
상기 표시 영역에 배치되며, 게이트 전극, 상기 게이트 전극 상의 액티브층, 및 상기 액티브층 상의 소스 전극 및 드레인 전극을 포함하는 복수의 트랜지스터;
상기 패드 영역에 배치된 복수의 제1 패드;
상기 패드 영역에서 상기 복수의 제1 패드와 교대로 배치된 복수의 제2 패드; 및
상기 복수의 제1 패드 각각은 서로 이격되어 전기적으로 연결된 복수의 서브 패드를 포함하며,
상기 복수의 서브 패드 중 적어도 하나는 상기 복수의 제2 패드와 동일한 물질로 이루어지고,
상기 복수의 제2 패드 각각은, 상기 게이트 전극과 상기 액티브층을 절연시키기 위한 게이트 절연층과 동일한 물질로 이루어진 제1 층, 상기 제1 층 상에 배치되는 상기 소스 전극 및 드레인 전극과 동일한 물질로 이루어진 제2 층을 포함하는, 표시 장치.
제11항에 있어서,
상기 기판의 상면으로부터의 상기 복수의 제1 패드의 최대 높이와 상기 복수의 제2 패드 높이는 동일한, 표시 장치.
제11항에 있어서,
상기 복수의 서브 패드 중 제1 서브 패드는, 상기 복수의 제2 패드와 동일한 물질로 이루어지고,
상기 복수의 서브 패드 중 제2 서브 패드는, 상기 게이트 전극과 동일한 물질로 이루어지는, 표시 장치.
제13항에 있어서,
상기 복수의 제1 패드 각각은, 상기 복수의 서브 패드 상부에 배치되어 상기 복수의 서브 패드를 서로 전기적으로 연결하는 제1 연결층을 더 포함하며,
상기 복수의 제2 패드 각각은, 상기 복수의 제2 패드 각각의 상기 제2 층 상부에 배치되어, 상기 복수의 제2 패드 각각의 상기 제1 층 및 상기 제2 층 전체를 덮는, 상기 제1 연결층과 동일한 물질로 이루어지는 제2 연결층을 더 포함하는, 표시 장치.
제11항에 있어서,
상기 복수의 제1 패드 각각은,
상기 복수의 제2 패드와 동일한 물질로 이루어지는 2개의 제1 서브 패드; 및
상기 2개의 제1 서브 패드 사이에 배치되며 상기 복수의 제2 패드와 상이한 물질로 이루어지는 제2 서브 패드를 포함하는, 표시 장치.
제11항에 있어서,
상기 복수의 제1 패드 각각은,
상기 복수의 제2 패드와 동일한 물질로 이루어지는 제1 서브 패드; 및
상기 복수의 제2 패드와 상이한 물질로 이루어지고, 상기 제1 서브 패드 양 측에 배치되는 2개의 제2 서브 패드를 포함하는, 표시 장치.