KR20230094649A - 전계 발광 표시장치 - Google Patents

전계 발광 표시장치 Download PDF

Info

Publication number
KR20230094649A
KR20230094649A KR1020210183983A KR20210183983A KR20230094649A KR 20230094649 A KR20230094649 A KR 20230094649A KR 1020210183983 A KR1020210183983 A KR 1020210183983A KR 20210183983 A KR20210183983 A KR 20210183983A KR 20230094649 A KR20230094649 A KR 20230094649A
Authority
KR
South Korea
Prior art keywords
branch line
repair
line
upper branch
region
Prior art date
Application number
KR1020210183983A
Other languages
English (en)
Inventor
강동훈
변우중
황재원
배광진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210183983A priority Critical patent/KR20230094649A/ko
Priority to US17/896,528 priority patent/US20230200193A1/en
Priority to CN202211471870.8A priority patent/CN116322178A/zh
Publication of KR20230094649A publication Critical patent/KR20230094649A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3035—Edge emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

이 출원은 단선된 배선을 리페어하는 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 제1 배선, 버퍼층, 리페어 분기선, 게이트 절연막 및 제2 배선을 포함한다. 제1 배선은, 기판 위에 배치된다. 버퍼층은, 제1 배선을 덮는다. 리페어 분기선은, 버퍼층 위에서 제1 배선의 일측변에서 타측변으로 가로 지른다. 게이트 절연막은, 리페어 분기선을 덮는다. 제2 배선은, 게이트 절연막 위에서 제1 배선과 교차한다. 리페어 분기선은, 일측변에 배치된 제1 단부와, 타측변에 배치된 제2 단부를 포함한다. 제2 배선은, 리페어 패턴과 이격되어 위치하는 상부 분기선을 포함한다. 리페어 분기선의 제1 단부는 상부 분기선의 제1 영역과 중첩한다. 리페어 분기선의 제2 단부는 상부 분기선의 제2 영역과와 중첩한다.

Description

전계 발광 표시장치{Electroluminescence Display}
이 출원은 게이트 배선의 단선시 리페어 기능을 갖는 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 절연막을 사이에 두고 중첩하는 데이터 배선과 게이트 배선의 교차 구조에서, 게이트 배선에 단선이 발생하더라도, 전기적 연결을 복구할 수 있는 리페어 구조를 갖는 하부 발광형 전계 발광 표시장치에 관한 것이다.
근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계 발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.
특히, 자발광 표시장치인 유기 전계 발광 표시장치는 시야각 및 색 재현성와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시장치용으로 각광을 받고 있다. 이러한 장점으로, 4K를 넘어 8K의 초 고해상도 표시장치를 구현하는 데 가장 적절한 표시장치로 주목 받고 있다. 해상도를 높일수록, 화소의 크기가 작아지게 되고, 전기 신호를 전달하는 배선들의 폭도 좁아진다.
이와 같이 초고 해상도의 전계 발광 표시장치에서는, 좁은 배선들이 절연막을 사이에 두고 교차하는 구조가 매우 많아 짐에 따라, 배선들의 교차부에서 절연막의 상부에서 하부에 배치된 하부 배선을 타고 넘는 상부 배선에서 단선이 발생할 가능성이 높아진다. 따라서, 초고 해상도의 전계 발광 표시장치에서는 교차부에서 단선이 발생하더라도, 이를 용이하게 수선 및/또는 복구(repair)할 수 있는 구조적 개선이 필요하다.
이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 초고 해상도를 구현함에 있어서, 절연막을 사이에 두고 좁은 폭의 배선이 다른 배선을 타고 넘는 교차 구조에서 단선이 발생하는 경우, 이를 수선할 수 있는 리페어 구조를 갖는 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 좁은 폭의 상부 배선이 절연막을 사이에 두고 하부에 배치된 다른 배선을 타고 넘는 교차 구조에서 상부 배선에서 단선이 발생하더라도, 별도의 리페어 공정 없이도, 자가-리페어 (self-repair)가 이루어지는 구조를 갖는 전계 발광 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 제1 배선, 버퍼층, 리페어 분기선, 게이트 절연막 및 제2 배선을 포함한다. 제1 배선은, 기판 위에 배치된다. 버퍼층은, 제1 배선을 덮으며 기판 위에 적층된다. 리페어 분기선은, 버퍼층 위에서 제1 배선의 일측변에서 타측변으로 가로 질러 배치된다. 게이트 절연막은, 리페어 분기선을 덮으며 기판 위에 적층된다. 제2 배선은, 게이트 절연막 위에서 제1 배선과 교차한다. 리페어 분기선은, 일측변의 외측에 배치된 제1 단부와, 타측변의 외측에 배치된 제2 단부를 포함한다. 제2 배선은, 제1 배선과 교차하는 부분에서 리페어 패턴과 이격되어 위치하는 상부 분기선을 포함한다. 리페어 분기선의 제1 단부는 상부 분기선의 제1 영역과 중첩한다. 리페어 분기선의 제2 단부는 상부 분기선의 제2 영역과와 중첩한다.
일례로, 상부 분기선에서 단선이 발생한 경우, 리페어 분기선의 제1 단부와 상부 분기선의 제2 영역이 용접되어 전기적으로 연결된다. 리페어 분기선의 제2 단부와 상부 분기선의 제2 영역이 용접되어 전기적으로 연결된다.
일례로, 게이트 절연막은, 리페어 분기선의 제1 단부를 노출하는 제1 콘택홀을 더 포함한다. 상부 분기선의 제1 영역은 제1 콘택홀을 통해 리페어 분기선의 제1 단부와 접촉한다.
일례로, 상부 분기선에서 단선이 발생한 경우, 리페어 분기선의 제2 단부와 상부 분기선의 제2 영역이 용접되어 전기적으로 연결된다.
일례로, 게이트 절연막은, 리페어 분기선의 제2 단부를 노출하는 제2 콘택홀을 더 포함한다. 상부 분기선의 제2 영역은 제2 콘택홀을 통해 리페어 분기선의 제2 단부와 접촉한다.
일례로, 상부 분기선과 리페어 분기선은, 평면도 상에서 육각형 모양을 가진다. 육각형의 제1 모서리 부분에서 상부 분기선의 제1 영역과 리페어 분기선의 제1 단부가 중첩한다. 제1 모서리와 대향하는 육각형의 제2 모서리 부분에서 상부 분기선의 제2 영역과 리페어 분기선의 제2 단부가 중첩한다.
일례로, 상부 분기선은 제2 배선과 일직선으로 연장된다. 상부 분기선과 리페어 분기선은, 평면도 상에서 사각형 모양을 가진다. 사각형의 제1 모서리 부분에서 상부 분기선의 제1 영역과 리페어 분기선의 제1 단부가 중첩한다. 제1 모서리와 대향하는 사각형의 제2 모서리 부분에서 상부 분기선의 제2 영역과 리페어 분기선의 제2 단부가 중첩한다.
일례로, 상부 분기선과 리페어 분기선은, 평면도 상에서 원형 모양을 갖는다. 상부 분기선은, 볼록한 반원형을 갖는다. 리페어 분기선은, 오목한 반원형을 갖는다. 볼록한 반원형과 오목한 반원형이 교차하는 제1 교차부에서 상부 분기선의 제1 영역과 리페어 분기선의 제1 단부가 중첩한다. 볼록한 반원형과 오목한 반원형이 교차하는 제2 교차부에서 상부 분기선의 제2 영역과 리페어 분기선의 제2 단부가 중첩한다.
일례로, 제1 배선은, 데이터 배선 및 구동 전류 배선을 포함한다. 제2 배선은, 게이트 배선을 포함한다. 스위칭 박막 트랜지스터, 구동 박막 트랜지스터, 평탄화 막 및 발광 소자를 더 포함한다. 스위칭 박막 트랜지스터는, 게이트 배선 및 데이터 배선에 연결된다. 구동 박막 트랜지스터는, 스위칭 박막 트랜지스터와 구동 전류 배선 사이에 연결된다. 평탄화 막은, 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터를 덮는다. 발광 소자는, 평탄화 막 위에서 구동 박막 트랜지스터와 연결된다.
또한, 이 출원에 의한 전계 발광 표시장치 제조 방법은, 기판 위에 제1 배선을 형성하는 단계; 제1 배선을 덮도록 기판 위에 버퍼층을 도포하는 단계; 버퍼층 위에서 제1 배선의 일측변에서 타측변으로 가로지르는 리페어 분기선을 형성하는 단계; 리페어 분기선을 덮도록 기판 위에 게이트 절연막을 도포하는 단계; 그리고 게이트 절연막 위에서 제1 배선과 교차하는 제2 배선을 형성하는 단계를 포함한다. 리페어 분기선은, 일측변의 외측에 배치된 제1 단부와, 타측변의 외측에 배치된 제2 단부를 포함한다. 제2 배선은, 제1 배선과 교차하는 부분에서 리페어 패턴과 이격되어 위치하는 상부 분기선을 포함한다. 리페어 분기선의 제1 단부는 상부 분기선의 제1 영역과 중첩한다. 리페어 분기선의 제2 단부는 상부 분기선의 제2 영역과와 중첩한다.
일례로, 상부 분기선의 단선 여부를 검사하는 단계; 그리고 상부 분기선에서 단선이 발생한 경우, 리페어 분기선의 제1 단부와 상부 분기선의 제2 영역을 용접하여 전기적으로 연결하고, 리페어 분기선의 제2 단부와 상부 분기선의 제2 영역을 용접하여 전기적으로 연결하는 리페어 단계를 더 포함한다.
일례로, 게이트 절연막을 형성하는 단계에서, 리페어 분기선의 제1 단부를 노출하는 제1 콘택홀을 형성한다. 제2 배선을 형성하는 단계에서, 상부 분기선의 제1 영역은 제1 콘택홀을 통해 리페어 분기선의 상기 제1 단부와 접촉한다.
일례로, 상부 분기선의 단선 여부를 검사하는 단계를 더 포함한다. 상부 분기선에서 단선이 발생한 경우, 리페어 분기선의 제2 단부와 상부 분기선의 제2 영역을 용접하여 전기적으로 연결한다.
일례로, 게이트 절연막을 형성하는 단계에서, 리페어 분기선의 제2 단부를 노출하는 제2 콘택홀을 더 형성한다. 제2 배선을 형성하는 단계에서, 상부 분기선의 제2 영역은 제2 콘택홀을 통해 리페어 분기선의 제2 단부와 접촉한다.
이 출원에 의한 전계 발광 표시장치는, 좁은 폭을 갖는 상부 배선이 절연막을 사이에 두고 하부에 배치된 하부 배선을 타고 넘는 교차 구조에서, 상부 배선에 단선이 발생하는 경우, 이를 레이저 공정으로 복구할 수 있는 리페어 구조를 제공한다. 또한, 상부 배선이 단선이 되더라도 별도의 리페어 공정을 수행하지 않더라도, 하부에 마련되어 상부 배선과 항상 연결되어 있는 리페어 배선으로 인해 자가-리페어(self-repair)가 이루어지는 전계 발광 표시장치를 제공한다. 따라서, 초고 해상도를 구현할 때, 배선에서 단선이 발생하더라도, 용이하게 복구할 수 있다는 장점이 있다. 이 출원에 의하면, 초고 해상도 전계 발광 표시장치를 제조함에 있어, 단선으로 인한 불량 발생율을 줄여 생산성을 향상할 수 있다.
도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 평면도이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 평면 확대도이다.
도 6a는 도 5의 II-II'을 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 단면 확대도이다.
도 6b는 도 5의 III-III'을 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 리페어 게이트 배선의 구조를 나타내는 단면 확대도이다.
도 7은 도 5의 II-II'를 따라 절취한, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 단면 확대도이다.
도 8은 도 5의 II-II'를 따라 절취한, 이 출원의 제3 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 단면 확대도이다.
도 9는 이 출원의 제4 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 평면 확대도이다.
도 10은 이 출원의 제5 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 평면 확대도이다.
이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 이 출원의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 이 출원에 따른 유기 발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
이하, 첨부된 도면을 참조하여 이 출원에 대해 상세히 설명한다. 도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.
도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(210), 데이터 패드부(310), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.
기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.
기판(110)은 표시 영역(DA), 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.
비표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비표시 영역(NDA)에는 게이트 구동부(210)와 데이터 패드부(310)가 형성될 수 있다.
게이트 구동부(210)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(210)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(210)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.
데이터 패드부(310)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(310)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비표시 영역(NDA)에 부착될 수 있다.
소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장될 수 있다.
연성 배선 필름(430)에는 데이터 패드부(310)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(310)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(310) 상에 부착되며, 이로 인해 데이터 패드부(310)와 연성 필름(430)의 배선들이 연결될 수 있다.
회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(210)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(210)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.
이하, 도 2 내지 도 4를 참조하여 이 출원에 의한 전계 발광 표시장치의 구조에 대해 상세히 설명한다. 도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다. 도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 저 반사 구조를 갖는 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 2 내지 도 4에서는 전계 발광 표시장치의 한 종류인 유기발광 표시장치를 일예로서 도시할 수 있다.
도 2 내지 도 4를 참조하면, 발광 표시장치의 한 화소는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.
예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 게이트 절연막(GI)을 관통하는 드레인 콘택홀(DH)을 통해 스위칭 드레인 전극(SD)이 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.
구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.
발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.
도 4를 중심으로 이 출원에 의한 전계 발광 표시장치의 단면 구조를 설명한다. 기판(110) 위에 차광층(LS)이 적층되어 있다. 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)으로 사용할 수 있다. 또한, 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)과 일정 거리 떨어지고, 반도체 층(SA, DA)과 중첩하는 섬 모양으로 더 배치될 수 있다. 배선으로 사용하지 않는 차광층(LS)은 반도체 층(SA, DA)으로 입사되는 외부광을 차단하여 반도체 층(SA, DA)의 특성이 변질되는 것을 방지한다. 특히, 차광층(LS)은 반도체 층(SA, DA)에서 게이트 전극(SG, DG)와 중첩하는 채널 영역과 중첩하도록 배치하는 것이 바람직하다. 또한, 차광층(LS)은 반도체 층(SA, DA)과 접촉하는 소스-드레인 전극(SS, SD, DS, DD)의 일부분과도 중첩하도록 배치하는 것이 바람직하다.
차광층(LS) 위에는 버퍼층(BUF)이 기판(110)의 표면 전체를 덮도록 적층되어 있다. 버퍼층(BUF) 위에는 스위칭 반도체 층(SA) 및 구동 반도체 층(DA)이 형성되어 있다. 특히, 반도체 층(SA, DA)에서 채널 영역은 차광층(LS)과 중첩하도록 배치되는 것이 바람직하다.
반도체 층(SA, DA)이 형성된 기판(110)의 표면 위에 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI) 위에는 스위칭 반도체 층(SA)과 중첩하는 스위칭 게이트 전극(SG) 및 구동 반도체 층(DA)과 중첩하는 구동 게이트 전극(DG)이 형성되어 있다. 또한, 스위칭 게이트 전극(SG)의 양 측변에는 스위칭 게이트 전극(SG)과 이격되면서 스위칭 반도체 층(SA)의 일측변과 접촉하는 스위칭 소스 전극(SS), 그리고 스위칭 반도체 층(SA)의 타측변과 접촉하는 스위칭 드레인 전극(SD)이 형성되어 있다. 마찬가지로, 구동 게이트 전극(DG)의 양 측변에는 구동 게이트 전극(DG)과 이격되면서 구동 반도체 층(DA)의 일측변과 접촉하는 구동 소스 전극(DS), 그리고 구동 반도체 층(DA)의 타측변과 접촉하는 구동 드레인 전극(DD)이 형성되어 있다.
게이트 전극(SG, DG)와 소스-드레인 전극(SS, SD, DS, DD)은 동일한 층에 형성되지만, 서로 분리되어 있다. 또한, 스위칭 소스 전극(SS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 데이터 배선(DL)과 연결되어 있다. 마찬가지로, 구동 소스 전극(DS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 구동 전류 배선(VDD)과 연결되어 있다. 이와 같이 기판(110) 위에는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다.
박막 트랜지스터(ST, DT)가 형성된 기판(110) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 칼라 필터(CF)가 형성되어 있다. 칼라 필터(CF)는 각 화소 별로 할당된 색상을 나타내는 구성 요소이다. 일례로, 칼라 필터(CF)는 하나의 화소 영역 전체의 크기에 대응하는 크기와 형상을 가질 수 있다. 다른 예로, 칼라 필터(CF)는 나중에 형성되는 발광 다이오드(OLE)의 크기보다 약간 더 큰 크기로 발광 다이오드(OLE)와 중첩되도록 배치될 수 있다.
칼라 필터(CF) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 유기발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다.
텔레비젼 세트와 같이 대면적 표시 장치의 경우, 캐소드 전극(CAT)이 대면적에 걸쳐 하나의 층으로 형성되는데, 캐소드 전극(CAT)의 넓은 너비에 걸쳐 균일한 저 전압을 유지하는 것이 바람직하다. 따라서, 대면적 표시장치의 경우 캐소드 전극(CAT)을 불투명 금속 물질로 형성하는 것이 바람직하다. 즉, 대면적 표시장치의 경우 하부 발광형 구조로 형성하는 것이 바람직하다. 하부 발광형의 경우, 애노드 전극(ANO)은 투명 도전 물질로 형성한다. 예를 들어, 인듐-아연 산화물(Indium Zinc Oxide) 혹은 인듐-주석 산화물(Indium Tin Oxide)와 같은 산화 도전물질을 포함할 수 있다.
애노드 전극(AN0) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다.
다른 예로 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 하부 발광형의 경우, 캐소드 전극(CAT)은 광 반사 효율이 우수한 금속 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 구리(Cu), 티타늄(Ti) 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어질 수 있다.
이와 같은 구조를 갖는 전계 발광 표시장치에서 게이트 배선(SL), 게이트 전극(SG, DG), 소스 전극(SS, DS) 및 드레인 전극(SD, DD)은 동일한 층에 배치될 수 있다. 또한, 데이터 배선(DL), 구동 전류 배선(VDD), 차광층(LS)은 동일한 층에 배치될 수 있다. 일례로, 도 4에 도시한 바와 같이, 데이터 배선(DL), 구동 전류 배선(VDD), 차광층(LS)은 기판(SUB) 위에 먼저 형성될 수 있다. 이후에, 버퍼층(BUF)이 기판(SUB) 전체를 덮고, 버퍼층(BUF) 위에 반도체 층(SA, DA)이 형성될 수 있다. 반도체 층(SA, DA) 위에 게이트 절연막(GI)이 기판(SUB) 전체를 덮는다. 게이트 절연막(GI) 위에, 게이트 배선(SL), 게이트 전극(SG, DG), 소스 전극(SS, DS) 및 드레인 전극(SD, DD)이 형성될 수 있다.
이 때, 게이트 배선(SL)은 기판(SUB)의 표면에서 수평 방향으로 진행하며, 데이터 배선(DL) 및 구동 전류 배선(VDD)은 기판(SUB)의 표면에서 수직 방향으로 진행한다. 게이트 배선(SL)과 데이터 배선(DL)은 필수적으로 교차하는 부분이 발생한다. 게이트 배선(SL)과 데이터 배선(DL)은 서로 다른 신호를 전달하는 배선들이므로, 서로 단락되지 않도록 그 사이에 버퍼층(BU)과 게이트 절연막(GI)이 개재되어 있다.
일례로, 기판(SUB) 위에 데이터 배선(DL)이 먼저 형성되고, 그 위에 버퍼층(BUF)과 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI) 위에서 게이트 배선(SL)이 형성된다. 따라서, 게이트 배선(SL)은 데이터 배선(DL)에 의해 형성된 단차를 타고 넘어가는 구조를 갖는다. 여기서, 데이터 배선(DL)의 두께와 그 위에 적층된 버퍼층(BUF) 및 게이트 절연막(GI)의 적층 두께에 의해 단차가 매우 커질 수 있다. 이렇게 높은 단차부를 게이트 배선(SL)이 타고 넘어가는 구조에서 게이트 배선(SL)이 단선될 가능성이 있다. 특히, 해상도가 높아져 화소의 개수가 증가할 수록 게이트 배선(SL)의 배선 폭이 좁아지는데, 이로 인해, 게이트 배선(SL)의 단선 확률은 높아진다.
이하 도면들을 참조하여, 게이트 배선(SL)이 데이터 배선(DL)을 타고 넘어가는 부분에서 단선이 발생하더라도, 이를 복구할 수 있는 리페어 구조를 갖는 다양한 실시 예들을 설명한다.
<제1 실시 예>
이하, 도 5, 도 6a 및 도 6b를 참조하여, 이 출원의 제1 실시 예를 설명한다. 도 5는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 평면 확대도이다. 도 6a는 도 5의 II-II'을 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 단면 확대도이다. 도 6b는 도 5의 III-III'을 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 리페어 게이트 배선의 구조를 나타내는 단면 확대도이다.
데이터 배선(DL)은 기판(110)의 X-Y 평면 위에서 Y축 방향으로 연장된 선분 형상을 갖는다. 데이터 배선(DL) 다수 개가 X축 방향으로 일정 간격 이격되어 배치된다. 제1 실시 예에서는 이웃하는 두 개의 화소들 사이에 데이터 배선(DL) 두 개가 나란히 배치된 경우를 나타낸다. 하지만, 이에 국한되는 것은 아니며, 데이터 배선(DL) 하나와 구동 전류 배선(VDD) 하나가 나란히 배치될 수도 있다. 게이트 배선(SL)은 기판(110)의 X-Y 평면 위에서 X축 방향으로 연장된 선분 형상을 갖는다. 게이트 배선(SL)은 다수 개가 Y축 방향으로 일정 간격 이격되어 배치된다.
따라서, 데이터 배선(DL)과 게이트 배선(GL)은 직각으로 교차한다. 데이터 배선(DL)이 먼저 적층되는 경우, 데이터 배선(DL) 위에 게이트 배선(SL)이 가로 질러 배치된다. 데이터 배선(DL)과 게이트 배선(GL) 사이에는 버퍼층(BUF) 및 게이트 절연막(GI)이 적층되어 있다. 경우에 따라, 다른 절연막이 더 적층될 수도 있다.
게이트 배선(SL)이 데이터 배선(DL)을 타고 넘어가는 부분에서 단선이 발생할 가능성이 있으므로, 게이트 배선(SL)은 데이터 배선(DL)과 중첩하는 부분에서 두 갈래로 갈라진 배선 구조를 갖는 것이 바람직하다. 예를 들어 게이트 배선(SL)은 상부 게이트 분기선(SL1)과 하부 게이트 분기선(SL2)으로 나누어질 수 있다.
제1 실시 예에 의하면, 상부 게이트 분기선(SL1)은 게이트 배선(SL)이 그대로 연장된 부분일 수 있다. 한편, 하부 게이트 분기선(SL2)은, 게이트 배선(SL)과 다른 층에 형성된 짧은 선분 형상을 갖는 리페어 분기선(RP)으로 형성될 수 있다.
평면도 구조를 나타내는 도 5와 같이 상부 게이트 분기선(SL1)과 하부 게이트 분기선(SL2)는 육각형 구조를 가질 수 있다. 육각형에서 상변과 하변은 모두 데이터 배선(DL)과 교차한다. 상변은 상부 게이트 분기선(SL1)일 수 있고, 하변은 하부 게이트 분기선(SL2)일 수 있다. 육각형의 여섯 개 꼭지점 중에서, 데이터 배선(DL)의 좌측 끝에 배치된 제1 꼭지점에는, 상부 게이트 분기선(SL1)의 제1 영역과 하부 게이트 분기선(SL2)의 제1 단부가 중첩될 수 있다. 마찬가지로, 데이터 배선(DL)의 우측 끝에 배치된 제2 꼭지점에는, 상부 게이트 분기선(SL1)의 제2 영역과 하부 게이트 분기선(SL2)의 제2 단부가 중첩될 수 있다.
도 6a 및 도 6b를 참조하여, 게이트 배선(SL)의 분기 부분의 구조를 설명한다. 도 6a는, 도 5에서 상부 게이트 분기선(SL1)을 따라 절취한 단면 구조를 나타낸다. 또한, 도 6b는, 도 5에서 하부 게이트 분기선(SL2)을 따라 절취한 단면 구조를 나타낸다.
기판(110) 위에 데이터 배선(DL)이 배치되어 있다. 데이터 배선(DL)은, 외광 반사를 억제하기 위해, 산화 금속층(101)과 금속층(200)이 적층된 구조를 가질 수 있다. 데이터 배선(DL) 위에는 버퍼층(BUF)이 기판(110) 전체를 덮도록 적층될 수 있다.
버퍼층(BUF) 위에는 리페어 분기선(RP)이 형성되어 있다. 리페어 분기선(RP)은 반도체 층(SA, DA)과 동일한 물질로 동일한 층에 형성되어 있다. 리페어 분기선(RP)은 반도체 층(SA, DA)과 동일한 물질인 실리콘 혹은 게르마늄을 포함할 수 있다. 리페어 분기선(RP)은 도전성이 금속과 유사한 수준으로 확보하는 것이 필요하다. 따라서, 반도체 물질로 형성하는 경우, n형 혹은 p형 불순물을 도포하여 도체화 할 수 있다. 다른 방법으로는, 반도체 물질 위에 금속 물질을 적층하여 전도성을 금속과 동등한 수준으로 형성할 수 있다.
이 출원에서는, 리페어 분기선(RP)은 반도체 물질층(10)과 금속 캐핑층(20)이 적층된 구조로 설명한다. 리페어 분기선(RP)은 게이터 배선(SL)의 일측에서 타측으로 연장되는 선분 형상을 갖는다. 절취선 II-II'에 의한 단면도인, 도 6a에서는 리페어 분기선(RP)의 일측 단부(RP1)와 타측 단부(RP2)만 도시되어 있다.
리페어 분기선(RP) 위에는 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI)에는 리페어 분기선(RP)의 일측 단부(RP1)를 노출하는 제1 콘택홀(CH1)과 타측 단부(RP2)를 노출하는 제2 콘택홀(CH2)이 형성될 수 있다.
게이트 절연막(GI) 위에는 게이트 배선(SL)이 형성되어 있다. 게이트 배선(SL)은, 외광 반사를 억제하기 위한 구조를 위해, 하부 금속층(300)과 상부 금속층(400)이 적층된 구조를 가질 수 있다. 게이트 배선(SL)은 데이터 배선(DL)을 가로 질러 일체형으로 연장되지만, 데이터 배선(DL)을 타고 넘으며 리페어 분기선(RP)과 대응하는 부분을 상부 분기선(SL1)으로 정의할 수 있다.
상부 분기선(SL1)은 제1 콘택홀(CH1)을 통해 리페어 분기선(RP)의 일측 단부(RP1)와 접촉한다. 이와 동시에, 상부 분기선(SL1)은 제2 콘택홀(CH2)을 통해 리페어 분기선(RP)의 타측 단부(RP2)와 접촉한다. 절취선 III-III'에 의한 단면도인, 도 6b에서는 상부 분기선(SL1)의 일측 단부와 타측 단부만 도시되어 있다. 그 결과, 게이트 배선(SL)을 통하는 스캔 신호는 상부 분기선(SL1)을 통해, 그리고 하부 분기선(SL2)인 리페어 분기선(RP)을 통해 전달된다.
상부 분기선(SL1)은 데이터 배선(DL)을 타고 넘는 구조에서 데이터 배선(DL) 위에 적층된 버퍼층(BUF) 및 게이트 절연막(GI)의 높이로 인해 단선될 가능성이 높아진다. 반면에 리페어 분기선(RP)은 데이터 배선(DL) 위에 적층된 버퍼층(BUF)만 타고 넘기 때문에, 상부 분기선(SL1)보다는 단선될 가능성이 훨씬 낮다.
따라서, 상부 분기선(SL1)에서 단선(F)이 발생하더라도, 스캔 신호는 리페어 분기선(RP)을 통해 스캔 배선(SL)을 따라 흐르게 된다. 제1 실시 예에 의한 구조에서는, 스캔 배선(SL)은 리페어 분기선(RP)와 항상 연결된 구조를 가지므로, 상부 분기선(SL1)에서 단선(F)이 발생하더라도, 리페어 분기선(RP)에 의해 스캔 배선(SL)이 항상 전기적으로 연결된 셀프-리페어 구조를 갖는다.
<제2 실시 예>
이하, 도 7을 참조하여, 이 출원의 제2 실시 예를 설명한다. 도 7은 도 5의 II-II'를 따라 절취한, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 단면 확대도이다.
평면도는 제1 실시 예와 동일하므로, 평면 구조에 대해서는 도 5를 참조한다. 또한, 도 5의 III-III'를 따라 절취한 단면도는, 이 출원의 구조를 이해하는데 반드시 필요하지 않으므로, 생략한다. 제2 실시 예에 의한 게이트 배선(SL)의 구조는 제1 실시 예와 거의 비슷하다. 차이가 있는 부분을 중심으로 설명하고, 불필요한 중복 설명은 생략한다.
기판(110) 위에 데이터 배선(DL)이 배치되어 있다. 데이터 배선(DL) 위에는 버퍼층(BUF)이 기판(110) 전체를 덮도록 적층될 수 있다. 버퍼층(BUF) 위에는 리페어 분기선(RP)이 형성되어 있다. 리페어 분기선(RP)은 반도체 층(SA, DA)과 동일한 물질로 동일한 층에 형성되어 있다. 리페어 분기선(RP)은 반도체 물질층(10)과 금속 캐핑층(20)이 적층된 구조를 갖는다. 리페어 분기선(RP)은 게이터 배선(SL)의 일측에서 타측으로 연장되는 선분 형상을 갖는다.
리페어 분기선(RP) 위에는 게이트 절연막(GI)이 적층되어 있다. 리페어 분기선(RP)의 일측 단부(RP1)은 게이트 절연막(GI)에 의해 덮여 있다. 한편, 게이트 절연막(GI)에는 리페어 분기선(RP)의 타측 단부(RP2)를 노출하는 콘택홀(CH)이 형성될 수 있다.
게이트 절연막(GI) 위에는 게이트 배선(SL)이 형성되어 있다. 게이트 배선(SL)은, 외광 반사를 억제하기 위한 구조를 위해, 하부 금속층(300)과 상부 금속층(400)이 적층된 구조를 가질 수 있다. 게이트 배선(SL)은 데이터 배선(DL)을 가로 질러 일체형으로 연장되지만, 데이터 배선(DL)을 타고 넘으며 리페어 분기선(RP)과 대응하는 부분을 상부 분기선(SL1)으로 정의할 수 있다.
상부 분기선(SL1)은 게이트 절연막(GI) 위에서 리페어 분기선(RP)의 일측 단부(RP1)와 중첩한다. 한편, 상부 분기선(SL1)은 콘택홀(CH)을 통해 리페어 분기선(RP)의 타측 단부(RP2)와 접촉한다. 그 결과, 게이트 배선(SL)을 통하는 스캔 신호는 상부 분기선(SL1)을 통해 전달되지만, 리페어 분기선(RP)은 전기 신호를 전달하지는 못한다.
이와 같은 구조에서, 상부 분기선(SL1)에서 단선(F)이 발생하는 경우, 리페어 분기선(RP)의 일측 단부(RP1)과 중첩하는 부분에 레이저를 조사하여 상부 분기선(SL1)과 리페어 분기선(RP)을 연결한다. 그 결과, 스캔 신호는 리페어 분기선(RP)을 통해 스캔 배선(SL)을 따라 흐르게 된다. 제2 실시 예에 의한 구조에서는, 상부 분기선(SL1)에서 단선(F)이 발생하는 부분에서만, 레이저를 이용한 리페어 공정을 통해, 리페어 분기선(RP)에 의해 스캔 배선(SL)의 연결성을 복원할 수 있다.
<제3 실시 예>
이하, 도 8을 참조하여, 이 출원의 제3 실시 예를 설명한다. 도 8은 도 5의 II-II'를 따라 절취한, 이 출원의 제3 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 단면 확대도이다.
평면도는 제1 실시 예와 동일하므로, 평면 구조에 대해서는 도 5를 참조한다. 또한, 도 5의 III-III'를 따라 절취한 단면도는, 이 출원의 구조를 이해하는데 반드시 필요하지 않으므로, 생략한다. 제2 실시 예에 의한 게이트 배선(SL)의 구조는 제1 실시 예와 거의 비슷하다. 차이가 있는 부분을 중심으로 설명하고, 불필요한 중복 설명은 생략한다.
기판(110) 위에 데이터 배선(DL)이 배치되어 있다. 데이터 배선(DL) 위에는 버퍼층(BUF)이 기판(110) 전체를 덮도록 적층될 수 있다. 버퍼층(BUF) 위에는 리페어 분기선(RP)이 형성되어 있다. 리페어 분기선(RP)은 반도체 층(SA, DA)과 동일한 물질로 동일한 층에 형성되어 있다. 리페어 분기선(RP)은 반도체 물질층(10)과 금속 캐핑층(20)이 적층된 구조를 갖는다. 리페어 분기선(RP)은 게이터 배선(SL)의 일측에서 타측으로 연장되는 선분 형상을 갖는다.
리페어 분기선(RP) 위에는 게이트 절연막(GI)이 적층되어 있다. 리페어 분기선(RP)의 일측 단부(RP1) 및 타측 단부(RP1) 모두 게이트 절연막(GI)에 의해 덮여 있다.
게이트 절연막(GI) 위에는 게이트 배선(SL)이 형성되어 있다. 게이트 배선(SL)은, 외광 반사를 억제하기 위한 구조를 위해, 하부 금속층(300)과 상부 금속층(400)이 적층된 구조를 가질 수 있다. 게이트 배선(SL)은 데이터 배선(DL)을 가로 질러 일체형으로 연장되지만, 데이터 배선(DL)을 타고 넘으며 리페어 분기선(RP)과 대응하는 부분을 상부 분기선(SL1)으로 정의할 수 있다.
상부 분기선(SL1)은 게이트 절연막(GI) 위에서 리페어 분기선(RP)의 일측 단부(RP1) 및 타측 단부(RP2)와 중첩한다. 그 결과, 게이트 배선(SL)을 통하는 스캔 신호는 상부 분기선(SL1)을 통해 전달되지만, 리페어 분기선(RP)은 스캔 신호를 전달하지는 못한다.
이와 같은 구조에서, 상부 분기선(SL1)에서 단선(F)이 발생하는 경우, 리페어 분기선(RP)의 일측 단부(RP1) 및 타측 단부(RP2)과 중첩하는 부분에 레이저를 조사하여 상부 분기선(SL1)과 리페어 분기선(RP)을 전기적으로 연결한다. 그 결과, 스캔 신호는 상부 분기선(SL1)을 따라 흐르지 못하지만, 리페어 분기선(RP)을 통해 스캔 배선(SL)으로 계속 흐르게 된다. 제3 실시 예에 의한 구조에서는, 상부 분기선(SL1)에서 단선(F)이 발생하는 부분에서만, 레이저를 이용한 리페어 공정을 통해, 리페어 분기선(RP)에 의해 스캔 배선(SL)의 연결성을 복원할 수 있다.
<제4 실시 예>
이하, 도 9를 참조하여, 이 출원의 제4 실시 예에 대하여 설명한다. 도 9는 이 출원의 제4 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 평면 확대도이다.
도 9를 참조하면, 평면도 구조에서 상부 분기선(SL1)과 리페어 분기선(RP)(혹은 하부 분기선(SL2))의 구조에서 제1 실시 예와 다른 구조를 갖는다. 예를 들면, 제4 실시 예에서는, 상부 분기선(SL1)은 게이트 배선(SL)과 일직선을 이루며 데이터 배선(DL)을 가로질러 넘어가는 구조를 갖는다. 리페어 분기선(RP)은 상부 분기선(SL1)의 아래 방향 혹은 위 방향으로 우회하며 'U'자 형태로 데이터 배선(DL)을 넘어가는 구조를 갖는다.
일례로, 상부 분기선(SL1)과 리페어 분기선(RP)은 평면도 상에서 직사각형 모양을 가질 수 있다. 직사각형의 상변과 하변은 모두 데이터 배선(DL)과 교차한다. 상변은 상부 분기선(SL1)에 대응하며, 하변은 리페어 분기선(RP)에 대응할 수 있다. 하지만, 이에 국한되는 것은 아니며, 도 9를 상하로 역전된 형상을 가져, 리페어 분기선(RP)을 상변에 배치할 수도 있다.
사각형의 네 개 꼭지점 중에서, 데이터 배선(DL)의 좌변 외측에 배치된 제1 꼭지점과 우변 외측에 배치된 제2 꼭지점을 게이트 배선(SL)이 지나가면서, 상부 분기선(SL1)이 배치될 수 있다. 또한, 제1 꼭지점에서는 상부 분기선(SL1)의 제1 영역과 리페어 분기선(RP)의 제1 단부가 중첩될 수 있다. 마찬가지로, 제2 꼭지점에서는, 상부 분기선(SL1)의 제2 영역과 리페어 분기선(RP)(혹은, 하부 분기선(SL2))의 제2 단부가 중첩될 수 있다.
이와 같은 구조를 갖는 하층에 배치된 배선 위에서 절연막을 사이에 두고 교차하는 상층에 배치된 배선은 단차가 심한 부분에서 단선될 가능성이 있다. 단선이 발생하는 경우, 상부 분기선(SL1)의 제1 영역과 리페어 분기선(RP)의 제1 단부가 중첩되는 부분을 용접하고, 상부 분기선(SL1)의 제2 영역과 리페어 분기선(RP)(혹은, 하부 분기선(SL2))의 제2 단부가 중첩되는 부분을 용접하여, 단선 문제를 해결할 수 있다.
<제5 실시 예>
이하, 도 10을 참조하여, 이 출원의 제4 실시 예에 대하여 설명한다. 도 10은 이 출원의 제5 실시 예에 의한 전계 발광 표시장치에서 데이터 배선과 교차하는 게이트 배선의 구조를 나타내는 평면 확대도이다.
도 10을 참조하면, 평면도 구조에서 상부 분기선(SL1)과 리페어 분기선(RP)(혹은 하부 분기선(SL2))의 구조에서 제1 실시 예와 다른 구조를 갖는다. 예를 들면, 제5 실시 예에서는, 상부 분기선(SL1)과 리페어 분기선(RP)은 평면도 상에서 원형 혹은 타원형을 가질 수 있다. 여기서는, 원형의 경우로 설명한다.
상부 분기선(SL1)은, 원형에서 1사분면과 2사분면에 걸친 반원형 혹은 상부로 볼록한 반원형에 대응하여 배치될 수 있다. 상부 분기선(SL1)은 게이트 배선(SL)과 연장되며, 데이터 배선(DL)을 가로질러 넘어가는 구조를 갖는다.
원형에서 3사분면과 4사분면에 걸친 반원형 혹은 하부로 오목한 반원형에 대응하여 배치될 수 있다. 리페어 분기선(RP)은 상부 분기선(SL1)의 아래 방향으로 우회하며 'U'자 형태로 데이터 배선(DL)을 넘어가는 구조를 갖는다. 하지만, 이에 국한되는 것은 아니며, 도 10을 상하로 역전된 형상을 가져, 리페어 분기선(RP)을 상부 반원부에 배치할 수도 있다.
원형의 양측에 배치된 두 개 꼭지점 중에서, 데이터 배선(DL)의 좌변 외측에 배치된 제1 꼭지점과 우변 외측에 배치된 제2 꼭지점을 게이트 배선(SL)이 지나가면서, 상부 분기선(SL1)이 배치될 수 있다. 또한, 제1 꼭지점에서는 상부 분기선(SL1)의 제1 영역과 리페어 분기선(RP)의 제1 단부가 중첩될 수 있다. 마찬가지로, 제2 꼭지점에서는, 상부 분기선(SL1)의 제2 영역과 리페어 분기선(RP)(혹은, 하부 분기선(SL2))의 제2 단부가 중첩될 수 있다.
이와 같은 구조를 갖는 하층에 배치된 배선 위에서 절연막을 사이에 두고 교차하는 상층에 배치된 배선은 단차가 심한 부분(F)에서 단선될 가능성이 있다. 단선이 발생하는 경우, 상부 분기선(SL1)의 제1 영역과 리페어 분기선(RP)의 제1 단부가 중첩되는 부분을 용접하고, 상부 분기선(SL1)의 제2 영역과 리페어 분기선(RP)(혹은, 하부 분기선(SL2))의 제2 단부가 중첩되는 부분을 용접하여, 단선 문제를 해결할 수 있다.
상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
OLE: 유기 발광 다이오드 ANO: 애노드 전극
EL: 유기 발광층 CAT: 캐소드 전극
101: 제1 산화 금속층 200: 제2 금속층
300: 하부 금속층 400: 상부 금속층
BUF: 버퍼층 GI: 게이트 절연막
DL: 데이터 배선 VDD: 구동 전류 배선
SL: 게이트 배선 SL1: 상부 (게이트) 분기선
SL2: 하부 (게이트) 배선부 RP: 리페어 (게이트) 배선부
RP1: 제1 단부 RP2: 제2 단부
CH1: 제1 콘택홀 CH2: 제2 콘택홀

Claims (14)

  1. 기판 위에 배치된 제1 배선;
    상기 제1 배선을 덮으며 상기 기판 위에 적층된 버퍼층;
    상기 버퍼층 위에서 상기 제1 배선의 일측변에서 타측변으로 가로 지르는 리페어 분기선;
    상기 리페어 분기선을 덮으며 상기 기판 위에 적층된 게이트 절연막; 그리고
    상기 게이트 절연막 위에서 상기 제1 배선과 교차하는 제2 배선을 포함하며,
    상기 리페어 분기선은, 상기 일측변의 외측에 배치된 제1 단부와, 상기 타측변의 외측에 배치된 제2 단부를 포함하고,
    상기 제2 배선은, 상기 제1 배선과 교차하는 부분에서 상기 리페어 패턴과 이격되어 위치하는 상부 분기선을 포함하고,
    상기 리페어 분기선의 상기 제1 단부는 상기 상부 분기선의 제1 영역과 중첩하며,
    상기 리페어 분기선의 상기 제2 단부는 상기 상부 분기선의 제2 영역과와 중첩하는, 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 상부 분기선에서 단선이 발생한 경우,
    상기 리페어 분기선의 상기 제1 단부와 상기 상부 분기선의 상기 제2 영역이 용접되어 전기적으로 연결되고,
    상기 리페어 분기선의 상기 제2 단부와 상기 상부 분기선의 상기 제2 영역이 용접되어 전기적으로 연결된 전계 발광 표시장치.
  3. 제 1 항에 있어서,
    상기 게이트 절연막은, 상기 리페어 분기선의 상기 제1 단부를 노출하는 제1 콘택홀을 더 포함하고,
    상기 상부 분기선의 상기 제1 영역은 상기 제1 콘택홀을 통해 상기 리페어 분기선의 상기 제1 단부와 접촉하는 전계 발광 표시장치.
  4. 제 3 항에 있어서,
    상기 상부 분기선에서 단선이 발생한 경우,
    상기 리페어 분기선의 상기 제2 단부와 상기 상부 분기선의 상기 제2 영역이 용접되어 전기적으로 연결된 전계 발광 표시장치.
  5. 제 3 항에 있어서,
    상기 게이트 절연막은, 상기 리페어 분기선의 상기 제2 단부를 노출하는 제2 콘택홀을 더 포함하고,
    상기 상부 분기선의 상기 제2 영역은 상기 제2 콘택홀을 통해 상기 리페어 분기선의 상기 제2 단부와 접촉하는 전계 발광 표시장치.
  6. 제 1 항에 있어서,
    상기 상부 분기선과 상기 리페어 분기선은, 평면도 상에서 육각형 모양을 가지며,
    상기 육각형의 제1 모서리 부분에서 상기 상부 분기선의 상기 제1 영역과 상기 리페어 분기선의 상기 제1 단부가 중첩하며,
    상기 제1 모서리와 대향하는 상기 육각형의 제2 모서리 부분에서 상기 상부 분기선의 상기 제2 영역과 상기 리페어 분기선의 상기 제2 단부가 중첩하는 전계 발광 표시장치.
  7. 제 1 항에 있어서,
    상기 상부 분기선은 상기 제2 배선과 일직선으로 연장되며,
    상기 상부 분기선과 상기 리페어 분기선은, 평면도 상에서 사각형 모양을 가지며,
    상기 사각형의 제1 모서리 부분에서 상기 상부 분기선의 상기 제1 영역과 상기 리페어 분기선의 상기 제1 단부가 중첩하며,
    상기 제1 모서리와 대향하는 상기 사각형의 제2 모서리 부분에서 상기 상부 분기선의 상기 제2 영역과 상기 리페어 분기선의 상기 제2 단부가 중첩하는 전계 발광 표시장치.
  8. 제 1 항에 있어서,
    상기 상부 분기선과 상기 리페어 분기선은, 평면도 상에서 원형 모양을 갖고,
    상기 상부 분기선은, 볼록한 반원형을 갖고,
    상기 리페어 분기선은, 오목한 반원형을 갖고,
    상기 볼록한 반원형과 상기 오목한 반원형이 교차하는 제1 교차부에서 상기 상부 분기선의 상기 제1 영역과 상기 리페어 분기선의 상기 제1 단부가 중첩하고,
    상기 볼록한 반원형과 상기 오목한 반원형이 교차하는 제2 교차부에서 상기 상부 분기선의 상기 제2 영역과 상기 리페어 분기선의 상기 제2 단부가 중첩하는 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    상기 제1 배선은, 데이터 배선 및 구동 전류 배선을 포함하며,
    상기 제2 배선은, 게이트 배선을 포함하고,
    상기 게이트 배선 및 상기 데이터 배선에 연결된 스위칭 박막 트랜지스터;
    상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선 사이에 연결된 구동 박막 트랜지스터;
    상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화 막; 그리고
    상기 평탄화 막 위에서 상기 구동 박막 트랜지스터와 연결된 발광 소자를 더 포함하는 전계 발광 표시장치.
  10. 기판 위에 제1 배선을 형성하는 단계;
    상기 제1 배선을 덮도록 상기 기판 위에 버퍼층을 도포하는 단계;
    상기 버퍼층 위에서 상기 제1 배선의 일측변에서 타측변으로 가로지르는 리페어 분기선을 형성하는 단계;
    상기 리페어 분기선을 덮도록 상기 기판 위에 게이트 절연막을 도포하는 단계; 그리고
    상기 게이트 절연막 위에서 상기 제1 배선과 교차하는 제2 배선을 형성하는 단계를 포함하되,
    상기 리페어 분기선은, 상기 일측변의 외측에 배치된 제1 단부와, 상기 타측변의 외측에 배치된 제2 단부를 포함하고,
    상기 제2 배선은, 상기 제1 배선과 교차하는 부분에서 상기 리페어 패턴과 이격되어 위치하는 상부 분기선을 포함하고,
    상기 리페어 분기선의 상기 제1 단부는 상기 상부 분기선의 제1 영역과 중첩하며,
    상기 리페어 분기선의 상기 제2 단부는 상기 상부 분기선의 제2 영역과와 중첩하는, 전계 발광 표시장치 제조 방법.
  11. 제 10 항에 있어서,
    상기 상부 분기선의 단선 여부를 검사하는 단계;
    상기 상부 분기선에서 단선이 발생한 경우, 상기 리페어 분기선의 상기 제1 단부와 상기 상부 분기선의 상기 제2 영역을 용접하여 전기적으로 연결하고, 상기 리페어 분기선의 상기 제2 단부와 상기 상부 분기선의 상기 제2 영역을 용접하여 전기적으로 연결하는 리페어 단계를 더 포함하는 전계 발광 표시장치 제조 방법.
  12. 제 10 항에 있어서,
    상기 게이트 절연막을 형성하는 단계에서, 상기 리페어 분기선의 상기 제1 단부를 노출하는 제1 콘택홀을 형성하고,
    상기 제2 배선을 형성하는 단계에서, 상기 상부 분기선의 상기 제1 영역은 상기 제1 콘택홀을 통해 상기 리페어 분기선의 상기 제1 단부와 접촉하는 전계 발광 표시장치 제조 방법.
  13. 제 12 항에 있어서,
    상기 상부 분기선의 단선 여부를 검사하는 단계;
    상기 상부 분기선에서 단선이 발생한 경우, 상기 리페어 분기선의 상기 제2 단부와 상기 상부 분기선의 상기 제2 영역을 용접하여 전기적으로 연결하는 전계 발광 표시장치 제조 방법.
  14. 제 12 항에 있어서,
    상기 게이트 절연막을 형성하는 단계에서, 상기 리페어 분기선의 상기 제2 단부를 노출하는 제2 콘택홀을 더 형성하고,
    상기 제2 배선을 형성하는 단계에서, 상기 상부 분기선의 상기 제2 영역은 상기 제2 콘택홀을 통해 상기 리페어 분기선의 상기 제2 단부와 접촉하는 전계 발광 표시장치.
KR1020210183983A 2021-12-21 2021-12-21 전계 발광 표시장치 KR20230094649A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210183983A KR20230094649A (ko) 2021-12-21 2021-12-21 전계 발광 표시장치
US17/896,528 US20230200193A1 (en) 2021-12-21 2022-08-26 Electroluminescence display
CN202211471870.8A CN116322178A (zh) 2021-12-21 2022-11-23 电致发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210183983A KR20230094649A (ko) 2021-12-21 2021-12-21 전계 발광 표시장치

Publications (1)

Publication Number Publication Date
KR20230094649A true KR20230094649A (ko) 2023-06-28

Family

ID=86769649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183983A KR20230094649A (ko) 2021-12-21 2021-12-21 전계 발광 표시장치

Country Status (3)

Country Link
US (1) US20230200193A1 (ko)
KR (1) KR20230094649A (ko)
CN (1) CN116322178A (ko)

Also Published As

Publication number Publication date
CN116322178A (zh) 2023-06-23
US20230200193A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US9692017B2 (en) Organic light emitting diode and display device having enhanced viewing angles
CN115942771A (zh) 发光显示装置
KR20230094649A (ko) 전계 발광 표시장치
KR102182538B1 (ko) 표시 장치 및 유기 발광 표시 장치
TWI844995B (zh) 具有修復結構的電致發光顯示器
KR102269139B1 (ko) 표시 장치 및 유기 발광 표시 장치
KR20230094650A (ko) 전계 발광 표시장치
KR20230099281A (ko) 상부 발광형 전계 발광 표시장치
US20230189572A1 (en) Electroluminescence Display
US20240222385A1 (en) Display device
US20230354658A1 (en) Light emitting display device
US20240224645A1 (en) Display device
US20230209917A1 (en) Bottom emission type electroluminescence display
US20230209874A1 (en) Top emission type electroluminescence display having micro-cavity structure
CN116367607A (zh) 具有修复结构的电致发光显示器
KR20230096476A (ko) 리페어 구조를 갖는 전계 발광 표시장치 및 그 제조 방법
KR20230099293A (ko) 리페어 구조를 갖는 전계 발광 표시장치
KR20230168392A (ko) 상부 발광형 전계 발광 표시장치
KR20230094648A (ko) 전계 발광 표시장치
KR20230101196A (ko) 전계 발광 표시장치
KR20240076157A (ko) 표시 장치
KR20240086306A (ko) 발광 표시장치
KR20230102204A (ko) 표시 장치
CN117750813A (zh) 显示装置
CN118263258A (en) Display device