KR20230094650A

KR20230094650A - 전계 발광 표시장치

Info

Publication number: KR20230094650A
Application number: KR1020210183984A
Authority: KR
Inventors: 김충효
Original assignee: 엘지디스플레이 주식회사
Priority date: 2021-12-21
Filing date: 2021-12-21
Publication date: 2023-06-28
Also published as: EP4203651A1; CN116322181A; US20230200169A1

Abstract

이 출원은 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 화소, 저 저항 배선, 절연막, 저 저항 연결 단자, 보호막, 평탄화 막, 캐소드 콘택홀 및 발광 다이오드를 포함한다. 저 저항 배선은, 화소의 일측 변에 배치되고, 연결부가 정의되어 있다. 절연막은, 저 저항 배선 위에서 기판 전체를 덮는다. 저 저항 연결 단자는, 절연막 위에서 연결부에 배치되고, 저 저항 배선과 연결된다. 보호막 및 평탄화 막은, 저 저항 연결 단자 위에서 기판 전체를 덮도록 적층된다. 캐소드 콘택홀은, 보호막 및 평탄화 막의 일부를 제거하여 저 저항 연결 단자를 노출한다. 저 저항 배선은, 연결부에서 저 저항 연결 단자의 중앙부와 중첩하는 개방 영역을 구비한다. 저 저항 연결 단자는, 개방 영역을 중심으로 대향하는 저 저항 연결 단자의 일측 및 타측과 연결된다. 발광 다이오드의 캐소드 전극은, 캐소드 콘택홀을 통해 저 저항 연결 단자와 연결된다.

Description

전계 발광 표시장치{Electroluminescence Display}

이 출원은 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 이웃하는 화소 사이에 수평 누설 전류를 차단하여 화질 안정성을 향상한 전계 발광 표시장치에 관한 것이다. 또한, 이 출원은 보조 캐소드 배선을 이용하여 캐소드 전극의 저항을 낮추어 화질 안정성을 향상한 전계 발광 표시장치에 관한 것이다.

근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.

특히, 자발광 표시장치인 유기 전계 발광 표시장치는 시야각 및 색 재현성와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시장치용으로 각광을 받고 있다. 이러한 장점으로, 4K를 넘어 8K의 초 고해상도 표시장치를 구현하는 데 가장 적절한 표시장치로 주목 받고 있다. 해상도를 높일 수록 화소 크기가 작아지게 되고, 발광 영역의 크기를 최대한 확보하기 위해서는 상부 발광형 구조를 적용하는 것이 바람직하다.

초고 해상도에 유리한 상부 발광형 구조에서는 캐소드 전극이 투명 도전 물질을 사용하는 것이 바람직하다. 투명 도전 물질은 금속 물질보다 면 저항이 높기 때문에, 대면적 표시장치를 구현할 때, 캐소드 전압을 일정하게 유지하기 어려울 수 있다. 따라서, 상부 발광형 구조를 갖는 대면적 전계 발광 표시장치에서는 캐소드 전극의 면 저항을 낮추기 위해, 저 저항 배선과 연결하는 구조가 필요하다.

초고 해상도 구조를 구현함에 있어, 저 저항 배선과 연결하는 구조체의 크기도 점점 작아진다. 그 결과, 저 저항 배선과 연결성이 정상적으로 이루어지지 않는 문제가 발생할 수 있다. 이와 같은 연결 불량이 발생한 경우, 저 저항 배선과의 연결성이 정상적으로 이루어지도록 리페어할 수 있는 구조가 필요하다.

이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 대면적 초고 해상도 구조를 가지면서 우수한 화질을 제공하는 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 초고 해상도를 구현하는데 적합한 상부 발광형 구조에서 캐소드 전압을 일정하게 유지할 수 있는 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 또 다른 목적은, 초고 해상도 구조에서 캐소드 전극과 저 저항 배선을 연결함에 있어, 연결 불량이 발생한 경우 이를 리페어 할 수 있는 구조를 갖는 전계 발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 화소, 저 저항 배선, 절연막, 저 저항 연결 단자, 보호막, 평탄화 막, 캐소드 콘택홀 및 발광 다이오드를 포함한다. 화소는, 기판 위에 배치된다. 저 저항 배선은, 화소의 일측 변에 배치되고, 연결부가 정의되어 있다. 절연막은, 저 저항 배선 위에서 기판 전체를 덮는다. 저 저항 연결 단자는, 절연막 위에서 연결부에 배치되고, 저 저항 배선과 연결된다. 보호막은, 저 저항 연결 단자 위에서 기판 전체를 덮는다. 평탄화 막은, 보호막 위에서 기판 전체를 덮는다. 캐소드 콘택홀은, 보호막 및 평탄화 막의 일부를 제거하여 저 저항 연결 단자를 노출한다. 발광 다이오드는, 평탄화 막 위에서 화소에 배치되고, 애노드 전극, 발광층 및 캐소드 전극을 구비한다. 저 저항 배선은, 연결부에서 저 저항 연결 단자의 중앙부와 중첩하는 개방 영역을 구비한다. 저 저항 연결 단자는, 개방 영역을 중심으로 대향하는 저 저항 연결 단자의 일측 및 타측과 연결된다. 캐소드 전극은, 캐소드 콘택홀을 통해 저 저항 연결 단자와 연결된다.

일례로, 캐소드 콘택홀은, 보호막 및 평탄화 막을 관통하여 저 저항 연결 단자를 노출한다. 캐소드 콘택홀에서 저 저항 연결 단자는, 용융되어 발광층을 관통하여, 캐소드 전극과 연결된다.

일례로, 캐소드 콘택홀은, 보호막에 형성된 제1 폭을 갖는 제1 콘택홀, 및 평탄화 막에 형성된 제1 폭보다 좁은 제2 폭을 갖고 제1 콘택홀과 중첩하는 제2 콘택홀을 포함한다. 발광층은, 제2 폭에 대응하여 노출된 저 저항 연결 단자의 중앙부에 적층된다. 캐소드 전극은, 제1 폭에 대응하여 노출된 저 저항 연결 단자의 테두리 부와 접촉한다.

일례로, 캐소드 콘택홀은, 저 저항 연결 단자의 중앙부를 덮으며, 적층된 보호막 패턴 및 평탄화 막 패턴을 구비한다. 보호막 패턴의 제1 폭은, 평탄화 막 패턴의 제2 폭보다 좁아 언더-컷 영역을 형성한다.

일례로, 연결부는 서로 이격된 제1 연결부와 제2 연결부를 포함한다. 제1 연결부에서, 발광층은, 언더-컷 영역을 제외한 캐소드 콘택홀에 노출된 저 저항 연결 단자 위에 적층된다. 캐소드 전극은, 언더-컷 영역에 노출된 저 저항 연결 단자와 접촉한다.

일례로, 제2 연결부에서, 발광층은, 캐소드 콘택홀에 노출된 저 저항 연결 단자 위에 적층된다. 캐소드 전극은, 발광층 위에 적층된다. 저 저항 연결 단자는, 용융되어 발광층을 관통하여 캐소드 전극과 연결된다.

일례로, 보호막과 평탄화 막 사이에 개재되며, 저 저항 연결 단자의 주변에 배치된 보조 전극을 더 포함한다. 제2 연결부에서, 저 저항 연결 단자는, 용융되어 발광층을 관통하여 보조 전극 및 캐소드 전극과 연결된다.

일례로, 저 저항 배선은, 개방 영역에서 단선된다. 단선된 저 저항 배선은, 저 저항 연결 단자에 의해 연결된다.

일례로, 개방 영역은, 저 저항 배선의 폭보다 좁은 폭을 갖고, 저 저항 배선의 중앙 영역을 제거한 다각형, 원형 및 타원형 중 어느 한 형상을 갖는다.

일례로, 저 저항 연결 단자는, 저 저항 배선보다 넓은 폭으로 개방 영역을 완전히 덮도록 중첩 배치된다.

일례로, 기판 위에서 보호막 아래에 배치되고, 애노드 전극과 연결된 박막 트랜지스터를 더 포함한다.

일례로, 기판 위에 형성된 저 저항 배선을 덮는 버퍼막, 및 버퍼막과 보호막 사이에 형성된 박막 트랜지스터를 더 포함한다. 저 저항 연결 단자는, 절연막을 관통하여 저 저항 배선과 연결된다.

일례로, 박막 트랜지스터는, 버퍼막 위에 배치된 반도체 층, 반도체 층을 덮는 게이트 절연막, 게이트 절연막 위에서 반도체 층과 중첩하는 게이트 전극, 게이트 전극을 덮는 중간 절연막, 중간 절연막 위에서 반도체 층의 일측과 접촉하는 소스 전극, 및 중간 절연막 위에서 반도체 층의 타측과 접촉하는 드레인 전극을 포함한다. 저 저항 연결 단자는, 소스 전극 및 드레인 전극과 동일한 층에 배치되며, 버퍼막, 게이트 절연막 및 중간 절연막을 관통하여 저 저항 배선과 연결된다.

일례로, 연결부는, 저 저항 배선을 따라 일정 간격으로 배열된 다수 개의 연결부들을 포함한다.

일례로, 화소는, 다수 개의 행과 다수 개의 열로 이루어진 매트릭스 방식을 배열된 다수 개의 화소들을 포함한다. 화소 하나는, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및 백색 서브 화소를 포함한다.

일례로, 연결부는, 화소들 네 개가 교차하는 영역에 정의된다.

일례로, 저 저항 배선은, 다수 개의 열들에서 정해진 개수의 열 단위 마다 하나씩 배열된다.

이 출원에 의한 전계 발광 표시장치는, 초고 해상도를 구현하기 위해 화소 면적에서 발광 영역이 차지하는 면적 비율을 최대화할 수 있는 상부 발광형 전계 발광 표시장치를 제공한다. 특히, 대각 면적이 큰 상부 발광형 대면적 전계 발광 표시장치를 구현함에 있어서, 캐소드 전극의 면 저항을 전체 면적에 걸쳐 일정하게 유지할 수 있는, 저 저항 배선과 캐소드 전극을 연결하는 구조를 구비한 상부 발광형 전계 발광 표시장치를 제공한다. 따라서, 대면적 전계 발광 표시장치에서도 캐소드 전압을 일정하게 유지하여 안정적인 화질을 제공할 수 있다. 또한, 초고 해상도를 구현함에 따라 화소 사이의 간격이 좁아지고, 저 저항 배선과 캐소드 전극이 연결 면적이 작아져, 연결 불량이 발생하는 경우, 이를 정상 연결 상태로 복원할 수 있는 리페어 구조를 갖는 상부 발광형 전계 발광 표시장치를 제공한다. 따라서, 이 출원에 의한 전계 발광 표시장치는, 초고 해상도 및 대면적 전계발광 표시장치에서 균일한 화질을 제공할 수 있다.

도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 도 1에서 이웃하는 두 화소들 사이의 구조를 나타내는 확대한 평면도이다.
도 4는 도 3의 I-I'를 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 연결부의 구조를 나타내는, 도 4의 원형부 'N'을 확대한, 단면도이다.
도 6은 도 6은 이 출원의 제2 실시 예에 의한 전계 발광 표시장치에서 연결부의 구조를 나타내는 확대 단면도이다.
도 7a는 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다.
도 7b는 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다.
도 8은 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부 구조를 나타낸 단면 확대도이다.
도 9a는 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다.
도 9b는 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다.
도 10은 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 연결부 구조를 나타낸 단면 확대도이다.
도 11a는 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다.
도 11b는 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다.
도 12는 이 출원의 제5 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 평면도이다.

이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.

이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 출원에 따른 전계 발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.

도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.

기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(DA), 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소(P)들이 형성된다. 화소들은 복수의 서브 화소(SP)들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다. 일례로, 하나의 화소(P)는 세 개의 서브 화소(SP)들 혹은 네 개의 서브 화소(SP)들을 포함할 수 있다.

비표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비표시 영역(NDA)에 부착될 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장될 수 있다.

연성 배선 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.

도 1의 화소(P)의 평면 구조를 보면, 이 출원에 의한 전계발광 표시장치는 다수 개의 화소(P)들이 매트릭스 방식으로 배열되어 있다. 각각의 화소(P)는 네 개의 서브 화소(SP)들을 포함하고 있다. 일례로, 한 서브 화소(P)는 적색 서브 화소(SPR), 녹색 서브 화소(SPG), 청색 서브 화소(SPB) 및 백색 서브 화소(SPW)를 구비할 수 있다. 하지만, 이에 국한된 것은 아니며, 세 개 혹은 네 개의 서브 화소(SP)들을 구비할 수 있다. 서브 화소(SP)들은 일정 간격 이격되어 있을 수 있다. 또한, 화소(P)들도 일정 간격 이격되어 배치될 수 있다. 도 1에서는 화소(P) 사이의 이격되는 화소 간격은 서브 화소(SP) 사이에 이격되는 서브 화소 간격보다 더 넓게 배치된 예를 도시하였다. 다른 예로, 화소 간격과 서브 화소 간격의 구분 없이 모든 서브 화소(SP)들이 일정 간격으로 이격되어 배치될 수도 있다.

도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 서브 화소(P)의 회로 구성을 나타낸 도면이다. 도 3은 도 1에서 이웃하는 두 화소들 사이의 구조를 나타내는 확대한 평면도이다. 도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 2 내지 도 4에서는 전계 발광 표시장치의 한 종류인 표시장치를 예로서 설명한다.

먼저, 도 2 내지 도 3을 참조하여 이 출원에 의한 표시장치의 평면도 구조를 설명한다. 표시장치의 한 서브 화소(SP)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 표시장치의 한 서브 화소(SP) 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)이 배치된다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.

예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 게이트 절연막(GI)을 관통하는 드레인 콘택홀(DH)을 통해 스위칭 드레인 전극(SD)이 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.

구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.

발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.

다음으로 도 3 및 4를 참조하여 이 출원에 의한 표시장치의 단면 구조를 설명한다. 기판(110) 위에는 저 저항 배선(LL)이 배치되어 있다. 저 저항 배선(LL)은 이웃하는 두 개의 화소들(P1, P2) 사이에서 데이터 배선(DL)과 평행하게 배치될 수 있다. 저 저항 배선(LL)은 둘 혹은 세 개의 화소 열들마다 하나씩 배치될 수도 있다. 저 저항 배선(LL)의 일부에는 캐소드 전극(CAT)과 연결되는 연결부(J)가 정의될 수 있다. 연결부(J)에 대한 상세 구조는 후술한다. 또는 저 저항 배선(LL)은 저 전원 배선(VSS)과 연결될 수 있다. 경우에 따라서는, 저 저항 배선(LL) 자체를 저 전원 배선(VSS)으로 구성할 수도 있다. 또한, 도면으로 나타내지는 않았으나, 저 저항 배선(LL)과 동일한 층에 형성되되 저 저항 배선(LL)과는 분리되며, 반도체 층(SA, DA) 아래에 배치된 차광층을 더 포함할 수 있다. 저 저항 배선(LL) 위에는 버퍼층(BUF)이 적층되어 있다.

버퍼층(BUF) 위에는 반도체 층(SA, DA)이 형성되어 있다. 반도체 층은, 스위칭 박막 트랜지스터(ST)의 스위칭 반도체 층(SA)과 구동 박막 트랜지스터(DT)의 구동 반도체 층(DA)을 포함한다. 반도체 층(SA, DA) 위에는 기판(110) 전체를 덮는 게이트 절연막(GI)이 적층되어 있다.

게이트 절연막(GI) 위에는 스캔 배선(SL) 및 반도체 층(SA, DA)과 중첩하는 게이트 전극(SG, DG)이 형성되어 있다. 게이트 전극은, 스위칭 박막 트랜지스터(ST)의 스위칭 게이트 전극(SG)과 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에서 분기하거나, 스캔 배선(SL)의 일부로 정의될 수 있다. 스캔 배선(SL) 및 게이트 전극(SG, DG) 위에는 기판(110) 전체를 덮는 중간 절연막(ILD)이 적층되어 있다.

중간 절연막(ILD) 위에는 소스 전극(SS, DS), 드레인 전극(SD, DD), 저 저항 연결 단자(LLP), 데이터 배선(DL) 및 구동 전류 배선(VDD)이 배치되어 있다. 소스 전극은, 스위칭 박막 트랜지스터(ST)의 스위칭 소스 전극(SS)과 구동 박막 트랜지스터(DT)의 구동 소스 전극(DS)을 포함한다. 드레인 전극은, 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD) 및 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)을 포함할 수 있다. 소스 전극(SS, DS)은 중간 절연막(ILD) 및 게이트 절연막(GI)을 관통하는 콘택홀을 통해 반도체 층(SA, DA)의 일측변과 연결되어 있다. 드레인 전극(SD, DD)은 중간 절연막(ILD) 및 게이트 절연막(GI)을 관통하는 콘택홀을 통해 반도체 층(SA, DA)의 타측변과 연결되어 있다.

스위칭 소스 전극(SS)은 데이터 배선(DL)에서 분기되어 있다. 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)와 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에서 분기되어 있다. 저 저항 연결 단자(LLP)는 저 저항 배선(LL)에 정의된 연결부(J)에서, 저 저항 배선(LL)과 중첩하여 배치될 수 있다. 저 저항 연결 단자(LLP)는 콘택홀을 통해 저 저항 배선(LL)과 연결되어 있다. 저 저항 연결 단자(LLP)는 발광 다이오드(OLE)의 캐소드 전극(CAT)과 연결될 수 있다. 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)의 연결 구조에 대해서는 후술한다.

박막 트랜지스터들(ST, DT) 및 저 저항 연결 단자(LLP)가 형성된 기판(110)의 표면 위에 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않을 수 있는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.

평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 예를 들어, 하부 발광형에서 애노드 전극은, 인듐-아연 산화물(Indium Zinc Oxide) 혹은 인듐-주석 산화물(Indium Tin Oxide)와 같은 산화 도전물질을 포함할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다. 여기서는, 상부 발광형인 경우로 설명한다.

애노드 전극(AN0) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다.

다른 예로 발광층(EL)은 서브 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 하부 발광형의 경우, 캐소드 전극(CAT)은 광 반사 효율이 우수한 금속 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어질 수 있다. 상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전 물질로 이루어진다. 일례로, 캐소드 전극(CAT)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 금속 산화물질을 포함할 수 있다. 여기서는, 상부 발광형인 경우로 설명한다.

또한, 이 출원에 의한 전계 발광 표시장치는, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 접속하기 위한 캐소드 콘택홀(CON)을 더 구비한다. 캐소드 콘택홀(CON)은 연결부(J)에 배치된다. 따라서, 캐소드 콘택홀(CON)은 저 저항 배선(LL)을 따라 일정 간격으로 이격된 다수 개들이 배치될 수 있다. 캐소드 콘택홀(CON)은 저 저항 연결 단자(LLP)를 덮는 보호막(PAS)과 평탄화 막(PL)을 관통하여 형성한다. 이하, 캐소드 콘택홀의 다양한 구조에 따른 실시 예들에 대해 설명한다.

<제 1 실시 예>

먼저, 도 4 및 5를 참조하여, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 5는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 연결부의 구조를 나타내는 확대 단면도이다.

연결부(J)의 단면 구조를 보면, 기판(110)위에 저 저항 배선(LL)이 배치되어 있다. 저 저항 배선(LL)은 연결부(J)에 형성된 개방 영역(OH)을 갖는다. 개방 영역(OH)은 그 상부에 배치되는 저 저항 연결 단자(LLP)에 레이저를 직접 조사할 수 있도록 하기 위한 개방구(Open Hole)일 수 있다. 개방 영역(OH)도 다양한 형상과 구조를 가질 수 있다. 이에 대해서는 후술한다.

저 저항 배선(LL) 위에 버퍼층(BUF)이 적층되어 있다. 버퍼층(BUF) 위에는 게이트 절연막(GI)이 적층되어 있고, 게이트 절연막(GI) 위에는 중간 절연막(ILD)이 적층되어 있다. 이들 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(ILD)들을 묶어서 절연막이라고 명명할 수 있다.

절연막 위에는 더 상세하게는 중간 절연막(ILD) 위에는, 저 저항 연결 단자(LLP)가 형성되어 있다. 저 저항 연결 단자(LLP)는 박막 트랜지스터(ST, DT)의 소스 전극(SS, DS) 및 드레인 전극(SD, DD)과 동일한 층에서 동일한 물질로 형성될 수 있다. 저 저항 연결 단자(LLP)는 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(ILD)를 포함하는 절연막에 형성된 콘택홀을 통해 저 저항 배선(LL)과 연결되어 있다.

특히, 저 저항 연결 단자(LLP)는 연결부(J)의 크기에 대응하는 면적을 갖는 다각형 혹은 원형 모양을 가질 수 있다. 저 저항 연결 단자(LLP)는 저 저항 배선(LL)에 형성된 개방 영역(OH)보다 큰 크기를 갖고 개방 영역(OH)을 완전히 덮는 형상을 갖는 것이 바람직하다. 따라서, 단면 구조를 보면, 저 저항 연결 단자(LLP)의 일측 단부는 저 저항 배선(LL)의 일측부와 연결되고, 저 저항 연결 단자(LLP)의 타측 단부는 저 저항 배선(LL)의 타측부와 연결되는 교각(bridge) 형상을 가질 수 있다. 저 저항 연결 단자(LLP)의 중앙부는 저 저항 배선(LL)의 개방 영역(OH)에 의해 기판(110) 방향에서 노출된 구조를 갖는다.

저 저항 연결 단자(LLP) 위에는 보호막(PAS) 및 평탄화 막(PL)이 순차 적층된다. 특히, 보호막(PAS) 및 평탄화 막(PL)에는 저 저항 연결 단자(LLP)의 중앙부 대부분을 노출하는 캐소드 콘택홀(CON)이 형성되어 있다.

앞에서 설명하였듯이, 평탄화 막(PL) 위에는 애노드 전극(ANO)이 형성되고, 애노드 전극(ANO) 위에는 뱅크(BA)가 형성되어 있다. 애노드 전극(ANO)과 뱅크(BA) 위에는 발광층(EL)이 적층되어 있으며, 발광층(EL) 위에는 캐소드 전극(CAT)이 적층되어 있다. 따라서, 캐소드 콘택홀(CON) 부분에서도, 노출된 저 저항 연결 단자(LLP) 위에는 발광층(EL)과 캐소드 전극(CAT)이 적층되어 있다.

연결부(J)는 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 물리적 및 전기적으로 연결하기 위한 부분이다. 캐소드 콘택홀(CON)에서, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT) 사이에 발광층(EL)이 개재되어 있어, 연결이 이루어지지 않은 상태이다. 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 연결하기 위해서는, 레이저를 기판(110) 방향에서 저 저항 배선(LL)에 형성된 개방 영역(OH)을 통해 저 저항 연결 단자(LLP)로 조사한다. 그 결과, 저 저항 연결 단자(LLP)는 레이저의 열 에너지에 의해 용융되면서, 발광층(EL)을 관통하여 상부 방향으로 확산되어, 캐소드 전극(CAT)과 연결된다.

여기서, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 물리적 및 전기적으로 연결하기 위해 레이저를 조사할 때, 캐소드 전극(CAT) 방향에서 레이저를 조사할 수도 있다. 하지만, 상부 발광형의 경우 캐소드 전극(CAT)이 투명 도전층이므로, 레이저의 열 에너지는 캐소드 전극(CAT)를 관통하여 저 저항 연결 단자(LLP)로 전달된다. 또한, 그 전에 발광층(EL)에 먼저 열 에너지가 전달될 수 있다. 이 경우, 저 저항 연결 단자(LLP)가 용융되기 전에, 발광층(EL)에 많은 열 에너지가 전달될 수 있고, 이는 이웃하는 화소 영역의 발광층(EL)에 악영향을 줄 수 있다.

따라서, 상부 발광형의 전계 발광 표시장치에서는 기판(110) 방향에서 레이저를 조사하여 저 저항 연결 단자(LLP)에 먼저 열 에너지를 전달하는 것이 바람직하다. 또한, 상부 발광형의 전계 발광 표시장치에서 불량 화소를 정상 화소와 연결하기 위한 리페어 소자를 더 구비할 수 있는데, 이 경우, 리페어 공정에서 기판(110) 방향에서 레이저를 조사하는 것이 바람직하다. 따라서, 이 출원에 의한 상부 발광형 전계 발광 표시장치에서는, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 연결하기 위한 레이저 공정을 리페어 공정과 동시에 수행할 수 있다.

이 출원의 제1 실시 예에 의한 전계 발광 표시장치는, 캐소드 전극(CAT)이 투명 도전 물질로 이루어진 상부 발광형 구조를 갖는 특징이 있다. 상부 발광형 구조는 화소 영역에서 발광 다이오드의 크기를 최대화할 수 있어, 작은 크기의 화소에서도 높은 휘도를 제공할 수 있다는 장점이 있다. 또한, 저 저항 배선(LL)을 통해 캐소드 전극(CAT)의 면 저항을 낮출 수 있으므로, 대면적 전계 발광 표시장치를 구현함에 있어, 우수한 표시 품질을 제공할 수 있다. 특히, 저 저항 배선(LL)에 형성된 개방 영역(OH)을 통해 저 저항 연결 단자(LLP)에 직접 레이저를 조사하기 때문에, 비교적 적은 에너지를 갖는 266nm 파장대의 레이저를 사용하여, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 연결할 수 있다.

<제 2 실시 예>

제1 실시 예의 경우, 전계 발광 표시장치에 정의된 모든 연결부(J)에 배치된 캐소드 콘택홀(CON)의 저 저항 연결 단자(LLP)에 레이저를 조사하여, 캐소드 전극(CAT)과 저 저항 배선(LL)을 연결한다. 제2 실시 예에서는, 도 6을 참조하여, 레이저를 조사하지 않고도 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)를 연결할 수 있는 캐소드 콘택홀(CON) 구조를 제안한다. 도 6은 이 출원의 제2 실시 예에 의한 전계 발광 표시장치에서 연결부의 구조를 나타내는 확대 단면도이다. 여기서, 연결부(J)를 제외한 다른 부분의 단면 구조는 도 4와 동일하므로, 전체 단면도는 도시하지 않는다.

연결부(J)의 단면 구조를 보면, 기판(110)위에 저 저항 배선(LL)이 배치되어 있다. 저 저항 배선(LL)은 연결부(J)에 형성된 개방 영역(OH)을 갖는다. 개방 영역(OH)은 그 상부에 배치되는 저 저항 연결 단자(LLP)에 레이저를 직접 조사할 수 있도록 하기 위한 개방구(Open Hole)일 수 있다.

저 저항 배선(LL) 위에 절연막이 적층되어 있다. 절연막은, 기판(110) 위에 순차 적층된 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(ILD)을 포함한다. 절연막 위에는 저 저항 연결 단자(LLP)가 형성되어 있다. 저 저항 연결 단자(LLP)는 절연막에 형성된 콘택홀을 통해 저 저항 배선(LL)과 연결되어 있다.

저 저항 연결 단자(LLP)는 저 저항 배선(LL)에 형성된 개방 영역(OH)보다 큰 크기를 갖고 개방 영역(OH)을 완전히 덮는 형상을 갖는 것이 바람직하다. 단면 구조를 보면, 저 저항 연결 단자(LLP)의 일측 단부는 저 저항 배선(LL)의 일측부와 연결되고, 저 저항 연결 단자(LLP)의 타측 단부는 저 저항 배선(LL)의 타측부와 연결되는 교각(bridge) 형상을 가질 수 있다. 저 저항 연결 단자(LLP)의 중앙부는 저 저항 배선(LL)의 개방 영역(OH)에 의해 기판(110) 방향에서 노출된 구조를 갖는다.

특히, 캐소드 콘택홀(CON)은 보호막(PAS)이 평탄화 막(PL)보다 과 식각되어 언더-컷 영역(UC)을 구비한 구조를 갖는다. 즉, 캐소드 콘택홀(CON)은 보호막(PAS)에 형성된 제1 폭(W1), 그리고 평탄화 막(PL)에 형성되며 제1 폭(W1)보다 좁은 제2 폭(W2)을 구비할 수 있다.

연결부(J)에서 캐소드 콘택홀(CON)에 노출된 저 저항 연결 전극(LLP) 위에 발광층(EL)이 적층된다. 하지만, 언더-컷 영역(UC)의 구조로 인해, 발광층(EL)은 저 저항 연결 전극(LLP)에서 평탄화 막(PL)에 형성된 제2 폭(W2)에의해 노출된 부분에만 적층되고, 언더-컷 영역(UC)에는 적층되지 않는다.

한편, 캐소드 전극(CAT)은 무기 물질이므로, 발광층(EL) 표면 위 뿐만 아니라, 언더-컷 영역(UC)에도 모두 적층되는 구조를 갖는다. 즉, 캐소드 전극(CAT)은 연결부(J)에 형성된 캐소드 콘택홀(CON)에서 저 저항 연결 전극(LLP)와 직접 연결된 구조를 갖는다.

제2 실시 예의 경우, 캐소드 콘택홀(CON)에 형성된 언더-컷 영역(UC)으로 인해, 레이저 공정을 수행하지 않고도, 캐소드 전극(CAT)이 저 저항 연결 단자(LLP)와 연결된 구조를 갖는다. 하지만, 초고 해상도의 전계 발광 표시장치에서는, 화소의 크기가 작아지고, 화소 사이의 간격도 작아짐에 따라, 캐소드 콘택홀(CON)의 크기도 작아질 수 있다. 이 경우, 언더-컷 영역(UC)도 작아질 수 있는데, 이로 인해, 도 7a에 도시한 바와 같이, 발광층(EL)이 언더-컷 영역(UC)에도 적층될 수 있다. 도 7a는 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다.

그 결과, 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)가 접촉되지 않거나, 접촉되더라도, 매우 작은 면적만 접촉하는 접촉 불량이 발생할 수 있다. 이러한 접촉 불량을 해소하기 위해서, 도 7b에 도시한 바와 같이, 레이저 공정을 추가로 수행하여, 불량이 발생한 부분에서 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)를 연결할 수 있다. 도 7b는 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다.

특히, 상부 발광형의 전계 발광 표시장치에서는 기판(110) 방향에서 레이저를 조사하여 저 저항 연결 단자(LLP)에 먼저 열 에너지를 전달함으로써, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 연결하는 것이 바람직하다. 또한, 상부 발광형의 전계 발광 표시장치에서 불량 화소를 정상 화소와 연결하기 위한 리페어 소자를 더 구비하는 경우, 리페어 공정시 기판(110) 방향에서 레이저를 조사하는 것이 바람직하다. 따라서, 이 출원에 의한 상부 발광형 전계 발광 표시장치에서는, 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)을 연결하기 위한 레이저 공정을 리페어 공정과 동시에 수행할 수 있다.

제1 실시 예와 달리, 제2 실시 예에서는 모든 연결부(J)에 레이저 조사를 하지 않고, 불량이 발생한 연결부(J)에만 선택적으로 레이저를 조사한다. 레이저를 조사하는 것은 열 에너지를 특정 부위에 인가하는 것으로, 높은 열 에너지가 집중됨으로 인해, 원치않는 불량이 발생할 수도 있다. 따라서, 레이저를 이용한 리페어 공정은 가급적 최소화하는 것이 바람직하다.

이 출원의 제2 실시 예에 의한 전계 발광 표시장치는, 캐소드 전극(CAT)이 투명 도전 물질로 이루어진 상부 발광형 구조를 갖는 특징이 있다. 상부 발광형 구조는 화소 영역에서 발광 다이오드의 크기를 최대화할 수 있어, 작은 크기의 화소에서도 높은 휘도를 제공할 수 있다는 장점이 있다. 또한, 저 저항 배선(LL)을 통해 캐소드 전극(CAT)의 면 저항을 낮출 수 있으므로, 대면적 전계 발광 표시장치를 구현함에 있어, 우수한 표시 품질을 제공할 수 있다. 특히, 기판 방향에서 직접 저 저항 연결 단자에 레이저를 조사하기 때문에 낮은 에너지를 갖는 레이저로 연결 불량을 해소할 수 있다. 전계 발광 표시장치를 완성한 후에 화면 품질 검사 공정에서 수행하는 리페어 공정에서 연결부의 접촉 불량도 함께 확인 및 수리를 수행하기 때문에, 전체 제조 시간을 단축할 수 있으며, 레이저 조사로 발생할 수 있는 손상의 가능성을 최소화할 수 있다.

<제 3 실시 예>

이하, 도 8, 도 9a 및 도 9b를 참조하여, 이 출원의 제3 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 8은 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부 구조를 나타낸 단면 확대도이다. 도 9a는 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다. 도 9b는 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다. 여기서, 연결부(J)를 제외한 다른 부분의 단면 구조는 도 4와 동일하므로, 전체 단면도는 도시하지 않는다.

저 저항 연결 단자(LLP) 위에는 보호막(PAS) 및 평탄화 막(PL)이 순차 적층된다. 특히, 보호막(PAS) 및 평탄화 막(PL)에는 저 저항 연결 단자(LLP)를 노출하는 캐소드 콘택홀(CON)이 형성되어 있다.

특히, 캐소드 콘택홀(CON)은 저 저항 연결 단자(LLP)의 테두리 부를 노출하는 구조를 갖는다. 저 저항 연결 단자(LLP)의 중앙부는 적층된 보호막(PAS)과 평탄화 막(PL)이 덮는 구조를 갖는다. 또한, 중앙부를 덮는 보호막(PAS)은 제1 폭(P1)을 가지면, 평탄화 막(PL)은 제2 폭(P2)을 갖는다. 제1 폭(P1)은 제2 폭(P2)보다 좁게 형성되어 있다. 이는 평탄화 막(PL)보다 과-식각을 시킴으로써, 형성한 구조로 평탄화 막(PL) 아래에는 언더-컷 영역(UC)을 형성한다.

이와 같은 구조에서 발광층(EL)이 적층되면, 발광층(EL)은 평탄화 막(PL)에 의해 노출된 저 저항 연결 단자(LLP)의 테두리 부에만 적층된다. 반면, 언더-컷 영역(UC)에는 발광층(EL)이 적층되지 않고, 저 저항 연결 단자(LLP)의 일부가 노출된다.

이 상태에서, 캐소드 전극(CAT)을 적층하면, 캐소드 전극(CAT)은 발광층(EL) 상부 표면뿐만 아니라, 언더-컷 영역(UC)에도 적층된다. 그 결과, 언더-컷 영역(UC)에서 캐소드 전극(CAT)은 저 저항 연결 단자(LLP)와 물리적 및 전기적으로 연결된다. 따라서, 금속 물질보다 면 저항이 상대적으로 높은 투명 도전 물질로 형성된 캐소드 전극(CAT)은 저 저항 연결 단자(LLP)를 통해 저 저항 배선(LL)과 전기적으로 연결된다. 그 결과, 캐소드 전극(CAT)의 면 저항을 낮출 수 있다.

제2 실시 예에서는 단순한 구조로 인한 언더-컷 영역(UC)을 형성하지만, 제3 실시 예에서는 복잡한 구조로 언더-컷 영역(UC)을 형성하는 특징이 있다. 즉, 제3 실시 예의 경우 캐소드 콘택홀(CON)에서 저 저항 연결 전극(LLP) 중앙부에 잔여하는 보호막(PAS) 및 평탄화 막(PL)의 적층 구조로 언더-컷 영역(UC)을 형성한다. 따라서, 초고 해상도 구조에서 매우 좁은 영역에 형성 캐소드 콘택홀(CON)을 형성하는 경우에도, 언더-컷 영역(UC)에서 노출되는 저 저항 연결 단자(LLP)의 노출 면적을 최대한 확보할 수 있다.

또한, 제3 실시 예의 경우도, 캐소드 콘택홀(CON)에 형성된 언더-컷 영역(UC)으로 인해, 레이저 공정을 수행하지 않고도, 캐소드 전극(CAT)이 저 저항 연결 단자(LLP)와 연결된 구조를 갖는다. 제3 실시 예는, 초고 해상도의 전계 발광 표시장치에서는, 화소의 크기가 작아지고, 화소 사이의 간격도 작아짐에 따라, 캐소드 콘택홀(CON)의 크기도 작아지는 경우에도 연결성을 확보하기 위한 것이다. 그렇더라도, 언더-컷 영역(UC)에서의 저 저항 연결 단자(LLP)과 캐소드 전극(CAT)의 연결에도, 도 9a에 도시한 바와 같은 접촉 불량이 발생할 수 있다. 도 9a는 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다.

그 결과, 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)가 접촉되지 않거나, 접촉되더라도, 매우 작은 면적만 접촉하는 접촉 불량이 발생할 수 있다. 이러한 접촉 불량을 해소하기 위해서, 도 9b에 도시한 바와 같이, 레이저 공정을 추가로 수행하여, 불량이 발생한 부분에서 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)를 연결할 수 있다. 도 9b는 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다.

제1 실시 예와 달리, 제3 실시 예에서도, 모든 연결부(J)에 레이저 조사를 하지 않고, 불량이 발생한 연결부(J)에만 선택적으로 레이저를 조사한다. 레이저를 조사하는 것은 열 에너지를 특정 부위에 인가하는 것으로, 높은 열 에너지가 집중됨으로 인해, 원치않는 불량이 발생할 수도 있다. 따라서, 레이저를 이용한 리페어 공정은 가급적 최소화하는 것이 바람직하다.

이 출원의 제3 실시 예에 의한 전계 발광 표시장치는, 캐소드 전극(CAT)이 투명 도전 물질로 이루어진 상부 발광형 구조를 갖는 특징이 있다. 상부 발광형 구조는 화소 영역에서 발광 다이오드의 크기를 최대화할 수 있어, 작은 크기의 화소에서도 높은 휘도를 제공할 수 있다는 장점이 있다. 또한, 저 저항 배선(LL)을 통해 캐소드 전극(CAT)의 면 저항을 낮출 수 있으므로, 대면적 전계 발광 표시장치를 구현함에 있어, 우수한 표시 품질을 제공할 수 있다. 특히, 기판 방향에서 직접 저 저항 연결 단자에 레이저를 조사하기 때문에 낮은 에너지를 갖는 레이저로 연결 불량을 해소할 수 있다. 전계 발광 표시장치를 완성한 후에 화면 품질 검사 공정에서 수행하는 리페어 공정에서 연결부의 접촉 불량도 함께 확인 및 수리를 수행하기 때문에, 전체 제조 시간을 단축할 수 있으며, 레이저 조사로 발생할 수 있는 손상의 가능성을 최소화할 수 있다.

<제 4 실시 예>

이하, 도 10, 도 11a 및 도 11b를 참조하여, 이 출원의 제4 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 10은 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 연결부 구조를 나타낸 단면 확대도이다. 도 11a는 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 연결부에서 접촉 불량이 발생한 경우를 나타내는 확대 단면도이다. 도 11b는 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 연결부에서 발생한 접촉 불량을 해결한 후의 확대 단면도이다. 여기서, 연결부(J)를 제외한 다른 부분의 단면 구조는 도 4와 동일하므로, 전체 단면도는 도시하지 않는다.

제4 실시 예에 의한 전계 발광 표시장치의 연결부 구조는 제3 실시 예에 의한 것과 거의 동일하다. 차이가 있다면, 저 저항 연결 단자(LLP) 주변에서, 보호막(PAS)과 평탄화 막(PL) 사이에 보조 전극(AU)을 더 구비한다는 데 있다.

연결부(J)의 단면 구조를 보면, 기판(110)위에 저 저항 배선(LL)이 배치되어 있다. 저 저항 배선(LL)은 연결부(J)에 형성된 개방 영역(OH)을 갖는다. 저 저항 배선(LL) 위에 절연막이 적층되어 있다. 절연막은, 기판(110) 위에 순차 적층된 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(ILD)을 포함한다.

절연막 위에는 저 저항 연결 단자(LLP)가 형성되어 있다. 저 저항 연결 단자(LLP)는 저 저항 배선(LL)에 형성된 개방 영역(OH)보다 큰 크기를 갖고 개방 영역(OH)을 완전히 덮는 형상을 갖는다. 단면 구조를 보면, 저 저항 연결 단자(LLP)의 일측 단부와 타측 단부는 각각 저 저항 배선(LL)의 일측부 및 타측부와 연결되는 교각(bridge) 형상을 가질 수 있다. 저 저항 연결 단자(LLP)의 중앙부는 저 저항 배선(LL)의 개방 영역(OH)에 의해 기판(110) 방향에서 노출된 구조를 갖는다

저 저항 연결 단자(LLP) 위에는 보호막(PAS) 및 평탄화 막(PL)이 순차 적층된다. 특히, 보호막(PAS) 및 평탄화 막(PL)에는 저 저항 연결 단자(LLP)를 노출하는 캐소드 콘택홀(CON)이 형성되어 있다. 캐소드 콘택홀(CON)은 저 저항 연결 단자(LLP)의 테두리 부를 노출하는 구조를 갖는다.

일례로, 저 저항 연결 단자(LLP)의 중앙부는 적층된 보호막(PAS)과 평탄화 막(PL)이 덮는 구조를 갖는다. 또한, 중앙부를 덮는 보호막(PAS)은 제1 폭(P1)을 가지면, 평탄화 막(PL)은 제2 폭(P2)을 갖는다. 제1 폭(P1)은 제2 폭(P2)보다 좁게 형성되어 있다. 이는 평탄화 막(PL)보다 과-식각을 시킴으로써, 형성한 구조로 평탄화 막(PL) 아래에는 언더-컷 영역(UC)을 형성한다.

또한, 보호막(PAS)과 평탄화 막(PL) 사이에서, 저 저항 연결 단자(LLP)의 외곽을 둘러싸는 형상을 갖는 보조 전극(AU)이 형성되어 있다. 특히, 보조 전극(AU)은 평탄화 막(PL)에 의해 노출되도록, 평탄화 막(PL)이 보호막(PAS)보다 넓게 개방된 구조를 갖는 것이 바람직하다.

제4 실시 예의 경우도, 캐소드 콘택홀(CON)에 형성된 언더-컷 영역(UC)으로 인해, 레이저 공정을 수행하지 않고도, 캐소드 전극(CAT)이 저 저항 연결 단자(LLP)와 연결된 구조를 갖는다. 제3 실시 예에서도, 언더-컷 영역(UC)에서의 저 저항 연결 단자(LLP)과 캐소드 전극(CAT)의 연결에서, 도 11a에 도시한 바와 같은 접촉 불량이 발생할 수 있다.

그 결과, 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)가 접촉되지 않거나, 접촉되더라도, 매우 작은 면적만 접촉하는 접촉 불량이 발생할 수 있다. 이러한 접촉 불량을 해소하기 위해서, 도 11b에 도시한 바와 같이, 레이저 공정을 추가로 수행하여, 불량이 발생한 부분에서 캐소드 전극(CAT)과 저 저항 연결 단자(LLP)를 연결할 수 있다.

제4 실시 예에서는 개방 영역(OA)을 통해 저 저항 연결 단자(LLP)에 직접 조사된 레이저에 의해 발생하는 열 에너지로, 저 저항 연결 단자(LLP)가 용융되면서, 발광층(EL)을 관통하여 캐소드 전극(CAT)과 연결된다. 특히, 용융된 저 저항 연결 단자(LLP)는 주변에 배치된 보조 전극(AU)과 함께 캐소드 전극(CAT)에 연결될 수 있다. 따라서, 용융된 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)의 연결성을 더욱 확고하게 이룩할 수 있다.

제4 실시 예에 의한 상부 발광형의 전계 발광 표시장치에서는 기판(110) 방향에서 레이저를 조사하여 저 저항 연결 단자(LLP)에 먼저 열 에너지를 전달함으로써, 저 저항 연결 단자(LLP) 및 보조 전극(AU)과 캐소드 전극(CAT)을 연결할 수 ㅇ있. 또한, 상부 발광형의 전계 발광 표시장치에서 불량 화소를 정상 화소와 연결하기 위한 리페어 소자를 더 구비하는 경우, 리페어 공정시 기판(110) 방향에서 레이저를 조사하는 것이 바람직하다. 따라서, 이 출원에 의한 상부 발광형 전계 발광 표시장치에서는, 저 저항 연결 단자(LLP) 및 보조 전극(AU)과 캐소드 전극(CAT)을 연결하기 위한 레이저 공정을 리페어 공정과 동시에 수행할 수 있다.

제1 실시 예와 달리, 제4 실시 예에서도, 모든 연결부(J)에 레이저 조사를 하지 않고, 불량이 발생한 연결부(J)에만 선택적으로 레이저를 조사한다. 레이저를 조사하는 것은 열 에너지를 특정 부위에 인가하는 것으로, 높은 열 에너지가 집중됨으로 인해, 원치않는 불량이 발생할 수도 있다. 따라서, 레이저를 이용한 리페어 공정은 가급적 최소화하는 것이 바람직하다.

이 출원의 제4 실시 예에 의한 전계 발광 표시장치는, 캐소드 전극(CAT)이 투명 도전 물질로 이루어진 상부 발광형 구조를 갖는 특징이 있다. 상부 발광형 구조는 화소 영역에서 발광 다이오드의 크기를 최대화할 수 있어, 작은 크기의 화소에서도 높은 휘도를 제공할 수 있다는 장점이 있다. 또한, 저 저항 배선(LL)을 통해 캐소드 전극(CAT)의 면 저항을 낮출 수 있으므로, 대면적 전계 발광 표시장치를 구현함에 있어, 우수한 표시 품질을 제공할 수 있다. 특히, 기판 방향에서 직접 저 저항 연결 단자에 레이저를 조사하기 때문에 낮은 에너지를 갖는 레이저로 연결 불량을 해소할 수 있다. 전계 발광 표시장치를 완성한 후에 화면 품질 검사 공정에서 수행하는 리페어 공정에서 연결부의 접촉 불량도 함께 확인 및 수리를 수행하기 때문에, 전체 제조 시간을 단축할 수 있으며, 레이저 조사로 발생할 수 있는 손상의 가능성을 최소화할 수 있다. 또한, 보조 전극(AU)을 더 구비하여, 레이저 공정으로 저 저항 연결 단자(LLP)와 캐소드 전극(CAT)의 용융 연결을 더욱 확실하게 달성할 수 있다.

<제 5 실시 예>

이하, 도 12를 참조하여, 이 출원의 제5 실시 예에 의한 전계 발광 표시장치를 설명한다. 도 12는 이 출원의 제5 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 평면도이다.

도 12에 도시한 전계 발광 표시장치는, 화소 밀도가 매우 높은 경우를 나타내는 도면이다. 예를 들어, 대면적 상부 발광형 전계 발광 표시장치에서 화소 밀도가 200DPI 이상의 초고 해상도를 구현하는 경우, 표시 영역(DA)에 배치된 모든 서브 화소(SP)들의 간격이 일정하게 배치될 수 있다. 이 경우, 도 1과 달리 화소(P)들 사이의 간격을 충분히 확보하지 않고, 서브 화소들 사이의 간격과 동일하게 설정할 수 있다. 이와 같은 구조에서 서브 화소(SP)들의 간격이 매우 좁아서, 서브 화소(SP)의 일측변에 캐소드 콘택홀(CON)을 형성하기 용이하지 않을 수 있다.

이 경우에는, 도 12에 도시한 바와 같이, 이웃하는 네 개의 화소(P)들이 만나는 교차 영역(K)에 캐소드 콘택홀(CON)을 형성할 수 있다. 일례로, 제1 화소(P1)의 백색 서브 화소(SPW), 제2 화소(P2)의 적색 서브 화소(SPR), 제3 화소(P3)의 백색 서브 화소(SPW) 및 제4 화소(P4)의 적색 서브 화소(SPR)이 교차하는 교차 영역(K)에 캐소드 콘택홀(CON)을 형성한다. 캐소드 콘택홀(CON)을 배치할 수 있도록, 네 개의 서브 화소(SP)들의 교차 영역을 일부 제거하여, 정방형의 교차 영역(K)을 확보할 수 있다.

그리고, 정방형의 교차 영역(K)에, 평탄화 막(PL) 및 보호막(PAS)을 패턴하여, 그 아래에 배치된 저 저항 연결 단자(LLP)를 노출하는 캐소드 콘택홀(CON)을 형성한다. 여기서, 캐소드 콘택홀(CON)은 제1 실시 예 내지 제4 실시 예 중 어느 한 구조를 갖도록 형성할 수 있다.

상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.

OLE: 발광 다이오드 ANO: 애노드 전극
EL: 발광층 CAT: 캐소드 전극
P: 화소 SP: 서브 화소
LL: 저 저항 배선 CON: 캐소드 콘택홀
PLP: (서브) 화소 트랜치 TR: 언더-컷 트랜치
ST: 스위칭 박막 트랜지스터 DT: 구동 박막 트랜지스터
SA: 스위칭 반도체 층 DA: 구동 반도체 층
SG: 스위칭 게이트 전극 DG: 구동 게이트 전극
SS: 스위칭 소스 단자 DS: 구동 소스 단자
SD: 스위칭 드레인 단자 DD: 구동 드레인 단자

Claims

기판 위에 배치된 화소;
상기 화소의 일측 변에 배치되고, 연결부가 정의된 저 저항 배선;
상기 저 저항 배선 위에서 상기 기판 전체를 덮는 절연막;
상기 절연막 위에서 상기 연결부에 배치되고, 상기 저 저항 배선과 연결된 저 저항 연결 단자;
상기 저 저항 연결 단자 위에서 상기 기판 전체를 덮는 보호막;
상기 보호막 위에서 상기 기판 전체를 덮는 평탄화 막;
상기 보호막 및 상기 평탄화 막의 일부를 제거하여 상기 저 저항 연결 단자를 노출하는 캐소드 콘택홀; 그리고
상기 평탄화 막 위에서 상기 화소에 배치되고, 애노드 전극, 발광층 및 캐소드 전극을 구비한 발광 다이오드를 포함하며,
상기 저 저항 배선은, 상기 연결부에서 상기 저 저항 연결 단자의 중앙부와 중첩하는 개방 영역을 구비하고,
상기 저 저항 연결 단자는, 상기 개방 영역을 중심으로 대향하는 상기 저 저항 연결 단자의 일측 및 타측과 연결되고,
상기 캐소드 전극은, 상기 캐소드 콘택홀을 통해 상기 저 저항 연결 단자와 연결된 전계 발광 표시장치.
제 1 항에 있어서,
상기 캐소드 콘택홀은,
상기 보호막 및 상기 평탄화 막을 관통하여 상기 저 저항 연결 단자를 노출하고,
상기 캐소드 콘택홀에서 상기 저 저항 연결 단자는, 용융되어 상기 발광층을 관통하여, 상기 캐소드 전극과 연결된 전계 발광 표시장치.
제 1 항에 있어서,
상기 캐소드 콘택홀은,
상기 보호막에 형성된 제1 폭을 갖는 제1 콘택홀; 및
상기 평탄화 막에 형성된 제1 폭보다 좁은 제2 폭을 갖고 상기 제1 콘택홀과 중첩하는 제2 콘택홀을 포함하고,
상기 발광층은, 상기 제2 폭에 대응하여 노출된 상기 저 저항 연결 단자의 중앙부에 적층되고,
상기 캐소드 전극은, 상기 제1 폭에 대응하여 노출된 상기 저 저항 연결 단자의 테두리 부와 접촉하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 캐소드 콘택홀은,
상기 저 저항 연결 단자의 중앙부를 덮으며, 적층된 보호막 패턴 및 평탄화 막 패턴을 구비하며,
상기 보호막 패턴의 제1 폭은 상기 평탄화 막 패턴의 제2 폭보다 좁아 언더-컷 영역을 형성하는 전계 발광 표시장치.
제 4 항에 있어서,
상기 연결부는 서로 이격된 제1 연결부와 제2 연결부를 포함하며,
상기 제1 연결부에서
상기 발광층은, 상기 언더-컷 영역을 제외한 상기 캐소드 콘택홀에 노출된 상기 저 저항 연결 단자 위에 적층되고,
상기 캐소드 전극은, 상기 언더-컷 영역에 노출된 상기 저 저항 연결 단자와 접촉하는 전계 발광 표시장치.
제 5 항에 있어서,
상기 제2 연결부에서,
상기 발광층은, 상기 캐소드 콘택홀에 노출된 상기 저 저항 연결 단자 위에 적층되고,
상기 캐소드 전극은, 상기 발광층 위에 적층되며,
상기 저 저항 연결 단자는, 용융되어 상기 발광층을 관통하여 상기 캐소드 전극과 연결된 전계 발광 표시장치.
제 6 항에 있어서,
상기 보호막과 상기 평탄화 막 사이에 개재되며, 상기 저 저항 연결 단자의 주변에 배치된 보조 전극을 더 포함하고,
상기 제2 연결부에서,
상기 저 저항 연결 단자는, 용융되어 상기 발광층을 관통하여 상기 보조 전극 및 상기 캐소드 전극과 연결된 전계 발광 표시장치.
제 1 항에 있어서,
상기 저 저항 배선은,
상기 개방 영역에서 단선되고,
상기 단선된 상기 저 저항 배선은, 상기 저 저항 연결 단자에 의해 연결된 전계 발광 표시장치.
제 8 항에 있어서,
상기 개방 영역은,
상기 저 저항 배선의 폭보다 좁은 폭을 갖고, 상기 저 저항 배선의 중앙 영역을 제거한 다각형, 원형 및 타원형 중 어느 한 형상을 갖는 전계 발광 표시장치.
제 1 항에 있어서,
상기 저 저항 연결 단자는,
상기 저 저항 배선보다 넓은 폭으로 상기 개방 영역을 완전히 덮도록 중첩 배치된 전계 발광 표시장치.
제 1 항에 있어서,
상기 기판 위에 형성된 상기 저 저항 배선을 덮는 버퍼막; 및
상기 버퍼막과 상기 보호막 사이에 형성된 박막 트랜지스터를 더 포함하고,
상기 저 저항 연결 단자는, 상기 절연막을 관통하여 상기 저 저항 배선과 연결된 전계 발광 표시장치.
제 11 항에 있어서,
상기 박막 트랜지스터는,
상기 버퍼막 위에 배치된 반도체 층;
상기 반도체 층을 덮는 게이트 절연막;
상기 게이트 절연막 위에서 상기 반도체 층과 중첩하는 게이트 전극;
상기 게이트 전극을 덮는 중간 절연막;
상기 중간 절연막 위에서 상기 반도체 층의 일측과 접촉하는 소스 전극;
상기 중간 절연막 위에서 상기 반도체 층의 타측과 접촉하는 드레인 전극을 포함하고,
상기 저 저항 연결 단자는, 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 배치되며, 상기 버퍼막, 상기 게이트 절연막 및 상기 중간 절연막을 관통하여 상기 저 저항 배선과 연결된 전계 발광 표시장치.
제 1 항에 있어서,
상기 연결부는,
상기 저 저항 배선을 따라 일정 간격으로 배열된 다수 개의 연결부들을 포함하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 화소는, 다수 개의 행과 다수 개의 열로 이루어진 매트릭스 방식을 배열된 다수 개의 화소들을 포함하고,
상기 화소 하나는,
적색 서브 화소;
녹색 서브 화소;
청색 서브 화소; 그리고
백색 서브 화소를 포함하는 전계 발광 표시장치.
제 14 항에 있어서,
상기 연결부는, 상기 화소들 네 개가 교차하는 영역에 정의된 전계 발광 표시장치.
제 14 항에 있어서,
상기 저 저항 배선은,
상기 다수 개의 열들에서 정해진 개수의 열 단위 마다 하나씩 배열된 전계 발광 표시장치.