KR20230101196A - 전계 발광 표시장치 - Google Patents

전계 발광 표시장치 Download PDF

Info

Publication number
KR20230101196A
KR20230101196A KR1020210191097A KR20210191097A KR20230101196A KR 20230101196 A KR20230101196 A KR 20230101196A KR 1020210191097 A KR1020210191097 A KR 1020210191097A KR 20210191097 A KR20210191097 A KR 20210191097A KR 20230101196 A KR20230101196 A KR 20230101196A
Authority
KR
South Korea
Prior art keywords
electrode layer
cathode electrode
layer
low potential
cathode
Prior art date
Application number
KR1020210191097A
Other languages
English (en)
Inventor
권오남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210191097A priority Critical patent/KR20230101196A/ko
Priority to US17/976,774 priority patent/US20230209905A1/en
Priority to CN202211366274.3A priority patent/CN116437718A/zh
Publication of KR20230101196A publication Critical patent/KR20230101196A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/826—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80523—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

이 출원에 의한 전계 발광 표시장치는, 기판, 저 전위 패드, 뱅크, 머쉬룸 구조체, 언더-컷 영역, 제1 캐소드 전극층, 제2 캐소드 전극층 및 제3 캐소드 전극층을 포함한다. 저 전위 패드는, 제1 전극층 및 제1 전극층 위에 적층된 제2 전극층을 구비한다. 뱅크는, 저 전위 패드의 중앙부를 노출하는 캐소드 콘택홀을 구비하며, 저 전위 패드의 가장자리를 덮는다. 머쉬룸 구조체는, 저 전위 패드의 중앙부에 배치된다. 언더-컷 영역은, 뱅크와 머쉬룸 구조체의 가장자리 하부에 형성된다. 제1 캐소드 전극층은, 뱅크와 머쉬룸 구조체 상부 표면 및 캐소드 콘택홀에 노출된 저 전위 패드의 상부 표면과 언더-컷 영역에 도포된다. 제2 캐소드 전극층은, 언더-컷 영역을 제외한 제1 캐소드 전극층 위에 도포된다. 제3 캐소드 전극층은, 제2 캐소드 전극층 상부 표면과 접촉하며, 언더-컷 영역에서 제1 캐소드 전극층과 접촉한다.

Description

전계 발광 표시장치{Electroluminescence Display}
이 출원은 저 반사 캐소드 전극을 구비한 전계 발광 표시장치에 관한 것이다. 특히, 저 전위 전압을 인가하는 저 전위 패드와 저 반사 캐소드 전극의 연결에 있어, 접촉 저항을 낮추기 위한 연결 구조를 갖는 전계 발광 표시장치에 관한 것이다.
근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.
전계 발광 표시장치에서 외부광의 반사로 인한 표시 품질 저하를 해소하기 위해 캐소드 전극에서 저 반사 구조를 적용하는 것이 요구되고 있다. 또한, 저 반사 구조를 적용함에 있어, 캐소드 전극에 인가되는 저 전위 전압에 전압 상승이 발생하지 않도록 하는 구조적 개선이 필요하다. 특히, 저 반사 구조를 갖는 캐소드 전극과 저 전위 전압을 인가하는 저 전위 패드와의 연결부에서 접촉 저항을 낮추기 위한 연결 구조가 필요하다.
이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 캐소드 전극에서 외부광이 반사되어 표시 품질이 저하되는 것을 방지할 수 있는 저 반사 캐소드 전극을 구비한 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 저 반사 구조를 갖는 캐소드 전극에 저 전위 전압을 인가하기 위한 저 전위 패드부에서, 캐소드 전극과 저 전위 패드 사이의 연결 저항을 낮추기 위한 구조를 갖는 전계 발광 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 저 전위 패드, 뱅크, 머쉬룸 구조체, 언더-컷 영역, 제1 캐소드 전극층, 제2 캐소드 전극층 및 제3 캐소드 전극층을 포함한다. 기판은, 표시 영역과 표시 영역의 주변에 배치된 비 표시 영역을 구비한다. 저 전위 패드는, 비 표시 영역에 배치되며, 제1 전극층 및 제1 전극층 위에 적층된 제2 전극층을 구비한다. 뱅크는, 저 전위 패드의 중앙부를 노출하는 캐소드 콘택홀을 구비하며, 저 전위 패드의 가장자리를 덮는다. 머쉬룸 구조체는, 저 전위 패드의 중앙부에 배치된다. 언더-컷 영역은, 뱅크와 머쉬룸 구조체의 가장자리 하부에 형성된다. 제1 캐소드 전극층은, 뱅크와 머쉬룸 구조체 상부 표면 및 캐소드 콘택홀에 노출된 저 전위 패드의 상부 표면과 언더-컷 영역에 도포된다. 제2 캐소드 전극층은, 언더-컷 영역을 제외한 제1 캐소드 전극층 위에 도포된다. 제3 캐소드 전극층은, 제2 캐소드 전극층 상부 표면과 접촉하며, 언더-컷 영역에서 제1 캐소드 전극층과 접촉한다.
일례로, 제1 전극층은, 인듐-주석 산화물 혹은 인듐-아연 산화물과 같은 투명 도전 물질을 포함한다. 제2 전극층은, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 이들의 합금을 포함한다.
일례로, 제1 캐소드 전극층의 두께는, 100Å내지 200Å이다. 제2 캐소드 전극층의 두께는, 500Å내지 900Å이다. 제3 캐소드 전극층의 두께는, 2,000Å내지 3,000Å이다.
일례로, 제1 캐소드 전극층은, 언더-컷 영역에서 과 식각된 제2 금속층의 측면 일부와 직접 접촉한다. 제3 캐소드 전극층은, 언더-컷 영역에서 제1 캐소드 전극층 및 과 식각된 제2 금속층의 측면과 직접 접촉한다.
일례로, 머쉬룸 구조체는, 캐소드 콘택홀에 노출된 저 전위 패드 위에서 다수 개가 배치된다.
일례로, 표시 영역에 배치된 화소를 더 포함한다. 화소는, 애노드 전극, 뱅크, 유기 발광층 및 캐소드 전극을 포함한다. 애노드 전극은, 기판 위에 배치된다. 뱅크는, 애노드 전극의 가장자리를 덮고 중앙부를 노출한다. 유기 발광층은, 뱅크 및 뱅크에 노출된 애노드 전극의 상부에 배치된다. 캐소드 전극은, 유기 발광층 위에 배치된 제1 캐소드 전극층, 제1 캐소드 전극층 위에 배치된 제2 캐소드 전극층 및 제2 캐소드 전극층 위에 배치된 제3 캐소드 전극층을 구비한다.
일례로, 제1 캐소드 전극층 및 제3 캐소드 전극층은, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 마그네슘(Mg), 칼슘(Ca) 및 바륨(Ba)과 같은 금속 물질을 포함한다. 제2 캐소드 전극층은, 전도성 레진 물질을 포함한다.
일례로, 전도성 레진 물질은, 도메인 물질 및 도펀트를 포함한다. 도메인 물질은, Alq3, TmPyPB, Bphen, TAZ 및 TPB 중 어느 하나를 포함한다. 도펀트는, 도메인 물질 내에 분산된, Li, Cs, Cs2O3, CsN3, Rb2 및 C60와 같은 알칼리계 금속 물질을 포함한다.
이 출원에 의한 전계 발광 표시장치는, 유기 발광 소자를 구성하는 캐소드 전극에 3개의 도전층이 순차 적층된 구조를 갖는다. 특히, 하부층에는 투과도를 확보하기 위해 얇은 금속층이, 중간층에는 전도성 레진 물질로 이루어진 투명 레진층이, 그리고 상부층에는 높은 반사율을 갖는 두꺼운 금속층이 적층되어 있다. 따라서, 하부층으로 입사되는 외부광은, 하부층에서 일부가 반사되고, 나머지 일부는 하부층과 투명 레진층을 통과하여 상부층에서 반사된다. 이 때, 하부층에서 반사되는 빛이 상부층에서 반사하는 빛의 위상과 반대되는 위상을 갖도록 함으로써 상쇄 간섭에 의해 외부광의 반사를 2% 이하로 억제할 수 있다. 또한, 저 반사 구조를 갖는 캐소드 전극과 저 전위 전압을 인가하는 저 전위 패드를 연결함에 있어, 머쉬룸 구조체에 의해 상부층인 두꺼운 금속층이 저 전위 패드와 직접 연결되어, 낮은 접촉 저항을 확보할 수 있다. 따라서, 이 출원은 외부광 반사를 억제함과 동시에 일정한 저 전위 전압을 유지하는 캐소드 전극을 구비하여, 우수한 표시 품질을 갖는 전계 발광 표시장치를 제공할 수 있다.
도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 4는 도 2의 I-I'을 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5a 및 5b는 각각 도 4에서 패드부와 화소부의 적층 구조를 나타내는 확대 단면도이다.
도 6은 도 2의 I-I'을 따라 절취한, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 7은 도 6에서 패드부의 적층 구조를 나타내는 확대 단면도이다.
도 8은 도 6에서 패드부에 배치된 머쉬룸 구조체의 배열을 나타내는 확대 평면도이다.
이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 이 출원에 따른 유기 발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
이하, 첨부된 도면을 참조하여 이 출원에 대해 상세히 설명한다. 도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.
도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.
기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.
기판(110)은 표시 영역(DA), 및 비-표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소(P)들이 형성된다. 표시 영역(DA)에는 다수의 화소(P)들이 매트릭스 방식으로 배열되어 있다.
비-표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비-표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.
게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비-표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.
데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)에는 데이터 배선(DL)의 일측 단부에 배치된 데이터 패드(도시하지 않음)들이 나란히 배치될 수 있다. 데이터 패드부(300)에 배치된 데이터 패드들은, 소스 구동 집적 회로(410)와 연결될 수 있다. 일례로, 소스 구동 집적 회로(410)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비-표시 영역(NDA)에 부착될 수 있다. 연성 배선 필름(430)에 배치된 패드들이 데이터 패드부(300)에 배치된 데이터 패드들과 일대일 대응 방식으로 연결될 수 있다.
데이터 패드부(300)에서, 연성 배선 필름(430)들 사이에 저 전압 패드 단자(ESP)들이 배치될 수 있다. 바람직하게는, 데이터 패드부(300)에서 여러 개의 데이터 링크 배선(LK)들이 모여서 그룹별로 배치된 데이터 패드(D)) 그룹들 사이에 하나씩 저 전압 패드 단자(ESP)가 배치될 수 있다. 일례로, 저 전압 패드 단자(ESP) 하나가 연성 배선 필름(430)들 사이에 배치될 수 있다. 데이터 패드(DP)들에서 데이터 배선(DL)들로 연결되는 링크 배선(LK)들이 연성 배선 필름(430)에서 표시 영역(DA)을 향해 부채꼴 형상으로 배치되는 경우, 저 전압 패드 단자(ESP)는 사다리꼴 형상을 가질 수 있다.
소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장될 수 있다.
연성 배선 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(anisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.
회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.
<제1 실시 예>
이하, 도 2 내지 도 4를 참조하여 이 출원의 제1 실시 예에 대해 설명한다. 도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다. 도 4는 도 1의 I-I'과 도 3의 II-II'를 따라 절취한, 이 출원에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 2 내지 도 4에서는 전계 발광 표시장치의 한 종류인 유기발광 표시장치를 예로서 설명한다.
도 2 내지 도 4를 참조하면, 유기발광 표시장치의 한 화소(P)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 유기발광 표시장치의 한 화소(P) 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 유기발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 유기발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.
예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 유기발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 중간 절연막(ILD)을 관통하는 드레인 콘택홀(DH)을 통해 스위칭 드레인 전극(SD)이 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 유기발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.
구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 유기발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 유기발광 다이오드(OLE)로 흐르는 전류량을 조정한다.
유기발광 다이오드(OLE)는 애노드 전극(ANO), 유기 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 유기발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 유기발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계발광 표시장치의 휘도를 조절할 수 있다. 유기발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저 전위 배선(VSS)에 접속된다. 즉, 유기발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압 사이의 전위차에 의해 구동된다.
박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면 위에 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 유기발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 마주보는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다. 여기서는 하부 발광형의 경우로 설명한다. 하부 발광형의 경우, 애노드 전극(ANO)은 투명 도전 물질로 형성하는 것이 바람직하다. 예를 들어, 인듐-아연 산화물(Indium Zinc Oxide) 혹은 인듐-주석 산화물(Indium Tin Oxide)와 같은 산화 도전물질을 포함할 수 있다.
애노드 전극(AN0) 위에는, 유기 발광층(EL)이 적층되어 있다. 유기 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 유기 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 유기 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다.
다른 예로 유기 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 유기 발광 다이오드(OLE)는 유기 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
캐소드 전극(CAT)은 유기 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 유기 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 하부 발광형의 경우, 캐소드 전극(CAT)은 광 반사 효율이 우수한 금속 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 이들 중 2 이상의 합금 물질로 이루어질 수 있다.
이 출원에 의한 하부 발광형 전계 발광 표시장치에서, 캐소드 전극(CAT)은 3개의 캐소드 전극층들을 포함한다. 예를 들어, 캐소드 전극(CAT)은 유기 발광층(EL) 위에 순차 적층된 제1 캐소드 전극층(100), 제2 캐소드 전극층(200) 및 제3 캐소드 전극층(300)을 포함한다. 제1 캐소드 전극층(100)은 유기 발광층(EL)과 직접 면 접촉하도록 가장 먼저 적층되어 있다. 제1 캐소드 전극층(100)은 면 저항이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 금속 물질로 형성될 수 있다. 제조 공정 및 제조 비용을 고려하여 제1 캐소드 전극층(100)은 알루미늄으로 형성한 경우를 가장 바람직한 예로 설명한다.
제1 캐소드 전극층(100)이 알루미늄으로 이루어진 경우, 100Å내지 200Å의 두께로 형성하는 것이 바람직하다. 알루미늄과 같은 금속 물질은 불투명성이며, 반사율이 매우 높다. 하지만, 알루미늄을 매우 얇게 형성하면, 빛을 투과할 수 있다. 예를 들어, 200Å이하의 얇은 두께에서는 입사되는 빛의 일부(40% ~ 50%)는 반사하고, 나머지(50% ~ 60%)는 투과할 수 있다.
제2 캐소드 전극층(200)은 전도성 레진 물질을 포함할 수 있다. 전도성 레진 물질은, 전자 이동도가 높은 레진 물질로 이루어진 도메인(domain) 물질과 도메인 물질의 장벽 에너지를 낮추어 주는 도펀트(dopant)를 포함할 수 있다. 전자 이동도가 높은 레진 물질로는 Alq3, TmPyPB, Bphen, TAZ 및 TPB 중 선택된 어느 하나를 포함할 수 있다. Alq3는 Tris(8-hydroxyquinoline) Aluminium의 약칭으로서, Al(C9H6NO)3라는 화학식을 갖는 착물이다. TmPyPB는 1,3,5-tri(m-pyrid-3-yl-phenyl)benzene의 약칭인 유기물질이다. Bphen은 Bathophenanthroline의 약칭인 유기 물질이다. TAZ는, TPB는 triphenyl bismuth의 약칭인 유기 물질이다. 이들 유기 물질들은 전자 이동도가 높아서, 유기 발광 소자에 사용할 수 있다.
도펀트 물질로는 알칼리계 도핑 물질을 포함할 수 있다. 일례로, 리튬(Li), 세슘(Cs), 산화 세슘(Cs2O3), 질화 세슘(CsN3), 루비듐(Rb) 및 산화 루비듐(Rb2O) 중 어느 하나를 포함할 수 있다. 다른 도펀트 물질로는 높은 전자 이동도 특성을 갖는 풀러렌(fullerene)을 포함할 수 있다. 풀러렌은 탄소 원자가 구, 타원체 혹은 원기둥 모양으로 배치된 분자를 통칭하는 것이다. 일례로, 주로 탄소 원자 60개가 축구공 모양으로 결합한 버크민스터풀러렌(C60; Buckminster-fullerene)을 포함할 수 있다. 이외에도, C70, C76, C78, C82, C90, C94 및 C96과 같은 고차 풀러렌을 포함할 수도 있다.
제2 캐소드 전극층(200)은 유기 발광층(EL)에 포함된 전자 수송층 혹은 전자 주입층과 동일한 물질로 이루어질 수 있다. 하지만, 전자 수송층 혹은 전자 주입층과 달리, 전자 이동도가 더 높은 것이 바람직하다. 예를 들어, 전자 수송층 혹은 전자 수송층의 경우 전자 이동도가 5.0Х10-4(S/m)내지 9.0Х10-1(S/m)인 반면, 제2 캐소드 전극층(200)은 전자 이동도가 1.0Х10-3(S/m)내지 9.0Х10+1(S/m)인 것이 바람직하다. 이를 위해, 제2 캐소드 전극층(200)을 구성하는 전도성 레진 물질은 도펀트의 함량이 전자 수송층 혹은 전자 주입층보다 더 높은 것이 바람직하다.
일례로, 전자 수송층 혹은 전자 주입층은 도펀트의 도핑 농도가 2% 내지 10%인 반면, 제2 캐소드 전극층(200)은 도펀트의 도핑 농도가 10% 내지 30%인 전도성 레진 물질인 것이 바람직하다. 도펀트의 도핑 농도가 0%인, 도메인 물질 자체만으로는 전기 전도도가 1.0Х10-4(S/m)내지 5.0Х10-3(S/m)일 수 있다. 도메인 물질에 도펀트를 10% 내지 30% 주입함으로써, 제2 캐소드 전극층(200)은 전기 전도도가 1.0Х10-3(S/m)내지 9.0Х10+1(S/m)로 향상되어 캐소드 전극으로 사용할 수 있다.
경우에 따라, 제2 캐소드 전극층(200)은 유기 발광층(EL)의 전자 기능층(전자 수송층 및/또는 전자 주입층)과 같은 전도도를 가질 수 있다. 이 경우에는 알루미늄으로 이루어진 제1 캐소드 전극층(100)에 의해, 면 저항을 충분히 낮은 값으로 유지할 수 있다.
제3 캐소드 전극층(300)은 제1 캐소드 전극층(100)과 동일한 금속 물질로 형성할 수 있다. 제3 캐소드 전극층(300)은 빛을 투과하지 않고 모두 반사할 수 있으면서, 캐소드 전극(CAT)의 면 저항이 기판(SUB)의 위치에 상관없이 일정한 값을 유지할 수 있도록 충분한 두께를 갖는 것이 바람직하다. 예를 들어, 제3 캐소드 전극층(300)은 캐소드 전극(CAT) 전체의 면 저항을 낮추기 위해 면 저항이 낮은 금속 물질을 제1 및 제2 캐소드 전극층(CAT1, CAT2)보다 상대적으로 두꺼운 두께로 형성하는 것이 바람직하다. 일례로, 제3 캐소드 전극층(300)은 적어도 2,000Å의 두께를 갖는 알루미늄으로 형성할 수 있다. 제3 캐소드 전극층(300)의 두께를 너무 두껍게 할 경우, 제조 공정이 길어지거나, 비용이 상승할 수 있다. 따라서, 제3 캐소드 전극층(300)은 2,000Å내지 3,000Å의 두께를 갖는 알루미늄으로 형성하는 것이 바람직하다.
이와 같은 두께와 적층 구조를 갖는 캐소드 전극층(CAT)은 하부(제1 캐소드 전극층(100)) 방향에서 입사되는 빛에 대한 반사율을 최소화할 수 있다. 외부광 반사를 억제하는 부분은 주로 화상 정보에 영향을 줄 수 있는 표시 영역일 수 있다. 따라서, 표시 영역(DA) 전체에 걸쳐 공통으로 도포되는 캐소드 전극(CAT)에 저 반사 구조를 구현하는 것이 바람직하다. 이하에서, 도 5a에 도시한 광 경로를 나타내는 화살표를 참조하여 설명한다. 도 5a 및 5b는 각각 도 4에서 패드부와 화소부의 적층 구조를 나타내는 확대 단면도이다.
화소부의 캐소드 전극(CAT) 구조를 보면, 캐소드 전극(CAT) 하부에서 진입하는 입사광(①)은 투명한 애노드 전극(ANO)과 유기 발광층(EL)을 투과하여, 제1 캐소드 전극층(100)의 하면에서 일부 반사되어 1차 반사광(②)으로 기판(SUB) 방향으로 진행한다. 제1 캐소드 전극층(100)은 200Å이하의 얇은 두께를 가지므로, 입사광(①) 전부를 반사하지 못한다. 예를 들어, 입사광(①)의 40% 정도만 1차 반사광(②)으로 반사되고, 나머지 60%는 제1 캐소드 전극층(100)을 통과한다. 제1 캐소드 전극층(100) 통과한 투과광(③)은 투명한 제2 캐소드 전극층(200)을 그대로 통과한다. 그 후, 투과광(③)은 제3 캐소드 전극층(300)에 의해 반사된다. 제3 캐소드 전극층(300)은 2,000Å이상의 두께를 가지므로, 투과광(③) 전부는 반사되어 2차 반사광(④)으로 기판(SUB) 방향으로 진행한다.
이 때, 제2 캐소드 전극층(200)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상이 서로 상쇄되도록 설정할 수 있다. 그 결과, 캐소드 전극(CAT) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 2% 수준으로 줄일 수 있다.
한편, 유기 발광층(EL)에서 출광되는 빛들 중에서도 캐소드 전극(CAT) 방향으로 방사되는 빛들도 동일한 광 경로에 의해 기판(SUB) 방향으로 출광되지 광량이 2% 정도로 줄어들 수 있다. 하지만, 유기 발광층(EL)에서 출광되는 빛은 모든 방향으로 출광되기 때문에, 캐소드 전극(CAT)에 의해 감소되는 광량은 전체 광량의 50% 정도에 불과하고, 나머지 50%는 기판(SUB) 방향으로 출광된다.
제1 실시 예에 의한 전계 발광 표시장치는 3중층 적층 구조의 캐소드 전극을 구비하는 하부 발광형일 수 있다. 또한, 3중층 적층 구조의 캐소드 전극의 구조에 의해 외부광의 반사율을 최대한 억제할 수 있다. 따라서, 기판(SUB) 외부에 외광 반사를 줄이기 위한 편광 소자를 배치할 필요가 없다. 편광 소자는 외광 반사를 억제하는 긍정적인 효과가 있지만, 유기 발광층(EL)에서 출광되는 광량을 적어도 50% 감소하는 부정적인 효과가 있다.
제1 실시 예에 의한 전계 발광 표시장치는, 3중층 적층 구조의 캐소드 전극에 의해 유기 발광층(EL)에서 발광하는 광량이 50% 정도 줄어들지만, 이는 편광 소자에 의한 광량 감소와 거의 동일하다. 따라서, 이 출원에 의한 전계 발광 표시장치는, 상당히 고가인 편광 소자를 사용하지 않고도, 동일한 수준의 유기 발광층(EL) 발광 효율을 제공함과 동시에, 외광 반사를 최소화할 수 있다.
한편, 도 5b를 참조하여, 패드부(300)의 캐소드 전극(CAT)의 구조를 보면, 패드부에 배치된 저 전위 패드(ESP)와 캐소드 전극(CAT)이 접촉된 구조를 갖는다. 일례로, 저 전위 패드(ESP)는 애노드 전극(ANO)과 동일한 평면인 평탄화 막(PL) 위에 형성될 수 있다. 하부 발광형의 경우, 애노드 전극(ANO)은 투명 도전성 물질을 포함한다. 투명 도전성 물질은 금속 물질보다 면 저항 및 접촉 저항이 높아서 저 전위 전압을 균일하게 전달하는 데 불리할 수 있다.
이를 방지하기 위해, 이 출원에 의한 전계 발광 표시장치에서 저 전위 패드(ESP)는 애노드 전극(ANO)과 동일한 물질을 포함하는 제1 전극층(E1) 및 저항이 낮은 금속 물질을 포함하는 제2 전극층(E2)이 순차 적층된 구조를 가질 수 있다. 일례로, 제1 전극층(E1)은 인듐-주석 산화물 혹은 인듐-아연 산화물을 포함할 수 있다. 제2 전극층(E2)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 이들의 합금으로 형성할 수 있다. 여기서, 제2 전극층(E2)은 패드부에만 배치되어 있으며, 표시 영역(DA)에는 배치되지 않는다.
비 표시 영역에 배치된, 저 전위 패드부는, 평탄화 막(PL) 위에 형성된 저 전위 패드(ESP), 뱅크(BA), 캐소드 콘택홀(CHC) 및 캐소드 전극(CAT)을 포함한다. 저 전위 패드(ESP)는 평탄화 막(PL) 위에 순차 적층된 제1 전극층(E1) 및 제2 전극층(E2)을 포함한다. 뱅크(BA)는 저 전위 패드(ESP)의 가장자리를 덮는다. 따라서, 캐소드 콘택홀(CHC)은 뱅크(BA)에 형성된 콘택홀로 저 전위 패드(ESP)의 중앙부 대부분을 노출한다. 캐소드 전극(CAT)은 표시 영역(DA)에서 연장되어 뱅크(BA)를 덮으며, 저 전위 패드(ESP)의 표면과 면 접촉한다.
더 상세히 설명하면, 저 전위 패드(ESP)의 상부에 적층된 금속 물질을 포함하는 제2 전극층(E2)과 캐소드 전극(CAT)의 제1 캐소드 전극층(100)이 직접 면 접촉하는 구조를 갖는다. 그리고, 제1 캐소드 전극층(100) 위에는 제2 캐소드 전극층(100)이 적층되고, 다시 그 위에 제3 캐소드 전극층(300)이 적층되어 있다.
패드부(300)에서 캐소드 전극(CAT)에 저 전위 전압을 공급하기 위한 저 전위 패드(ESP)에 인가되는 전류 밀도는 표시 영역 전체에 도포된 캐소드 전극(CAT) 전체의 전류 밀도의 800배 내지 2,000배 정도 더 크다. 따라서, 패드부의 접촉 저항을 가급적 낮게 유지하는 것이 매우 중요하다. 하지만, 제1 캐소드 전극층(100)은 두께가 200Å이하로 매우 얇기 때문에 캐소드 전극(CAT)과 저 전위 패드(ESP) 사이에서 접촉 저항을 낮추는 데는 어려움이 있다.
이하, 제2 실시 예에서는, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 캐소드 전극(CAT)과 저 전위 패드(ESP) 사이의 접촉 저항을 더 낮추기 위한 연결 구조를 제안하다.
<제2 실시 예>
이하, 도 6 내지 도 8을 참조하여 이 출원의 제2 실시 예에 대해 설명한다. 도 6은 도 2의 I-I'을 따라 절취한, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 7은 이 출원의 제2 실시 예에 의한 패드부에 배치된 저 전위 패드의 구조를 나타내는 평면도이다. 도 8은 도 7에서 절취선 III-III'으로 자른, 패드부의 적층 구조를 나타내는 확대 단면도이다. 제2 실시 예에서 표시 영역(DA)의 구조는 제1 실시 예와 동일하므로, 도 6에 도시된 표시 영역의 구조는 도 5에 도시된 표시 영역과 동일하게 도시하였으며, 중복 설명은 생략한다.
도 6 및 도 7을 참조하면, 제2 실시 예에 의한 전계 발광 표시장치에서, 패드부는 평탄화 막(PL) 위에 형성된 저 전위 패드(ESP), 뱅크(BA), 머쉬룸 구조체(MS), 캐소드 콘택홀(CHC) 및 캐소드 전극(CAT)을 포함한다. 저 전위 패드(ESP)는 평탄화 막(PL) 위에 순차 적층된 제1 전극층(E1) 및 제2 전극층(E2)을 포함한다. 뱅크(BA)는 저 전위 패드(ESP)의 가장자리를 덮는다. 따라서, 캐소드 콘택홀(CHC)은 뱅크(BA)에 형성된 콘택홀로 저 전위 패드(ESP)의 중앙부 대부분을 노출한다. 머쉬룸 구조체(MS)는 캐소드 콘택홀(CHC)에 노출된 저 전위 패드(ESP)의 표면 위에 형성되어 있다. 머쉬룸 구조체(MS)는 적어도 1개 이상이 배치될 수 있다. 캐소드 전극(CAT)은 표시 영역(DA)에서 연장되어 뱅크(BA)를 덮으며, 캐소드 콘택홀(CHC) 및 머쉬룸 구조체(MS)에 노출된 저 전위 패드(ESP)의 표면과 면 접촉한다. 여기서, '머쉬룸 구조체'라는 용어는, 상부의 폭이 넓고 하부의 폭이 좁은 버섯 모양을 가진 구조체라는 의미로 사용한 것이다.
도 7 및 도 8을 참조하여, 저 전위 패드(ESP)의 상세한 구조를 설명한다. 저 전위 패드(ESP)는 뱅크(BA)에 의해 가장자리 부분에 덮여 있고, 머쉬룸 구조체(MS)에 의해 중앙부의 일부가 덮여 있다. 머쉬룸 구조체(MS)는 뱅크(BA)와 동일한 물질로 형성할 수 있다. 머쉬룸 구조체(MS)와 뱅크(BA) 하부에는 저 전위 패드(ESP)의 상부층인 금속 물질을 포함하는 제2 전극층(E2)이 배치되어 있다. 제2 전극층(E2)은 표시 영역(DA)에는 배치되지 않는다.
머쉬룸 구조체(MS)와 뱅크(BA)에 의해 노출된 제2 전극층(E2)을 식각하여 제1 전극층(E1)을 노출한다. 이 과정에서, 제2 전극층(E2)을 과 식각하여, 머쉬룸 구조체(MS)와 뱅크(BA)의 가장자리 하부에 언더-컷(Under-cut) 영역(UC)이 형성될 수 있다. 언더-컷 영역이란, 상부층에 대한 식각율이 낮고 하부층에 대한 식각율이 높은 식각액을 사용하여, 하부층이 상부층보다 더 많이 식각된 결과로, 상부층 아래부분에서 하부층이 안으로 들어간 모양으로 형성된 영역을 의미한다. 한편, 표시 영역(DA)에는 제2 전극층(E2)이 없기 때문에 애노드 전극(ANO)은 투명 도전 물질로만 이루어진다. 따라서, 표시 영역(DA)에서 애노드 전극(ANO)의 가장자리를 덮는 뱅크(BA)의 하부에는 언더-컷 영역이 형성되지 않는다.
머쉬룸 구조체(MS)와 뱅크(BA)가 형성되고, 패드부에 언더-컷 영역(UC)이 형성된 후, 표시 영역(DA)에는 유기 발광층(EL)을 도포한다. 이 때, 비 표시 영역(NDA)을 가리고 표시 영역(DA) 전체를 노출하는 오픈 마스크를 이용하여 유기 발광층(EL)을 도포하는 것이 바람직하다.
그 후, 표시 영역(DA) 및 비 표시 영역(NDA) 전체 영역에 걸쳐 모두 연결된 캐소드 전극(CAT)을 적층한다. 그 결과, 표시 영역(NDA)에서는, 각 화소(P) 영역 마다, 애노드 전극(ANO), 유기 발광층(EL) 및 캐소드 전극(CAT)이 적층된 유기발광 다이오드(OLE)가 완성된다.
이와 동시에, 비 표시 영역(NDA)에 배치된 패드부에도 캐소드 전극(CAT)이 적층된다. 캐소드 전극(CAT)을 형성하는 과정을 보면, 먼저 제1 캐소드 전극층(100)을 도포한다. 알루미늄으로 형성하는 제1 캐소드 전극층(100)은, 패드부에서 머쉬룸 구조체(MS)에 형성된 언더-컷 영역(UC)에도 적층된다. 특히, 제1 캐소드 전극(100)은, 언더-컷 영역(UC)에서 노출된 제2 금속층(E2)의 식각 측면(SW)과 접촉하고, 노출된 제1 금속층(E1) 표면과 접촉하면서 적층된다.
다음으로, 제2 캐소드 전극층(200)을 도포한다. 제2 캐소드 전극층(200)은 전도성 유기 물질로 형성하므로, 제1 캐소드 전극층(100) 상부 표면 중 뱅크(BA)와 머쉬룸 구조체(MS)에 노출된 부분에만 적층된다. 즉, 언더-컷 영역(UC)에는 제2 캐소드 전극층(200)이 적층되지 않는다.
마지막으로, 제3 캐소드 전극층(300)을 도포한다. 제3 캐소드 전극층(300)은 알루미늄으로 형성하므로, 패드부에서 머쉬룸 구조체(MS)에 형성된 언더-컷 영역(UC)에도 적층된다. 그 결과, 머쉬룸 구조체(MS)의 언더-컷 영역(UC)에서 제1 캐소드 전극층(100)과 제3 캐소드 전극층(300)이 직접 접촉하는 구조를 가질 수 있다. 따라서, 머쉬룸 구조체(MS)에 의해 캐소드 전극(CAT)과 저 전위 패드(ESP) 사이의 접촉 저항을 안정적으로 낮은 값을 유지하도록 할 수 있다. 머쉬룸 구조체(MS)에 의한 저 저항 연결 구조를 더 많이 확보하기 위해서는, 도 7과 같이, 캐소드 콘택홀(CHC)에 의해 노출된 저 전위 패드(ESP)의 표면 위에 머쉬룸 구조체(MS)를 다수 개 형성하는 것이 바람직하다.
상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 이 출원은 앞에서 설명한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.
OLE: 유기 발광 다이오드 ANO: 애노드 전극
EL: 유기 발광층 CAT: 캐소드 전극
CAT1: 제1 캐소드 전극층 CAT2: 제2 캐소드 전극층
CAT3: 제3 캐소드 전극층 ESP: 저 전위 패드
E1: 제1 전극층 E2: 제2 전극층
MS: 머쉬룸 구조체 CHC: 캐소드 콘택홀

Claims (8)

  1. 표시 영역과 상기 표시 영역의 주변에 배치된 비 표시 영역을 구비한 기판;
    상기 비 표시 영역에 배치되며, 제1 전극층 및 상기 제1 전극층 위에 적층된 제2 전극층을 구비한 저 전위 패드;
    상기 저 전위 패드의 중앙부를 노출하는 캐소드 콘택홀을 구비하며, 상기 저 전위 패드의 가장자리를 덮는 뱅크;
    상기 저 전위 패드의 상기 중앙부에 배치된 머쉬룸 구조체;
    상기 뱅크와 상기 머쉬룸 구조체의 가장자리 하부에 형성된 언더-컷 영역;
    상기 뱅크와 상기 머쉬룸 구조체 상부 표면 및 상기 캐소드 콘택홀에 노출된 상기 저 전위 패드의 상부 표면과 상기 언더-컷 영역에 도포된 제1 캐소드 전극층;
    상기 언더-컷 영역을 제외한 상기 제1 캐소드 전극층 위에 도포된 제2 캐소드 전극층; 그리고
    상기 제2 캐소드 전극층 상부 표면과 접촉하며, 상기 언더-컷 영역에서 상기 제1 캐소드 전극층과 접촉하는 제3 캐소드 전극층을 포함하는 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 제1 전극층은, 인듐-주석 산화물 혹은 인듐-아연 산화물과 같은 투명 도전 물질을 포함하고,
    상기 제2 전극층은, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 이들의 합금을 포함하는 전계 발광 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 캐소드 전극층의 두께는, 100Å내지 200Å이고,
    상기 제2 캐소드 전극층의 두께는, 500Å내지 900Å이고,
    상기 제3 캐소드 전극층의 두께는, 2,000Å내지 3,000Å인 전계 발광 표시장치.
  4. 제 1 항에 있어서,
    상기 제1 캐소드 전극층은,
    상기 언더-컷 영역에서 상기 과 식각된 상기 제2 금속층의 측면 일부와 직접 접촉하고,
    상기 제3 캐소드 전극층은,
    상기 언더-컷 영역에서 상기 제1 캐소드 전극층 및 상기 과 식각된 상기 제2 금속층의 측면과 직접 접촉하는 전계 발광 표시장치.
  5. 제 1 항에 있어서,
    상기 머쉬룸 구조체는, 상기 캐소드 콘택홀에 노출된 상기 저 전위 패드 위에서 다수 개가 배치된 전계 발광 표시장치.
  6. 제 1 항에 있어서,
    상기 표시 영역에 배치된 화소를 더 포함하며,
    상기 화소는,
    상기 기판 위에 배치된 애노드 전극;
    상기 애노드 전극의 가장자리를 덮고 중앙부를 노출하는 상기 뱅크;
    상기 뱅크 및 상기 뱅크에 노출된 상기 애노드 전극의 상부에 배치된 유기 발광층; 그리고
    상기 유기 발광층 위에 배치된 상기 제1 캐소드 전극층, 상기 제1 캐소드 전극층 위에 배치된 상기 제2 캐소드 전극층 및 상기 제2 캐소드 전극층 위에 배치된 상기 제3 캐소드 전극층을 구비한 캐소드 전극을 포함하는 전계 발광 표시장치.
  7. 제 1 항에 있어서,
    상기 제1 캐소드 전극층 및 상기 제3 캐소드 전극층은, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 마그네슘(Mg), 칼슘(Ca) 및 바륨(Ba)과 같은 금속 물질을 포함하고,
    상기 제2 캐소드 전극층은, 전도성 레진 물질을 포함하는 전계 발광 표시장치.
  8. 제 7 항에 있어서,
    상기 전도성 레진 물질은,
    Alq3, TmPyPB, Bphen, TAZ 및 TPB 중 어느 하나를 포함하는 도메인 물질; 및
    상기 도메인 물질 내에 분산된, Li, Cs, Cs2O3, CsN3, Rb2 및 C60와 같은 알칼리계 금속 물질로 이루어진 도펀트를 포함하는 전계 발광 표시장치.
KR1020210191097A 2021-12-29 2021-12-29 전계 발광 표시장치 KR20230101196A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210191097A KR20230101196A (ko) 2021-12-29 2021-12-29 전계 발광 표시장치
US17/976,774 US20230209905A1 (en) 2021-12-29 2022-10-29 Electroluminescence display
CN202211366274.3A CN116437718A (zh) 2021-12-29 2022-10-31 电致发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210191097A KR20230101196A (ko) 2021-12-29 2021-12-29 전계 발광 표시장치

Publications (1)

Publication Number Publication Date
KR20230101196A true KR20230101196A (ko) 2023-07-06

Family

ID=86896581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210191097A KR20230101196A (ko) 2021-12-29 2021-12-29 전계 발광 표시장치

Country Status (3)

Country Link
US (1) US20230209905A1 (ko)
KR (1) KR20230101196A (ko)
CN (1) CN116437718A (ko)

Also Published As

Publication number Publication date
CN116437718A (zh) 2023-07-14
US20230209905A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
KR102506035B1 (ko) 전계발광 표시장치
TW201818536A (zh) 顯示裝置
KR20230101196A (ko) 전계 발광 표시장치
JP7470166B2 (ja) 電界発光表示装置
US20230209868A1 (en) Electroluminescence Display
KR20230102602A (ko) 전계 발광 표시장치
EP4207990A1 (en) Electroluminescence display
EP4207987A1 (en) Electroluminescence display
KR20240004088A (ko) 발광 표시장치
KR20230063826A (ko) 전계 발광 표시장치
US20230209874A1 (en) Top emission type electroluminescence display having micro-cavity structure
EP4207986A1 (en) Light emitting display device
US20230354658A1 (en) Light emitting display device
US20230380246A1 (en) Electroluminescence display
KR20230103898A (ko) 발광 표시장치
KR20230171727A (ko) 전계 발광 표시장치
KR20230094649A (ko) 전계 발광 표시장치
CN117355164A (zh) 发光显示装置
KR20230102204A (ko) 표시 장치
KR20230099281A (ko) 상부 발광형 전계 발광 표시장치
KR20230101200A (ko) 하부 발광형 전계 발광 표시장치
KR20190080012A (ko) 유기 발광 표시 장치
KR20170064088A (ko) 표시장치