KR20230101200A - 하부 발광형 전계 발광 표시장치 - Google Patents

Abstract

이 출원은 하부 발광형 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 화소 영역, 구동 소자, 보호막, 칼라 필터, 평탄화 막, 제1 콘택홀, 제2 콘택홀 및 발광 소자를 포함한다. 화소 영역은, 기판 위에 배치되며, 발광 영역과 비-발광 영역을 구비한다. 구동 소자는, 비-발광 영역 내에 배치된다. 보호막은, 구동 소자를 덮는다. 칼라 필터는, 보호막 위에서 화소 영역 내에 배치된다. 평탄화 막은, 칼라 필터를 덮는다. 제1 콘택홀은, 보호막을 관통하여 구동 소자를 노출한다. 제2 콘택홀은, 평탄화 막을 관통하여 제1 콘택홀을 노출한다. 발광 소자는, 평탄화 막 위에서 발광 영역에 배치되어, 제2 콘택홀 및 제1 콘택홀을 통해 구동 소자와 연결된다. 평면도 상에서 제1 콘택홀은 제2 콘택홀 내에서 일측 변으로 편중되어 배치된다.

Description

하부 발광형 전계 발광 표시장치{Electroluminescence Display}

이 출원은 하부 발광형 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 초고 해상도를 구현함에 따라 발광 소자와 구동 소자를 연결하는 콘택홀에서의 단선 문제를 방지한 하부 발광형 전계 발광 표시장치에 관한 것이다.

근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.

특히, 자발광 표시장치인 유기 전계 발광 표시장치는 시야각 및 색 재현성와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시장치용으로 각광을 받고 있다. 이러한 장점으로, 4K를 넘어 8K의 초 고해상도 표시장치를 구현하는 데 가장 적절한 표시장치로 주목 받고 있다. 해상도를 높일수록, 화소의 크기가 작아지게 되고, 화소 내에서 차지하는 발광 영역의 크기도 작아진다.

하부 발광형의 경우 화소 영역에서 구동 소자가 배치되는 면적 비율을 최소화하고, 발광 소자가 차지하는 면적 비율을 최대화 하여야 초고 해상도를 구현할 수 있다. 또한, 발광 소자와 구동 소자를 연결하는 콘택홀의 면적을 가급적 작게 해야 하는데, 너무 작아지면, 콘택홀에서 연결 불량이 발생할 수 있다.

또한, 칼라 필터가 발광 소자와 구동 소자 사이에 배치되는데, 칼라 필터와 콘택홀이 이격되어야 하는 최소 거리를 확보해야 한다. 이러한 여러 제약에 의해, 초고 해상도를 구현함에 있어서, 콘택홀에서의 연결 불량이 발생할 가능성이 매우 높아진다. 따라서, 초고 해상도를 구현하면서도, 콘택홀에서 구동 소자와 발광 소자 사이의 연결성을 확보할 수 있는 하부 발광형 전계 발광 표시장치의 새로운 구조 개발이 필요하다.

이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 초고 해상도를 갖는 전계 발광 표시장치를 제공하는 데 있다. 또한, 이 출원의 다른 목적은 애노드 전극과 구동 소자를 연결하는 콘택홀이 차지하는 면적 비율을 최소한으로 확보함으로써, 초고 해상도를 갖는 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 또 다른 목적은, 초고 해상도를 구현함에 있어, 애노드 전극에서 접촉 불량과 같은 문제가 발생하지 않는 전계 발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 화소 영역, 구동 소자, 보호막, 칼라 필터, 평탄화 막, 제1 콘택홀, 제2 콘택홀 및 발광 소자를 포함한다. 화소 영역은, 기판 위에 배치되며, 발광 영역과 비-발광 영역을 구비한다. 구동 소자는, 비-발광 영역 내에 배치된다. 보호막은, 구동 소자를 덮는다. 칼라 필터는, 보호막 위에서 화소 영역 내에 배치된다. 평탄화 막은, 칼라 필터를 덮는다. 제1 콘택홀은, 보호막을 관통하여 구동 소자를 노출한다. 제2 콘택홀은, 평탄화 막을 관통하여 제1 콘택홀을 노출한다. 발광 소자는, 평탄화 막 위에서 발광 영역에 배치되어, 제2 콘택홀 및 제1 콘택홀을 통해 구동 소자와 연결된다. 평면도 상에서 제1 콘택홀은 제2 콘택홀 내에서 일측 변으로 편중되어 배치된다.

일례로, 칼라 필터는, 제2 콘택홀로부터 일정 거리 떨어져 배치된다.

일례로, 제2 콘택홀은, 제1 측벽 및 제2 측벽을 포함한다. 제1 측벽은, 단면도 상에서 제1 경사각을 갖는다. 제2 측벽은, 제1 경사각보다 작은 제2 경사각을 갖는다. 제1 측벽은, 제1 콘택홀과 가까운 제2 콘택홀의 일측 변에 형성된다. 제2 측벽은, 제1 콘택홀과 가장 먼 제2 콘택홀의 타측 변에 형성된다.

일례로, 제1 경사각은, 60도 내지 80도이다. 제2 경사각은, 30도 내지 50도이다.

일례로, 제1 콘택홀은, 평면도 상에서 제1 변, 제2 변, 제3 변 및 제4 변을 구비한다. 제2 콘택홀은, 평면도 상에서 제1 변과 평행하며 제1 거리 이격된 제5변, 제2 변과 평행하며 제2 거리 이격된 제6 변, 제3변과 평행하며 제3 거리 이격된 제7 변 및 제4 변과 평행하며 제4 거리 이격된 제8 변을 구비한다. 제1 거리, 제2 거리 및 제3 거리는 동일한 길이를 갖는다. 제4 거리는, 제1 거리보다 길다.

일례로, 제2 콘택홀은, 단면도 상에서, 제5 변에 형성된 제1 경사면 및 제8 변에 형성된 제2 경사면을 구비한다. 제2 경사면은, 제1 경사면의 제1 경사각보다 작은 제2 경사각을 갖는다.

일례로, 제1 경사각은, 60도 내지 80도이다. 제2 경사각은, 30도 내지 50도이다.

일례로, 발광 소자는, 구동 소자에 연결된 제1 전극, 제1 전극 위에 배치된 발광층, 및 발광층 위에 배치된 제2 전극을 포함한다.

일례로, 제1 전극은, 인듐-아연-산화물 및 인듐-주석-산화물 중 어느 하나를 포함하는 투명 도전 물질로 이루어진다.

일례로, 제2 전극은, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca) 및 바륨(Ba) 중 어느 하나를 포함하는 반사 금속 물질로 이루어진다.

일례로, 구동 소자는, 기판 위에 배치된 반도체 층, 반도체 층을 덮는 게이트 절연막, 게이트 절연막 위에서 반도체 층의 중앙부와 중첩하는 게이트 전극, 게이트 절연막 위에서 반도체 층의 일측부와 연결하는 소스 전극, 그리고 게이트 절연막 위에서 반도체 층의 타측부와 연결하는 드레인 전극을 포함한다.

이 출원에 의한 전계 발광 표시장치는, 초고 해상도를 구현하는 전계 발광 표시장치에서, 애노드 전극과 구동 소자를 연결하는 콘택홀이 차지하는 면적 비율을 최소한으로 확보할 수 있다. 따라서, 초고 해상도에서 발광 영역이 차지하는 비율인 개구율을 최대한 확보할 수 있다. 또한, 초고 해상도를 구현하는 전계 발광 표시장치에서, 애노드 전극과 구동 소자를 연결하는 콘택홀의 어느 한쪽 변 만을 넓게 확보하여, 애노드 전극과 구동 소자의 연결성을 확보할 수 있다. 따라서, 초고 해상도를 구현함에 있어, 애노드 전극에서 접촉 불량과 같은 문제가 발생하지 않는다.

이 출원은, 초고 해상도를 구현하며, 발광 소자와 구동 전극을 연결하는 콘택홀에서 물리적, 전기적 연결성을 확보할 수 있어, 불량이 발생하지 않고 고 개구율을 갖는 전계 발광 표시장치를 제공한다.

도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 평면도이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 이 출원의 제1 실시 예에 의한, 도 3에서 점선 원형부 'V1'의 상세 구조를 나타낸 평면 확대도이다.
도 6은 도 5의 II-II'를 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 상세 구조를 나타낸 단면 확대도이다.
도 7은 이 출원의 제2 실시 예에 의한, 도 3에서 점선 원형부 'V1'의 상세 구조를 나타낸 평면 확대도이다.
도 8은 도 6의 III-III'를 따라 절취한, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 상세 구조를 나타낸 단면 확대도이다.

이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.

이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 출원에 따른 유기 발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.

이하, 첨부된 도면을 참조하여 이 출원에 대해 상세히 설명한다. 도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.

기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(DA), 및 비-표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.

비-표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비-표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어 신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비표시 영역(NDA)에 부착될 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어 신호를 입력받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장될 수 있다.

연성 배선 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.

이하, 도 2 내지 도 4를 참조하여 이 출원에 의한 전계 발광 표시장치의 상세 구조에 대해 설명한다. 도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다. 도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 2 내지 도 4에서는 전계 발광 표시장치의 한 종류인 유기발광 표시장치를 예를 도시할 수 있다.

도 2 내지 도 4를 참조하면, 전계 발광 표시장치는 화소(P)들이 다수 개 배치된 기판(110)을 구비한다. 화소(P)는 색상을 나타내는 단위별로 하나씩 할당될 수 있다. 일례로, 적색을 나타내는 적색(R) 화소, 녹색을 나타내는 녹색(G) 화소, 청색을 나타내는 청색(B) 화소를 포함할 수 있다. 또한, 휘도를 높이기 위해 백색을 나타내는 백색(W) 화소를 더 포함할 수 있다. 화소(P)가 차지하는 영역을 화소 영역(PA)으로 정의한다. 화소 영역(PA)은 발광 영역(OA)과 비 발광 영역으로 구분할 수 있다. 발광 영역(OA)은 발광 다이오드(OLE)만 배치되는 영역으로 화상 정보에 대응하는 휘도를 갖는 광을 제공하는 영역이다. 비 발광 영역은, 발광 영역(OA)을 둘러싸는 영역으로, 배선들 및 구동 소자들이 배치되는 영역이다.

전계 발광 표시장치의 한 화소(P)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 전계 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.

예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 게이트 절연막(GI)을 관통하는 드레인 콘택홀(DH)을 통해 스위칭 드레인 전극(SD)이 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.

구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.

발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계 발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.

도 4를 중심으로 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 단면 구조를 설명한다. 기판(110) 위에 차광층(LS)이 적층되어 있다. 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)으로 사용할 수 있다. 또한, 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)과 일정 거리 떨어지고, 반도체 층(SA, DA)과 중첩하는 섬 모양으로 더 배치될 수 있다. 배선으로 사용하지 않는 차광층(LS)은 반도체 층(SA, DA)으로 입사되는 외부광을 차단하여 반도체 층(SA, DA)의 특성이 변질되는 것을 방지한다. 특히, 차광층(LS)은 반도체 층(SA, DA)에서 게이트 전극(SG, DG)와 중첩하는 채널 영역과 중첩하도록 배치하는 것이 바람직하다. 또한, 차광층(LS)은 반도체 층(SA, DA)과 접촉하는 소스-드레인 전극(SS, SD, DS, DD)의 일부분과도 중첩하도록 배치하는 것이 바람직하다.

차광층(LS) 위에는 버퍼층(BUF)이 기판(110)의 표면 전체를 덮도록 적층되어 있다. 버퍼층(BUF) 위에는 스위칭 반도체 층(SA) 및 구동 반도체 층(DA)이 형성되어 있다. 특히, 반도체 층(SA, DA)에서 채널 영역은 차광층(LS)과 중첩하도록 배치되는 것이 바람직하다.

반도체 층(SA, DA)이 형성된 기판(110)의 표면 위에 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI) 위에는 스위칭 반도체 층(SA)과 중첩하는 스위칭 게이트 전극(SG) 및 구동 반도체 층(DA)과 중첩하는 구동 게이트 전극(DG)이 형성되어 있다. 또한, 스위칭 게이트 전극(SG)의 양 측변에는 스위칭 게이트 전극(SG)과 이격되면서 스위칭 반도체 층(SA)의 일측변과 접촉하는 스위칭 소스 전극(SS), 그리고 스위칭 반도체 층(SA)의 타측변과 접촉하는 스위칭 드레인 전극(SD)이 형성되어 있다. 마찬가지로, 구동 게이트 전극(DG)의 양 측변에는 구동 게이트 전극(DG)과 이격되면서 구동 반도체 층(DA)의 일측변과 접촉하는 구동 소스 전극(DS), 그리고 구동 반도체 층(DA)의 타측변과 접촉하는 구동 드레인 전극(DD)이 형성되어 있다.

게이트 전극(SG, DG)와 소스-드레인 전극(SS, SD, DS, DD)은 동일한 층에 형성되지만, 서로 분리되어 있다. 또한, 스위칭 소스 전극(SS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 데이터 배선(DL)과 연결되어 있다. 마찬가지로, 구동 소스 전극(DS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 구동 전류 배선(VDD)과 연결되어 있다. 이와 같이 기판(110) 위에는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다.

박막 트랜지스터(ST, DT)가 형성된 기판(110) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 칼라 필터(CF)가 형성되어 있다. 칼라 필터(CF)는 각 화소 별로 할당된 색상을 나타내는 구성 요소이다. 일례로, 칼라 필터(CF)는 하나의 화소 영역 전체의 크기에 대응하는 크기와 형상을 가질 수 있다. 다른 예로, 칼라 필터(CF)는 나중에 형성되는 발광 다이오드(OLE)의 크기보다 약간 더 큰 크기로 발광 다이오드(OLE)와 중첩되도록 배치될 수 있다.

칼라 필터(CF) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.

평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 유기발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다.

텔레비젼 세트와 같이 대면적 표시 장치의 경우, 캐소드 전극(CAT)이 대면적에 걸쳐 하나의 층으로 형성되는데, 캐소드 전극(CAT)의 넓은 너비에 걸쳐 균일한 저 전압을 유지하는 것이 바람직하다. 따라서, 대면적 표시장치의 경우 캐소드 전극(CAT)을 불투명 금속 물질로 형성하는 것이 바람직하다. 즉, 대면적 전계 발광 표시장치의 경우 하부 발광형 구조로 형성하는 것이 바람직하다. 하부 발광형의 경우, 애노드 전극(ANO)은 투명 도전 물질로 형성한다. 예를 들어, 인듐-아연 산화물(Indium Zinc Oxide) 혹은 인듐-주석 산화물(Indium Tin Oxide)와 같은 산화 도전물질을 포함할 수 있다.

애노드 전극(AN0) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다.

다른 예로 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 하부 발광형의 경우, 캐소드 전극(CAT)은 광 반사 효율이 우수한 금속 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어질 수 있다.

이하, 도면들을 참조하여, 구동 박막 트랜지스터(DT)이 드레인 전극(DD)과 애노드 전극(ANO)을 연결하는 화소 콘택홀(PH) 부분의 구조의 여러 실시 예들에 대해서 상세히 설명한다.

<제 1 실시 예>

이하, 도 5 및 6을 참조하여, 이 출원의 제1 실시 예에 대해 설명한다. 도 5는 이 출원의 제1 실시 예에 의한, 도 3에서 점선 원형부 'V1'의 상세 구조를 나타낸 평면 확대도이다. 도 6은 도 5의 II-II'를 따라 절취한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 상세 구조를 나타낸 단면 확대도이다.

이하의 설명에서는 평면도 구조와 단면도 구조를 함께 설명한다. 화소 콘택홀(PH)은 발광 다이오드(OLE)의 애노드 전극(ANO)과 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)을 연결하기 위한 콘택홀이다. 화소 콘택홀(PH)은, 구동 드레인 전극(DD)을 노출하기 위한 것으로 구동 드레인 전극(DD)을 덮는 보호막(PAS)과 평탄화 막(PL)을 관통하여야 한다. 따라서, 화소 콘택홀(PH)은 보호막(PAS)을 관통하는 제1 콘택홀(H1)과 평탄화 막(PL)을 관통하는 제2 콘택홀(H2)을 구비할 수 있다. 제1 콘택홀(H1)은 원형, 사각형, 육각형 혹은 팔각형 형상을 가질 수 있다. 여기서는, 평면도 상에서는, 형태에 상관 없이 최소한 네 개의 변을 구비한 다각형으로 설명한다.

제2 콘택홀(H2)이 나중에 형성되므로, 제1 콘택홀(H1)보다 큰 크기를 가질 수 있다. 또한, 제1 콘택홀(H1)의 중심점과 제2 콘택홀(H2)의 중심점은 일치하는 동심형을 이룰 수 있다. 즉, 평면도 상에서 보면, 제1 콘택홀(H1)은 제2 콘택홀(H2) 내부에 포함되며 동일한 거리 이격되어 있다. 예를 들어, 제1 콘택홀(H1)은 제1 변(10), 제2 변(20), 제3 변(30) 및 제4 변(40)을 포함할 수 있다. 마찬가지로, 제2 콘택홀(H2)은 제5 변(50), 제6 변(60), 제7 변(70) 및 제8 변(80)을 포함할 수 있다.

제1 콘택홀(H1)과 제2 콘택홀(H2) 사이에 이격된 거리는 공정 마진 등을 고려하여 설정할 수 있다. 예를 들어, 제2 콘택홀(H2)은 제1 콘택홀(H1)을 개방하도록 형성되는 데, 이 때, 제1 콘택홀(H1)의 주변에 배치된 보호막(PAS)의 일부 표면을 노출하도록 충분한 크기를 갖는 것이 바람직하다. 이러한 구조에서는, 제1 변(10)은 제5 변(50)과 제1 거리(d1) 이격되며 서로 평행할 수 있다. 제2 변(20)은 제6 변(60)과 제2 거리(d2) 이격되며 서로 평행할 수 있다. 제3 변(30)은 제7 변(70)과 제3 거리(d3) 이격되며 서로 평행할 수 있다. 또한, 제4 변(40)은 제8 변(80)과 제4 거리(d4) 이격되며 서로 평행할 수 있다. 여기서, 제1 거리(d1), 제2 거리(d2), 제3 거리(d3) 및 제4 거리(d4)는 서로 동일한 이격 길이를 가질 수 있다.

제1 콘택홀(H1)과 제2 콘택홀(H2) 사이에 이격된 거리는, 제2 콘택홀(H2)을 형성하기 위해 평탄화 막(PL)을 패턴할 때, 식각된 측벽이 경사를 갖기 때문에, 이 경사면을 확보하기 위한 마진(margin) 공간일 수 있다. 식각된 측벽은, 제2 콘택홀(H2)을 구성하는 제5 변(50), 제6 변(60), 제7 변(70) 및 제8 변(80) 각각에 하나씩 배치될 수 있다. 도 6에서는 제5 변(50)에 형성된 제1 측벽(SW1)과 제8 변(80)에 형성된 제2 측벽(SW2)만을 도시하였다.

화소 콘택홀(PH)은 칼라 필터(CF)와 일정 거리 떨어져 배치되는 것이 바람직하다. 즉, 칼라 필터(CF)를 적층하고 패턴할 때, 화소 콘택홀(PH)이 형성될 위치에는 제거하여, 화소 콘택홀(PH)이 칼라 필터(CF)를 관통하지 않도록 하는 것이 화소 콘택홀(PH)을 형성함에 있어 유리하다. 특히, 칼라 필터(CF)는 제2 콘택홀(H2)와 일정 거리인, 콘택홀 마진폭(HMW)만큼 떨어져 배치되는 것이 바람직하다. 일례로, 칼라 필터(CF)는 제2 콘택홀(H2)을 형성하는 제5 변(50), 제6 변(60), 제7 변(70) 및 제8 변(80) 각각에서 동일한 거리인 콘택홀 마진폭(HMW)만큼 떨어져 배치된다.

표시장치의 해상도가 높아질 수록 화소 영역(PA)의 크기가 작아진다. 이와 함께 발광 영역(OA)도 작아진다. 이에 따라, 화소 콘택홀(PH)의 크기를 줄이지 않으면, 화소 콘택홀(PH)이 차지하는 면적 비율이 커지고, 화소 콘택홀(PH)의 면적이 발광 영역의 비율 즉, 개구율을 저하하는 중요한 요인이 될 수 있다. 이를 방지하기 위해 화소 콘택홀(PH)의 크기를 줄여야 하는 데, 화소 콘택홀(PH)의 크기를 화소 영역(PA)이 줄어드는 비율에 맞추어 줄일 수 없다. 화소 콘택홀(PH)의 크기가 너무 줄어들면, 애노드 전극(ANO)과 구동 드레인 전극(DD) 사이의 연결성에 문제가 발생할 수 있기 때문이다. 따라서, 화소 콘택홀(PH)은 최소 크기를 어느 정도 확보해야 한다. 즉, 해상도를 높일 수록 화소 영역(PA)의 크기가 줄어드는 상황에서도, 화소 영역(PA)의 크기 대비 화소 콘택홀(PH)의 크기 비율은 오히려 커지는 현상이 발생할 수 있다.

칼라 필터(CF)와의 이격 거리 등을 고려하면, 화소 콘택홀(PH)이 차지하는 면적 비율을 유지하기 위해서는, 특히, 제2 콘택홀(H2)를 형성하는 과정에서 식각 측벽(SW1, SW2)의 경사도를 높일 수 밖에 없다. 하지만, 식각 측벽의 경사도가 높아지면, 도 7에 도시한 바와 같이 제2 콘택홀(H2)의 바닥 끝단에서 애노드 전극(ANO)이 매우 얇아지거나 심지어 단선이 발생할 수 있다. 일례로, 제2 콘택홀(H2)의 제1 측벽(SW1) 및 제2 측벽(SW2)의 경사 각도는 60도 미만인 것이 바람직하다. 제1 측벽(SW1) 및 제2 측벽(SW2)의 경사 각도가 60도를 초과하는 경우, 애노드 전극(ANO)이 단선되거나, 매우 얇아져서 저항이 높아지고, 그 결과 애노드 전극(ANO)이 작동 불능이 될 가능성이 매우 높아진다.

<제 2 실시 예>

이하, 도 7 및 도 8을 참조한, 제2 실시 예에서, 화소 콘택홀(PH)이 발광 영역(PA)의 면적 비율에 비해 커지는 상황에서, 화소 콘택홀(PH)에서 애노드 전극(ANO)에서의 연결성 문제가 발생하지 않는 구조를 제안한다. 도 7은 이 출원의 제2 실시 예에 의한, 도 3에서 점선 원형부 'V1'의 상세 구조를 나타낸 평면 확대도이다. 도 8은 도 6의 III-III'를 따라 절취한, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 상세 구조를 나타낸 단면 확대도이다.

화소 콘택홀(PH)은 보호막(PAS)을 관통하는 제1 콘택홀(H1)과 평탄화 막(PL)을 관통하는 제2 콘택홀(H2)을 구비할 수 있다. 제1 콘택홀(H1) 및 제2 콘택홀(H2)은, 평면도 상에서, 최소한 네 개의 변을 구비한 다각 형상을 가질 수 있다.

제2 콘택홀(H2)이 나중에 형성되므로, 제1 콘택홀(H1)보다 큰 크기를 가질 수 있다. 특히, 제2 실시 예에서는 제1 콘택홀(H1)이 제2 콘택홀(H2) 내부에서 어느 한쪽으로 편중되어 배치되는 특징이 있다. 즉, 평면도 상에서 보면, 제1 콘택홀(H1)은 제2 콘택홀(H2) 내부에 포함되도록 배치되어 있다. 제1 콘택홀(H1)은 제1 변(10), 제2 변(20), 제3 변(30) 및 제4 변(40)을 포함할 수 있다. 마찬가지로, 제2 콘택홀(H2)은 제5 변(50), 제6 변(60), 제7 변(70) 및 제8 변(80)을 포함할 수 있다.

제1 콘택홀(H1)과 제2 콘택홀(H2) 사이에 이격된 거리는 공정 마진 등을 고려하여 설정할 수 있다. 예를 들어, 제1 변(10)은 제5 변(50)과 제1 거리(d1) 이격되며 서로 평행할 수 있다. 제2 변(20)은 제6 변(60)과 제2 거리(d2) 이격되며 서로 평행할 수 있다. 제3 변(30)은 제7 변(70)과 제3 거리(d3) 이격되며 서로 평행할 수 있다. 또한, 제4 변(40)은 제8 변(80)과 제4 거리(d4) 이격되며 서로 평행할 수 있다. 여기서, 제1 거리(d1), 제2 거리(d2) 및 제3 거리(d3)는 서로 동일한 이격 길이를 가질 수 있다. 한편, 제4 거리(d4)는 제1 거리(d1)보다 더 긴 이격 길이를 가질 수 있다. 그 결과, 제1 콘택홀(H1)은 제2 콘택홀(H2) 내부에서 제5 변(50)으로 더 가까이 편중되어 배치된 구조를 갖는다. 다른 측면에서 보면, 제2 콘택홀(H2)의 제8 변(80)만 제4 변(40)으로부터 다른 변들보다 더 긴 이격 거리를 두고 배치될 수 있다.

여기서, 제1 콘택홀(H1)은 제2 콘택홀(H2) 내부에서 제5 변(50)으로만 가까이 편중되는 것에 국한되지는 않는다. 제1 콘택홀(H1)은 제5 변(50) 내지 제8 변(80) 중 어느 한쪽으로도 편중될 수 있다. 즉, 제1 거리(d1) 내지 제4 거리(d4) 중 어느 하나는 나머지 세 거리들보다 긴 이격 거리를 가질 수 있다.

제1 콘택홀(H1)과 제2 콘택홀(H2) 사이에 이격된 거리는, 제2 콘택홀(H2)을 형성하기 위해 평탄화 막(PL)을 패턴할 때, 식각된 측벽이 경사를 갖기 때문에, 이 경사면을 확보하기 위한 마진(margin) 공간일 수 있다. 식각된 측벽은, 제2 콘택홀(H2)을 구성하는 제5 변(50), 제6 변(60), 제7 변(70) 및 제8 변(80) 각각에 하나씩 배치될 수 있다. 도 9에서는 제5 변(50)에 형성된 제1 측벽(SW1)과 제8 변(80)에 형성된 제2 측벽(SW2)만을 도시하였다.

한편, 화소 콘택홀(PH)은 칼라 필터(CF)와 일정 거리 떨어져 배치되는 것이 바람직하다. 즉, 칼라 필터(CF)를 적층하고 패턴할 때, 화소 콘택홀(PH)이 형성될 위치에는 제거하여, 화소 콘택홀(PH)이 칼라 필터(CF)를 관통하지 않도록 하는 것이 화소 콘택홀(PH)을 형성함에 있어 유리하다. 특히, 칼라 필터(CF)는 제2 콘택홀(H2)과 일정 거리인, 콘택홀 마진폭(HMW)만큼 떨어져 배치되는 것이 바람직하다. 일례로, 칼라 필터(CF)는 제2 콘택홀(H2)을 형성하는 제5 변(50), 제6 변(60), 제7 변(70) 및 제8 변(80) 각각에서 동일한 거리인 콘택홀 마진폭(HMW)만큼 떨어져 배치된다.

제2 콘택홀(H2)를 형성하는 과정에서 식각 측벽의 경사도를 높일 수 밖에 없다. 일례로, 제1 측벽(SW1)은 제1 경사 각도를 가질 수 있다. 여기서, 제1 경사 각도(θ)는 50도보다 큰 각도를 가질 수 있다. 일례로 그 결과, 제1 경사 각도(θ)는 60도 내지 80도 사이의 어느 한 각도를 가질 수 있다. 제2 실시 예에서 제1 경사 각도(θ)는 제1 실시 예에서 설명한 제1 경사 각도(θ)와 동일한 각도를 가질 수 있다. 또한, 제2 실시 예에서 제1 경사 각도(θ)는 제1 실시 예에서 설명한 제1 경사 각도(θ)보다 더 큰 각도를 가질 수 있다. 제1 측벽(SW1) 방향에서는 화소 콘택홀(PH)과 칼라 필터(CF) 사이의 간격을 최소한으로 좁힐 수 있다.

하지만, 식각 측벽의 경사도가 높아지면, 앞에서 설명한 바와 같이 애노드 전극의 연결성에 문제가 될 수 있다. 따라서, 제2 측벽(SW2)은 제1 경사 각도(θ)보다 작은 제2 경사 각도(φ)를 가질 수 있다. 일례로 제2 경사 각도(φ)는 30도 내지 50도 사이의 어느 한 각도를 가질 수 있다. 그 결과, 제2 콘택홀(H2)의 제8 변(80)에서는 애노드 전극(ANO)이 완만한 경사를 갖는 평탄화 막(PL) 위에 증착되기 때문에, 단선이나 얇아지는 문제가 발생하지 않는다.

여기서, 제2 측벽(SW2)만 제1 경사 각도(θ)보다 작은 제2 경사 각도(φ)를 갖는 것에 국한되지는 않는다. 일례로, 제2 측벽(SW2)은 도 7에서 제8 변(80)에 해당하는 측벽, 즉 제1 콘택홀(H1)에 포함된 네 변들 중, 제2 콘택홀(H2)에 포함된 네 변에서 가장 멀리 떨어진 변에 형성되는 측벽을 의미한다. 따라서, 제2 측벽(SW2)은 제1 변(10) 내지 제4 변(40) 중 어느 한 변이 될 수 있다. 다른 측면에서 보면, 제1 거리(d1) 내지 제4 거리(d4) 중 나머지 세 거리들보다 긴 이격 거리를 갖는 어느 하나가 배치된 측벽이 제1 경사 각도(θ)보다 작은 제2 경사 각도(φ)를 갖고, 나머지 세 거리들은 제1 경사 각도(θ)를 가질 수 있다.

이 출원의 제2 실시 예에서는 해상도가 높아질 때, 발광 영역(PA)의 면적 대비한 화소 콘택홀(PH)의 면적의 비율이 커지더라도, 화소 콘택홀(PH)을 통한 구동 드레인 전극(DD)과 애노드 전극(ANO) 사이의 연결성에 문제가 발생하지 않는다. 애노드 전극(ANO)에서 연결성에 문제가 발생하지 않도록 하기 위해서, 제2 콘택홀(H1)을 구성하는 네 개의 변들 모두 식각 측벽을 30도 내지 50도를 갖도록 한다면, 화소 콘택홀(PH)이 차지하는 면적 비율을 최소 비율로 확보하기 어렵다. 하지만, 이 출원의 제2 실시 예에 의하면, 제2 콘택홀(H1)을 구성하는 네 개의 변에서 어느 한쪽 변에서만 식각 측벽을 30도 내지 50도 사이의 각도만 가지므로, 화소 콘택홀(PH)이 차지하는 면적 비율이 최소 비율을 갖는다.

상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

OLE: 발광 다이오드 ANO: 애노드 전극
EL: 발광층 CAT: 캐소드 전극
LS: 차광층 SL: 스캔(게이트) 배선
ST: 스위칭 박막 트랜지스터 DT: 구동 박막 트랜지스터
DG: 구동 게이트 전극 DS: 구동 소스 전극
DD: 구동 드레인 전극 DA: 구동 반도체 층
CF: 칼라 필터 PH: 화소 콘택홀
H1: 제1 콘택홀 H2: 제2 콘택홀
SW1: 제1 경사면 SW2: 제2 경사면

Claims (11)

1. 기판 위에 배치되며, 발광 영역과 비-발광 영역을 구비한 화소 영역;
   상기 비-발광 영역 내에 배치된 구동 소자;
   상기 구동 소자를 덮는 보호막;
   상기 보호막 위에서 상기 화소 영역 내에 배치된 칼라 필터;
   상기 칼라 필터를 덮는 평탄화 막;
   상기 보호막을 관통하여 상기 구동 소자를 노출하는 제1 콘택홀;
   상기 평탄화 막을 관통하여 상기 제1 콘택홀을 노출하는 제2 콘택홀; 그리고
   상기 평탄화 막 위에서 상기 발광 영역에 배치되어, 상기 제2 콘택홀 및 상기 제1 콘택홀을 통해 상기 구동 소자와 연결된 발광 소자를 포함하며,
   상기 제1 콘택홀은 상기 제2 콘택홀 내에서 일측 변으로 편중되어 배치된 전계 발광 표시장치.
2. 제 1 항에 있어서,
   상기 칼라 필터는, 상기 제2 콘택홀로부터 일정 거리 떨어져 배치된 전계 발광 표시장치.
3. 제 1 항에 있어서,
   상기 제2 콘택홀은,
   단면도 상에서 제1 경사각을 갖는 제1 측벽; 및
   상기 제1 경사각보다 작은 제2 경사각을 갖는 제2 측벽을 포함하며,
   상기 제1 측벽은, 상기 제1 콘택홀과 가까운 상기 제2 콘택홀의 상기 일측 변에 형성되고,
   상기 제2 측벽은, 상기 제1 콘택홀과 가장 먼 상기 제2 콘택홀의 타측 변에 형성된 전계 발광 표시장치.
4. 제 3 항에 있어서,
   상기 제1 경사각은, 60도 내지 80도이며,
   상기 제2 경사각은, 30도 내지 50도인 전계 발광 표시장치.
5. 제 1 항에 있어서,
   상기 제1 콘택홀은, 평면도 상에서 제1 변, 제2 변, 제3 변 및 제4 변을 구비하며,
   상기 제2 콘택홀은 평면도 상에서 상기 제1 변과 평행하며 제1 거리 이격된 제5변, 상기 제2 변과 평행하며 제2 거리 이격된 제6 변, 상기 제3변과 평행하며 제3 거리 이격된 제7 변 및 상기 제4 변과 평행하며 제4 거리 이격된 제8 변을 구비하고,
   상기 제1 거리, 상기 제2 거리 및 상기 제3 거리는 동일한 길이를 갖고,
   상기 제4 거리는 상기 제1 거리보다 긴 전계 발광 표시장치.
6. 제 5 항에 있어서,
   상기 제2 콘택홀은, 단면도 상에서,
   상기 제5 변에 형성된 제1 경사면; 및
   상기 제8 변에 형성된 제2 경사면을 구비하고,
   상기 제2 경사면은 상기 제1 경사면의 제1 경사각보다 작은 제2 경사각을 갖는 전계 발광 표시장치.
7. 제 6 항에 있어서,
   상기 제1 경사각은, 60도 내지 80도이며,
   상기 제2 경사각은, 30도 내지 50도인 전계 발광 표시장치.
8. 제 1 항에 있어서,
   상기 발광 소자는,
   상기 구동 소자에 연결된 제1 전극;
   상기 제1 전극 위에 배치된 발광층;
   상기 발광층 위에 배치된 제2 전극을 포함하는 전계 발광 표시장치.
9. 제 8 항에 있어서,
   상기 제1 전극은,
   인듐-아연-산화물 및 인듐-주석-산화물 중 어느 하나를 포함하는 투명 도전 물질로 이루어진 전계 발광 표시장치.
10. 제 8 항에 있어서,
    상기 제2 전극은,
    알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca) 및 바륨(Ba) 중 어느 하나를 포함하는 반사 금속 물질로 이루어진 전계 발광 표시장치.
11. 제 1 항에 있어서,
    상기 구동 소자는,
    상기 기판 위에 배치된 반도체 층;
    상기 반도체 층을 덮는 게이트 절연막;
    상기 게이트 절연막 위에서 상기 반도체 층의 중앙부와 중첩하는 게이트 전극;
    상기 게이트 절연막 위에서 상기 반도체 층의 일측부와 연결하는 소스 전극; 그리고
    상기 게이트 절연막 위에서 상기 반도체 층의 타측부와 연결하는 드레인 전극을 포함하는 전계 발광 표시장치.

Images