KR20220087110A - 전계 발광 표시장치 - Google Patents

Abstract

이 출원은 대면적 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 화소 영역들, 박막 트랜지스터, 평탄화 막, 뱅크, 보조 전극, 애노드 전극, 발광층 그리고 캐소드 전극을 포함한다. 화소 영역들은, 기판 위에서 매트릭스 방식으로 배치된다. 박막 트랜지스터는, 화소 영역 내에 배치된다. 평탄화 막은, 박막 트랜지스터를 덮는다. 뱅크는, 평탄화 막 위에서 발광 영역을 정의한다. 보조 전극은, 뱅크의 상부 표면에 배치된다. 애노드 전극은, 뱅크에 의해 정의된 발광 영역에 대응하여 평탄화 막 위에 배치된다. 발광층은, 발광 영역 내에 도포된다. 캐소드 전극은, 보조 전극 및 발광층의 상부 표면을 덮으며, 투명 도전 물질을 구비한다.

Description

전계 발광 표시장치{Electroluminescence Display}

이 출원은 대면적 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 표시 영역에서 발광 영역이 차지하는 개구율 비율을 극대화하여 휘도가 향상된 전계 발광 표시장치에 관한 것이다. 또한, 이 출원은 시야각 방향에서 출사되는 휘도가 정면 방향에서 출사되는 휘도와 동등한 수준으로 개선된 전계 발광 표시장치에 관한 것이다.

근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계 발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.

특히, 자발광 표시장치인 전계 발광 표시장치는 시야각 및 색 구현도와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시장치용으로 각광을 받고 있다. 전계 발광 표시장치는, 색 재현성이 우수하여 현재 개발된 평판형 표시장치들 중에서 가장 우수한 제품으로 각광을 받고 있다. 하지만, 제품의 적용 분야에 따라 색 온도를 다르게 설정하기 위해서는, 발광 소자를 구성하는 발광 물질의 특성을 다양하게 조절할 수 있어야 한다. 발광 소자 물질의 특성상 다양한 색 온도를 나타낼 수 있는 물질들을 확보하는 것이 매우 어렵다. 따라서, 발광 물질의 종류에 상관 없이 색 온도를 다양하게 조절할 수 있는 기술 개발이 필요하다.

또한, 상부 발광 구조의 전계 발광 표시장치의 경우, 발광층에서 발생한 빛이 주로 정면 방향으로 집광되어 시야각 방향에서는 휘도가 저하되는 문제가 발생할 수 있다. 이러한, 시야각에서의 휘도 저하를 방지하기 위해서는 더 높은 전력을 사용해야 하는데, 이는 소비 전력이 증가하는 문제를 야기한다. 따라서, 발광층에서 생성되는 빛이 표시 장치에서 전면 전체 방향에 걸쳐 고른 휘도를 제공할 수 있는 구조 개발이 필요하다.

본 명세서의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 전체 시야각 범위에 걸쳐 균일한 휘도 분포를 갖는 전계 발광 표시장치를 제공하는 데 있다. 본 명세서의 다른 목적은, 발광층에서 발생한 빛이 표시 정보 제공 방향에서 전체 방향에 대한 휘도가 고르게 분포된 상부 발광형 전계 발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 화소 영역들, 박막 트랜지스터, 평탄화 막, 뱅크, 보조 전극, 애노드 전극, 발광층 그리고 캐소드 전극을 포함한다. 화소 영역들은, 기판 위에서 매트릭스 방식으로 배치된다. 박막 트랜지스터는, 화소 영역 내에 배치된다. 평탄화 막은, 박막 트랜지스터를 덮는다. 뱅크는, 평탄화 막 위에서 발광 영역을 정의한다. 보조 전극은, 뱅크의 상부 표면에 배치된다. 애노드 전극은, 뱅크에 의해 정의된 발광 영역에 대응하여 평탄화 막 위에 배치된다. 발광층은, 발광 영역 내에 도포된다. 캐소드 전극은, 보조 전극 및 발광층의 상부 표면을 덮으며, 투명 도전 물질을 구비한다.

일례로, 뱅크는, 평탄화 막 위에 배치된 하부 표면의 폭이 상부 표면의 폭보다 작은 역 테이퍼 형상을 갖는다.

일례로, 역 테이퍼 형상을 갖는 뱅크의 밑각은, 110도 내지 140도 중 어느 한 각도를 갖는다.

일례로, 유기 발광층은, 상기 뱅크 높이의 70% 내지 80%까지 채운다.

일례로, 기판은, 화소 영역들이 배치된 표시 영역, 그리고 표시 영역을 둘러싸는 비 표시 영역을 포함한다. 표시 영역과 비 표시 영역의 경계부에 배치된 역 테이퍼 형상을 갖는 뱅크를 덮으며 정 테이퍼 형상을 갖는 오버 코트층을 더 포함한다.

일례로, 보조 전극은, 오버 코트층의 상부 표면을 따라 비 표시 영역으로 연장되어, 비 표시 영역에 배치된 저 전위 단자에 연결된다.

일례로, 뱅크는, 평탄화 막 위에 형성되며 제1 폭을 갖는 제1 뱅크, 그리고 제1 뱅크 위에 형성되며 제1 폭보다 큰 제2 폭을 갖는 제2 뱅크를 구비한다.

일례로, 제1 뱅크는, 뱅크 전체 높이의 70% 내지 80%에 대응하는 제1 높이를 갖는다. 제2 뱅크는, 뱅크 전체 높이의 30% 내지 20%에 대응하는 제2 높이를 갖는다. 유기 발광층은, 제1 뱅크의 제1 높이까지 채운다.

일례로, 보조 전극은, 금속 물질을 포함한다. 애노드 전극은, 평탄화 막 위에서 뱅크의 상부 표면에 의해 노출된 영역에 배치되며, 보조 전극과 동일한 물질을 포함한다.

일례로, 평탄화 막은, 확산성 반사 입자들을 포함한다.

일례로, 보조 전극은, 금속층 및 금속층 위에 적층된 투명 도전층을 포함한다. 애노드 전극은, 투명 도전층과 동일한 물질을 포함한다.

일례로, 금속층은, 알루미늄(Al), 구리(Cu), 은(Ag) 및 이들 중 적어도 2개로 이루어진 합금을 구비한다. 투명 도전층은, 인듐-아연 산화물(Indium-Zinc Oxide) 및 인듐-주석 산화물(Indium-Tin Oxide) 중 어느 하나를 구비한다.

일례로, 평탄화 막은, 뱅크에 의해 노출된 영역에서 연속 배치된 돌출부와 함몰부를 구비한다. 애노드 전극은, 돌출부와 함몰부에 대응하는 요철 구조를 갖는다.

일례로, 보조 전극은, 알루미늄(Al), 구리(Cu), 은(Ag) 및 이들 중 적어도 2개로 이루어진 합금을 포함한다.

이 출원에 의한 전계 발광 표시장치는, 표시 영역에서 발광 영역이 차지하는 개구율 비율을 극대화하여 휘도가 향상된 효과를 얻을 수 있다. 또한, 이 출원에 의한 전계 발광 표시장치는, 발광층에서 발생한 빛이 애노드 전극에서 반사될 뿐 아니라, 애노드 전극의 하부에 배치된 평탄화 막 내에 산포된 확산성 반사 물질에 의해 난반사되는 구조를 갖는다. 따라서, 반사 효율을 향상한 상부 발광형 전계 발광 표시장치를 제공할 수 있다. 또한, 난반사의 결과, 표시광이 제공되는 전체 방향에 걸쳐 고르게 휘도가 분산되될 수 있다. 따라서, 표시 관측 방향의 전체 시야각 범위에서 고른 휘도를 갖는 전계 발광 표시장치를 제공한다.

도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 도시한 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 5는 도 3의 II-II'를 따라 도시한 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 6은 도 3의 III-III'를 따라 도시한 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 7은 도 3의 III-III'를 따라 도시한 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 8은 도 1의 IV-IV'를 따라 도시한 이 출원의 제5 실시 예에 의한 전계 발광 표시장치의 단면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 명세서의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명은, 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략한다.

이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 명세서의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 출원에 따른 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.

기판(110)은 절연성이 우수한 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계 발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어, 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(DA) 및 비 표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.

비 표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비 표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비 표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비 표시 영역(NDA)에 부착될 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 필름(430)에 실장될 수 있다.

연성 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.

<제 1 실시 예>

이하, 도 2 내지 도 4를 참조하여 이 출원의 제1 실시 예에 대해 설명한다. 도 2는 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 화소들의 구조를 나타내는 평면도이다. 도 4는 도 3의 I-I'를 따라 도시한 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 2 내지 도 4는 전계 발광 표시장치의 한 종류인 유기 전계 발광 표시장치에 적용할 수 있다.

도 2 내지 도 4를 참조하면, 전계 발광 표시장치의 한 화소(P)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 전계 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.

기판(SUB) 위에 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다. 예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG) 일부와 발광 다이오드(OLE)의 애노드 전극(ANO) 일부가 중첩한 부분에 보조 용량(Cst)이 배치된다.

도 4에 도시된 바와 같이, 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)는 게이트 전극(SG, DG)이 기판(SUB) 위에 먼저 형성되는 바텀 게이트(Bottom Gate) 구조를 가질 수 있다. 이 경우, 게이트 전극(SG, DG) 위에는 게이트 절연막(GI)이 적층되며, 게이트 절연막(GI) 위에 반도체 층(SA, DA)가 형성된다. 또한, 반도체 층(SA, DA)의 양측변에는 각각 소스 전극(SS, DS)과 드레인 전극(SD, DD)가 형성된다. 하지만, 이에 국한되는 것은 아니며, 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)는 탑 게이트(Top Gate) 구조를 가질 수도 있다.

스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT) 위에는 평탄화 막(PL)이 도포되어 있다. 평탄화 막(PL)은 박막 트랜지스터(ST, DT)가 형성된 기판(SUB)의 상부 표면을 고르게 하기 위한 것이다. 표면의 평탄성을 확보하기 위해 평탄화 막(PL)은 유기 물질로 형성하는 것이 바람직하다. 경우에 따라, 평탄화 막(PL)은 무기 물질로 이루어진 무기막과 유기 물질로 이루어진 유기막이 적층된 구조를 가질 수 있다.

구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극에 연결된 게이트 전극의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.

발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(OL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 정해지는 방식으로 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.

박막 트랜지스터들(ST, DT)을 덮는 평탄화 막(PL) 위에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 평탄화 막(PL)에 형성된 콘택홀을 통해 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 연결되어 있다. 애노드 전극(ANO)은 발광 영역(EA)에 대응하도록 배치되어 있다.

애노드 전극(ANO)과 발광 영역(EA)과의 관계에 대해 설명하면 다음과 같다. 이 출원에 의한 전계 발광 표시장치의 기판(SUB) 위에는 다수 개의 화소(P)들이 매트릭스 방식으로 배치되어 있다. 하나의 화소(P)에는 발광 영역(EA)이 정의되어 있다. 발광 영역(EA)은 발광 다이오드(OLE)가 형성되는 영역으로 정의할 수 있다. 이 출원의 제1 실시 예에 의하면, 발광 영역(EA)은 뱅크(BA)에 의해 정의된다.

뱅크(BA)는 그 단면 구조가 역 테이퍼 형상을 가질 수 있다. 일례로, 뱅크(BA)는 평탄화 막(PL)과 접촉하는 하부 표면, 그리고 하부 표면(BS)과 대향하는 상부 표면(TS)을 구비할 수 있다. 하부 표면(BS)의 면적(또는, 폭)은 상부 표면(TS)의 면적(또는, 폭)보다 작을 것이 바람직하다. 예를 들어, 뱅크(BA)의 측벽(WS)과 하부 표면(BS)이 이루는 각도는 110도 내지 140도 사이의 어느 한 각을 갖는 것이 바람직하다.

역 테이퍼 형상을 갖는 뱅크(BA)에 의해 노출된 평탄화 막(PL)의 표면이 발광 영역(EA)으로 정의된다. 이 상태에서 금속 물질을 도포하면, 발광 영역(EA)에 애노드 전극(ANO)이 형성된다. 이와 동시에, 뱅크(BA)의 상부 표면(TS) 위에도 금속 물질로 이루어진 보조 전극(AE)이 형성된다.

뱅크(BA)에 의해 정의된 발광 영역(EA) 내부에는 발광층(OL)이 채워져 있다. 발광층(OL)은 잉크 젯 공정으로 각 발광 영역(EA) 내부에 적층되도록 형성하는 것이 바람직하다. 역 테이퍼 구조를 갖는 뱅크(BA)를 이용하여 잉크 젯 방식으로 발광층(OL)을 형성하기 때문에 뱅크(BA)의 상부에 적층된 보조 전극(AE) 위에는 발광층(OL)이 적층되지 않는다.

발광층(OL)은 애노드 전극(ANO) 전체를 덮도록 뱅크(BA)의 하단에서 상단 일부까지의 공간을 채우도록 형성되는 것이 바람직하다. 일례로, 발광층(OL)은 뱅크(BA)의 높이(H_BA) 대비 70% 내지 80% 사이의 높이(H_OL)을 가질 수 있다. 또한, 발광층(OL)은 중앙부의 높이가 뱅크(BA)와 접촉하는 가장자리의 높이보다 낮을 수 있다. 하지만, 발광층(OL) 중, 가장 높은 높이를 갖는 뱅크(BA)와 접촉하는 부분에서의 높이(H_OL)가 뱅크(BA)의 높이(H_BA) 대비 70% 내지 100%일 수 있다. 단, 발광층(OL) 의 높이(H_OL)는 뱅크(BA)의 높이(H_BA)보다 높지 않은 것이 바람직하다.

발광층(OL)과 보조 전극(AE) 위에는 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 기판(SUB) 위에서 표시 영역(DA) 전체 면적에 걸쳐 발광층(OL)과 보조 전극(AE)을 모두 연결하는 구조를 갖는다. 뱅크(BA)에 의해 정의된 발광 영역(EA)에서 적층된 애노드 전극(ANO), 발광층(OL) 그리고 캐소드 전극(CAT)이 발광 다이오드(OLE)를 형성한다.

발광층(OL)의 높이(H_OL)가 뱅크(BA) 높이(H_BA)보다 너무 낮을 경우, 그 위에 적층되는 캐소드 전극(CAT)이 연결성을 갖지 못하고 단선될 수 있다. 그 결과, 캐소드 전극(CAT)의 면 저항이 증가하여, 표시 품질이 저하될 수 있다. 따라서, 발광층(OL)은 뱅크(BN) 높이(H_BA)의 적어도 70%의 높이를 갖는 것이 바람직하다.

상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전 물질로 형성하는 것이 바람직하다. 투명 도전 물질은 면 저항이 금속보다 높기 때문에 대면적 표시장치의 경우, 높은 면 저항으로 인해 캐소드 전극(CAT)에 인가되는 저 전압 신호가 변화될 수 있다. 이를 방지하기 위해 보조 전극(AE)은 캐소드 전극(CAT)의 면 저항을 낮출 수 있는 금속 물질을 포함하는 보조 전극(AE)이 접촉되어 있다. 특히, 보조 전극(AE)은 금속 물질로 애노드 전극(ANO)을 형성하는 과정에서 함께 형성된다.

상부 발광형의 경우, 애노드 전극(ANO)은 알루미늄(Al), 구리(Cu) 혹은 은(Ag)와 같은 금속 물질 혹은 이들을 포함하는 합금으로 형성하는 것이 바람직하다. 또는 인듐-주석 산화물(Indium-Tin Oxide) 혹은 인듐-아연 산화물(Indium-Zinc Oxide)와 같은 투명 도전 물질로 이루어진 투명 도전층과, 금속 물질로 이루어진 금속층이 적층된 구조를 가질 수 있다.

이 경우, 금속 물질이 얇게 도포된 경우, 발광층(OL)에서 발생한 빛을 온전히 반사시키지 못할 수 있다. 하지만, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치는, 애노드 전극(ANO)의 하부에 배치된 평탄화 막(PL)에 확산성 반사 물질(Diffusive Reflector)이 산포되어 있다. 따라서, 발광층(OL)에서 발생한 빛들 중 애노드 전극(ANO)에 의해 반사되지 않고 투과된 빛들이 있어도 평탄화 막(PL)에 포함된 확산성 반사 물질에 의해 캐소드 전극(CAT) 방향으로 반사된다. 예를 들어, 확산성 반사 물질은, 산화 마그네슘(MgO) 및 산화 바륨(BaO)과 같은 무기 산화물질 중 선택한 어느 하나일 수 있다.

제1 실시 예에 의하면, 애노드 전극(ANO)의 하부에 배치된 평탄화 막(PL)에 확산성 반사 물질(Diffusive Reflector)이 포함되어 있으므로, 반사 효율을 극대화 할 수 있다. 더욱이, 확산성 반사 물질은 빛들을 난반사하는 특징이 있다. 즉, 확산성 반사 물질에 의해 반사된 빛들은 상부 전체 방향으로 확산될 수 있다. 그 결과, 정면 방향과 시야각 방향에서 고르게 산포된 휘도 분포를 얻을 수 있다. 정면 방향은 표시 장치에서 자발광 빛이 출광되는 방향 즉, 도 1의 +Z축 방향을 의미한다. 시야각 방향은, 정면 방향에서 기울어진 방향을 의미한다. 예를 들어, +Z축과 +X축 사이의 기울어진 방향은 좌측 시야각으로, +Z축과 -X축 사이의 기울어진 방향은 우측 시야각으로 정의할 수 있다. 또한, +Z축과 +Y축 사이의 기울어진 방향은 상부 시야각으로, +Z축과 -Y축 사이의 기울어진 방향은 하부 시야각으로 정의할 수 있다.

발광 다이오드(OLE)가 형성된 기판(SUB)의 상부 표면에는 봉지층(EN)이 더 적층되어 있다. 봉지층(EN)은 외부의 이물질에 의해 발광 다이오드(OLE)가 손상되는 것을 방지하기 위한 것이다.

봉지층(EN)은 적어도 하나의 무기층과 적어도 하나의 유기층이 적층되어 형성될 수 있다. 일례로, 봉지층(EN)은 제1 무기층(PAS1), 유기층(PCL) 및 제2 무기층(PAS2)이 순차 적층된 구조를 가질 수 있다. 제1 무기층(PAS1)과 제2 무기층(PAS2)은 수분 및 가스 침투를 방지하기 위한 것일 수 있다. 제1 무기층(PAS1)과 제2 무기층(PAS2)은 산화 실리콘 혹은 질화 실리콘과 같은 무기 물질로 형성할 수 있다. 유기층(PCL)은 고체 이물질이 발생하는 경우 이를 덮기 위한 유기 물질로 도포할 수 있다.

제1 실시 예에서는 애노드 전극(ANO)의 형상 및 발광 영역(EA)을 뱅크(BA)의 역 테이퍼 구조로 정의할 수 있다. 따라서, 화소 영역(P) 내에서 발광 영역(EA)이 차지하는 면적 비율을 최대한으로 확보할 수 있다. 이로 인해, 이 출원은 개구율과 휘도가 향상된 표시 장치를 제공할 수 있다.

도면으로 도시하지 않았으나, 봉지층(EN) 상부에는 칼라 필터 혹은 칼라 필터 기판이 배치될 수 있다. 적색 화소에는 적색 칼라 필터가 배치되고, 녹색 화소에는 녹색 칼라 필터가 배치되며, 청색 화소에는 청색 칼라 필터가 배치될 수 있다.

다른 예로, 퀀텀 닷(Quantum Dot) 혹은 양자점 물질을 칼라 필터에 더 포함할 수 있다. 일례로, 발광층(OL)이 백색광을 발광하는 경우, 적색 화소에는 적색 양자점을 구비한 적색 칼라 필터가 배치될 수 있다. 마찬가지로, 녹색 화소에는 녹색 양자점을 구비한 녹색 칼라 필터가 배치되고, 청색 화소에는 청색 양자점을 구비한 청색 칼라 필터가 배치될 수 있다. 다른 예로, 발광층(OL)이 청색광을 발광하는 경우, 청색 화소에는 칼라 필터가 배치되는 위치에 투명 물질이 배치될 수 있다. 한편, 적색 화소에는 적색 양자점을 구비한 적색 칼라 필터가 배치되고, 녹색 화소에는 녹색 양자점을 구비한 녹색 칼라 필터가 배치될 수 있다.

<제 2 실시 예>

이하, 도 5를 참조하여 이 출원의 제2 실시 예에 대해 설명한다. 도 5는 도 3의 II-II'를 따라 도시한 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 5는 설명의 편의를 위해 도 3에서 구동 박막 트랜지스터(DT)와 발광 다이오드(OLE) 부분만을 도시하였다. 또한, 제1 실시 예와 다른 예로, 탑 게이트(Top Gate) 구조를 갖는 구동 박막 트랜지스터(DT)인 경우를 도시하였다.

도 5를 참조하면, 이 출원의 제2 실시 예에 의한 전계 발광 표시장치는, 기판(SUB), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 및 봉지층(EN)을 구비한다. 구동 박막 트랜지스터(DT)는 구동 반도체 층(DA), 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 구비한다.

기판(SUB) 위에 구동 반도체 층(DA)이 형성되어 있다. 구동 반도체 층(DA)의 중앙부 위에는 게이트 절연막(GD)을 사이에 두고 구동 게이트 전극(DG)이 배치되어 있다. 구동 반도체 층(DA)과 구동 게이트 전극(DG) 위에는 중간 절연막(IL)이 적층되어 있다. 중간 절연막(IL) 위에는 구동 소스 전극(DS) 및 구동 드레인 전극(DD)이 배치되어 있다. 구동 소스 전극(DS)은 구동 반도체 층(DA)의 일측부와 접촉하고, 구동 드레인 전극(DD)은 구동 반도체 층(DA)의 타측부와 접촉한다.

구동 박막 트랜지스터(DT) 위에는 기판(SUB) 전체를 덮는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 유기 물질과 그 내부에 산포된 확산성 반사 물질을 포함할 수 있다. 평탄화 막(PL)에서 발광 영역(EA)에 대응하는 부분에는 돌출부와 함몰부가 연속으로 배치된 요철 구조를 가질 수 있다.

평탄화 막(PL) 위에는 뱅크(BA)가 형성되어 있다. 특히, 뱅크(BA)는 역 테이퍼 구조를 가지며, 발광 영역(EA)을 정의한다. 발광 영역(EA) 내부에서 평탄화 막(PL) 위에는 애노드 전극(ANO)이 적층되어 있다. 또한, 뱅크(BA)의 상부 표면 위에는 보조 전극(AE)이 적층되어 있다. 애노드 전극(ANO)은 평탄화 막(PL)에 형성된 콘택홀을 통해 구동 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 평탄화 막(PL)에 형성된 요철 구조를 반영하는 요철 구조를 갖는다.

애노드 전극(ANO) 위에서, 발광 영역(EA) 내부에는 발광층(OL)이 채워져 있다. 발광층(OL)은 보조 전극(AE) 위에는 적층되지 않는다. 발광층(OL)과 보조 전극(AE) 위에는 캐소드 전극(CAT)가 적층되어 있다. 발광 영역(EA) 내에 적층된 애노드 전극(ANO), 발광층(OL) 및 캐소드 전극(CAT)이 발광 다이오드(OLE)를 구성한다.

제2 실시 예에 의한 전계 발광 표시장치에서는 애노드 전극(ANO)이 요철 구조를 갖는다. 따라서, 애노드 전극(ANO)이 발광층(OL)과 접촉하는 면적이 증가한다. 따라서, 발광층(OL)의 발광 효율을 향상할 수 있다. 또한, 상부 발광형에서 애노드 전극(ANO)의 요철 구조로 인해, 확산성을 더 향상할 수 있다. 따라서, 모든 시야각에서 휘도가 고르게 확산된 전계 발광 표시장치를 구현할 수 있다.

또한, 제2 실시 예에 의한 애노드 전극(ANO)의 구조와 제1 실시 예에 의한 확산성 반사 입자를 구비한 평탄화 막(PL)을 함께 적용할 경우, 반사 효율을 더 향상할 수 있으며, 정면 방향과 시야각 방향에서의 휘도 분포를 균일하게 할 수 있다.

<제 3 실시 예>

이하, 도 6을 참조하여, 이 출원의 제3 실시 예에 대해 설명한다. 도 6은 도 3의 III-III'를 따라 도시한 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 6에서는 설명의 편의상 도 3에서, 박막 트랜지스터를 제외한, 화소(P) 영역을 자른 단면으로 설명한다.

도 6을 참조하면, 제3 실시 예에 의한 전계 발광 표시장치는, 평탄화 막(PL), 뱅크(BN), 발광 다이오드(OLE), 보조 전극(AE) 및 봉지층(EN)을 구비한다. 평탄화 막(PL)은 균일하고 높은 분포 밀도로 산포된 확산형 반사 물질을 포함하는 것이 바람직하다. 평탄화 막(PL) 위에는 역 테이퍼 형상을 갖는 뱅크(BN)가 형성되어 있다. 뱅크(BN)의 역 테이퍼 형상으로 인해 발광 영역(EA)이 정의된다. 뱅크(BN)의 상부 표면 위에는 제1 보조 전극(AE1)이 적층되어 있다.

평탄화 막(PL) 위에서 발광 영역(EA) 내에는 애노드 전극(ANO)이 형성되어 있다. 발광 영역(EA)의 내부 공간에는 발광층(OL)이 채워지면서, 애노드 전극(ANO)을 완전히 덮고 있다. 제1 보조 전극(AE1)이 상부 표면 위에 형성되어 있고, 역 테이퍼 형상을 갖는 뱅크(BN) 위에 투명 도전 물질을 도포하여 애노드 전극(ANO)을 형성할 수 있다. 이 경우, 제1 보조 전극(AE1) 위에는 투명 도전 물질로 형성된 제2 보조 전극(AE2)이 형성된다.

평탄화 막(PL)에는 확산성 반사 물질(Diffusive Reflecting Particles)이 산포되어 있다. 예를 들어, 평탄화 막(PL)은 폴리머(Polymer)로 이루어진 베이스 물질과 베이스 물질에 산포된 무기 산화물을 구비할 수 있다. 무기 산화물로는 산화 마그네슘(MgO) 혹은 산화 바륨(BaO)을 포함할 수 있다.

평탄화 막(PL)에 확산성 반사 물질이 포함되어 있으므로, 애노드 전극(ANO)을 투명 도전 물질로 형성하여도 상부 발광 구조를 가질 수 있다. 이 경우, 투명 도전 물질로 보조 전극(AE)을 형성하면, 캐소드 전극(CAT)의 저항을 낮추는 데 한계가 있을 수 있다. 이 경우, 뱅크(BN)을 형성할 때 금속층을 뱅크(BN) 위에 적층한 후 패턴하여, 역 테이퍼 형상을 갖고 제1 보조 전극(AE1)이 상부 표면에 배치된 뱅크(BN)를 형성한다.

일례로, 애노드 전극(ANO)은 인듐-주석 산화물(Indium-Tin Oxide) 혹은 인듐-아연 산화물(Indium-Zinc Oxide)와 같은 투명 도전 물질로 형성할 수 있다. 이 때, 제2 보조 전극(AE2)은 투명 도전 물질보다 저항이 낮은 금속 물질로 형성하는 것이 바람직하다. 그 결과, 보조 전극(AE)은 금속 물질로 이루어진 제1 보조 전극(AE1)과 그 위에 적층된 투명 도전 물질로 이루어진 제2 보조 전극(AE2)을 포함한다.

보조 전극(AE)과 발광층(OL) 위에는 캐소드 전극(CAT)이 적층되어 있다. 상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전 물질로 형성하는 것이 바람직하다. 투명 도전 물질은 면 저항이 금속보다 높기 때문에 대면적 표시장치의 경우, 높은 면 저항으로 인해 캐소드 전극(CAT)에 인가되는 저 전압 신호가 변화될 수 있다. 이를 방지하기 위해 보조 전극(AE)은 캐소드 전극(CAT)의 면 저항을 낮출 수 있는 금속 물질을 포함하는 제1 보조 전극(AE1)이 접촉되어 있다.

이 출원의 제3 실시 예에서는, 캐소드 전극(CAT)의 저항을 낮추기 위해 상대적으로 낮은 저항을 갖는 금속 물질로 형성한 제2 보조 전극(AE2)을 더 구비하는 특징이 있다. 그 결과, 캐소드 전극(CAT)에 인가되는 저 전위 신호가 변화되는 것을 방지하여, 우수한 화질을 제공할 수 있다.

제3 실시 예에 의한 전계 발광 표시장치는 상부 발광형의 구조를 갖는다. 애노드 전극(ANO)에 반사 금속 물질을 사용하는 경우, 발광층(OL)에서 발생한 빛이 애노드 전극(ANO)에 의해 반사되는데, 평면 구조를 갖는 애노드 전극(ANO)에서 반사될 때, 빛의 강도가 정면 방향으로 집중될 수 있다. 그 결과, 시야각 방향에서는 휘도가 현저히 낮아지는 문제가 발생할 수 있다. 하지만, 제3 실시 예에서는 애노드 전극(ANO)에 반사 금속 물질을 사용하지 않고, 투명 도전 물질을 사용한다. 또한, 상부 발광형을 구현하기 위해 애노드 전극(ANO)의 하부에 배치된 평탄화 막(PL)에 확산성 반사 입자들이 산포된 구조를 갖는다. 따라서, 발광층(OL)에서 생성된 빛은 주로 평탄화 막(PL)에 산포된 확산성 반사 입자들에 의해 반사된다. 이 경우, 상부 방향으로 고르게 확산되어 반사되므로, 모든 시야각에서 균일한 휘도를 확보할 수 있다.

<제 4 실시 예>

이하, 도 7을 참조하여, 이 출원의 제4 실시 예에 대해 설명한다. 도 7은 도 3의 III-III'를 따라 도시한 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 6에서는 설명의 편의상 도 3에서, 박막 트랜지스터를 제외한, 화소(P) 영역을 자른 단면으로 설명한다. 특히, 발광 다이오드(OLE)를 중심으로 설명한다.

도 7을 참조하면, 제4 실시 예에 의한 전계 발광 표시장치는, 평탄화 막(PL), 뱅크(BN), 발광 다이오드(OLE), 보조 전극(AE) 및 봉지츠(EN)을 구비한다. 평탄화 막(PL) 위에는 뱅크(BN)이 형성되어 있다. 뱅크(BN)는 평탄화 막(PL)에서 발광 영역(EA)을 정의한다.

특히, 뱅크(BN)는 제1 뱅크(BN1)와 제2 뱅크(BN2)를 구비한다. 제1 뱅크(BN1)은 제1 폭(W1)과 제1 높이(H1)을 갖는다. 제2 뱅크(BN2)는 제1 뱅크(BN1) 위에 형성되어 있다. 제2 뱅크(BN2)는 제2 폭(W2)과 제2 높이(H2)를 갖는다. 제2 폭(W2)는 제1 폭(W1)보다 넓은 것이 바람직하다. 예를 들어, 제1 폭(W1)은 제2 폭(W2)의 50% 내지 80%의 폭을 갖는 것이 바람직하다.

또한, 제2 높이(H2)는 제1 높이(H1)보다 작은 것이 바람직하다. 일례로, 제1 높이(H1)은 전체 뱅크(BN) 높이의 70% 내지 80%에 해당하는 높이를 가질 수 있다. 따라서, 제2 높이(H2)는 전체 뱅크(BN) 높이의 20% 내지 30%에 해당하는 높이를 가질 수 있다. 다시 설명하면, 제1 뱅크(BN1)의 제1 높이(H1)와 제2 뱅크(BN2)의 제2 높이(H2)의 비율은 7:3 내지 8:2 중 어느 한 값을 가질 수 있다.

제1 뱅크(BN1)과 제2 뱅크(BN2)가 적층된 구조는 역 테이퍼 형상을 이룬다. 역 테이퍼 구조를 갖는 뱅크(BN)가 배치된 평탄화 막(PL) 위에 금속 물질을 도포함으로써, 발광 영역(EA)에 배치된 애노드 전극(ANO)이 형성된다. 이와 동시에 제2 뱅크(BN2)의 상부 표면 위에는 보조 전극(AE)이 형성된다.

발광 영역(EA) 내부 공간에는 발광층(OL)이 애노드 전극(ANO)을 완전히 덮도록 적층된다. 일례로, 발광층(OL)은 제1 뱅크(BN1)으로 둘러싸인 내부 공간을 채우도록 도포될 수 있다. 즉, 발광층(OL)의 상부 표면은 제1 뱅크(BN1)과 제2 뱅크(BN2)의 계면에 대응하되, 발광 영역(EA)의 중심부에서 낮은 높이를 갖는 단면 프로파일을 가질 수 있다.

보조 전극(AE)과 발광층(OL)의 상부 표면 위에는 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 기판(SUB)의 표시 영역(DA) 전체에 걸쳐 연속되도록 형성될 수 있다. 상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전 물질로 형성하는 것이 바람직하다. 투명 도전 물질은 금속 물질보다 면 저항이 높기 때문에, 대면적 표시 장치에서 상부 발광형을 구성할 때, 캐소드 전극(CAT)의 면 저항이 높아질 수 있다. 면 저항이 낮은 금속 물질로 형성된 보조 전극(AE)이 캐소드 전극(CAT)과 접촉하기 때문에, 캐소드 전극(CAT)의 저항을 낮출 수 있는 구조를 갖는다.

캐소드 전극(CAT) 위에는 봉지층(EN)이 적층되어 있다. 봉지층(EN)은 제1 실시 예의 것과 동일하므로, 상세한 설명은 생략한다.

<제 5 실시 예>

이하, 도 8을 참조하여, 이 출원의 제5 실시 예에 대해 설명한다. 도 8은 도 1의 IV-IV'를 따라 도시한 이 출원의 제5 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 8은, 기판(SUB)의 표시 영역(DA)과 비 표시 영역(NDA)의 경계 부분의 단면 구조를 도시한 도면이다.

도 8을 참조하면, 이 출원의 제5 실시 예에 의한 전계 발광 표시장치는, 기판(SUB), 구동 박막 트랜지스터(DT), 저 전위 단자(VSS), 평탄화 막(PL), 뱅크(BN), 오버 코트층(OC), 보조 전극(AE), 발광 다이오드(OLE) 및 봉지층(EN)을 구비한다. 기판(SUB)은 표시 영역(DA)과 비 표시 영역(NDA)를 구비한다. 표시 영역(DA)은 기판(SUB)의 중앙부 대부분을 차지한다. 비 표시 영역(NDA)은 표시 영역(DA)의 외측에 배치된다.

기판(SUB) 위에서 표시 영역(DA) 내에는 구동 박막 트랜지스터(DT)가 형성되어 있다. 또한, 구동 박막 트랜지스터(DT)의 구동 소스 전극(DS) 및 구동 드레인 전극(DD)과 동일한 층에 동일한 물질로 비 표시 영역(NDA)에 형성된 저 전위 단자(VSS)가 형성되어 있다.

구동 박막 트랜지스터(DT)와 저 전위 단자(VSS)가 형성된 기판(SUB) 전체 표면 위에는 평탄화 막(PL)이 도포되거 있다. 평탄화 막(PL) 위에는 뱅크(BN)와 오버 코트층(OC)가 형성되어 있다.

뱅크(BN)는 표시 영역(DA) 전체에 걸쳐 형성되며, 발광 영역(EA)을 둘러싸는 그물(Mesh) 형상을 갖는다. 특히, 뱅크(BN)는 발광 영역(EA) 내에 애노드 전극(ANO)이 도포되도록 하기 위한 역 테이퍼 구조를 갖는다. 따라서, 표시 영역(DA)과 비 표시 영역(NDA)의 경계부에 형성된 단면 형상도 역 테이퍼 구조를 갖는다. 이 경우, 보조 전극(AE)이 뱅크(BN)의 상부 표면에만 형성되므로, 보조 전극(AE)을 뱅크(BN)를 넘어 비 표시 영역(NDA)에 배치된 패드 단자와 연결하기 어렵다. 이를 위해서, 뱅크(BN)의 최 외곽 영역에는 정 테이퍼 형상을 갖도록 하는 오버 코트층(OC)이 더 형성될 수 있다.

오버 코트층(OC)은 뱅크(BN)의 최 외곽 테두리에만 형성하는 것이 바람직하다. 그 결과 최 외각에 배치된 뱅크(BN)는 내측면에서 역 테이퍼 형상을 갖지만, 외측면에서는 오버 코트층(OC)에 의해 정 테이퍼 형상을 가질 수 있다.

뱅크(BN) 및 오버 코트층(OC)이 형성된 기판(SUB) 위에 금속 물질을 도포하여, 발광 영역(EA)에는 애노드 전극(ANO)을 형성함과 동시에, 뱅크(BN) 위에는 보조 전극(AE)을 형성한다. 또한, 보조 전극(AE)은, 최 외각에 배치된 뱅크(BN)에서는 뱅크(BN)의 상부 표면에서 비 표시 영역(DA)에 배치된 저 전위 단자(VSS)까지 연장될 수 있다. 즉, 보조 전극(AE)은 저 전위 단자(VSS)와 연결된다.

뱅크(BN)에 의해 정의된 발광 영역(EA) 내부에는 발광층(OL)이 채워져 있다. 발광층(OL)과 보조 전극(AE) 위에는 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 뱅크(BN)에 배치된 모든 보조 전극(AE)들과 면 접촉하고 있으며, 보조 전극(AE)을 통해 저 전위 단자(VSS)에 연결된다.

도 8에서는 캐소드 전극(CAT)이 최 외각에 배치된 뱅크(BN)의 상부 표면까지만 도포된 구조를 도시하였다. 하지만 이에 국한되는 것은 아니며, 최외각에 배치된 뱅크(BN)에서 오버 코트층(OC)을 타고 넘어 비 표시 영역(NDA)에 배치된 저 전위 단자(VSS)까지 연장될 수도 있다.

발광 다이오드(OLE) 위에는 봉지층(EN)이 적층되어 있다. 봉지층(EN)의 구조는 제1 실시 예와 동일하므로, 상세한 설명은 생략한다.

상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

DA: 표시 영역 NDA: 비 표시 영역
OLE: 발광 다이오드 DT: 구동 박막 트랜지스터
ANO: 애노드 전극 OL: 발광층
CAT: 캐소드 전극 EN: 봉지층
PL: 평탄화 막 BN: 뱅크
BN1: 제1 뱅크 BN2: 제2 뱅크
EA: 발광 영역 P: 화소
AE: 보조 전극 AE1: 제1 보조 전극
AE2: 제2 보조 전극

Claims (14)

1. 기판 위에서 매트릭스 방식으로 배치된 다수 개의 화소 영역;
   상기 화소 영역 내에 배치된 박막 트랜지스터;
   상기 박막 트랜지스터를 덮는 평탄화 막;
   상기 평탄화 막 위에서 발광 영역을 정의하는 뱅크;
   상기 뱅크의 상부 표면에 배치된 보조 전극;
   상기 뱅크에 의해 정의된 상기 발광 영역에 대응하여 상기 평탄화 막 위에 배치된 애노드 전극;
   상기 발광 영역 내에 도포된 발광층;
   상기 보조 전극 및 상기 발광층의 상부 표면을 덮으며, 투명 도전 물질을 구비한 캐소드 전극을 포함하는 전계 발광 표시장치.
2. 제 1 항에 있어서,
   상기 뱅크는,
   상기 평탄화 막 위에 배치된 하부 표면의 폭이 상기 상부 표면의 폭보다 작은 역 테이퍼 형상을 갖는 전계 발광 표시장치.
3. 제 2 항에 있어서,
   상기 역 테이퍼 형상을 갖는 상기 뱅크의 밑각은, 110도 내지 140도 중 어느 한 각도를 갖는 전계 발광 표시장치.
4. 제 2 항에 있어서,
   상기 유기 발광층은, 상기 뱅크 높이의 70% 내지 80%까지 채워진 전계 발광 표시장치.
5. 제 2 항에 있어서,
   상기 기판은,
   상기 화소 영역들이 배치된 표시 영역;
   상기 표시 영역을 둘러싸는 비 표시 영역을 포함하며,
   상기 표시 영역과 상기 비 표시 영역의 경계부에 배치된 상기 역 테이퍼 형상을 갖는 상기 뱅크를 덮으며 정 테이퍼 형상을 갖는 오버 코트층을 더 포함하는 전계 발광 표시장치.
6. 제 5 항에 있어서,
   상기 보조 전극은,
   상기 오버 코트층의 상부 표면을 따라 상기 비 표시 영역으로 연장되어, 상기 비 표시 영역에 배치된 저 전위 단자에 연결된 전계 발광 표시장치.
7. 제 1 항에 있어서,
   상기 뱅크는,
   상기 평탄화 막 위에 형성되며, 제1 폭을 갖는 제1 뱅크; 그리고
   상기 제1 뱅크 위에 형성되며, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 뱅크를 구비하는 전계 발광 표시장치.
8. 제 7 항에 있어서,
   상기 제1 뱅크는, 상기 뱅크 전체 높이의 70% 내지 80%에 대응하는 제1 높이를 갖고,
   상기 제2 뱅크는, 상기 뱅크 전체 높이의 30% 내지 20%에 대응하는 제2 높이를 가지며,
   상기 유기 발광층은, 상기 제1 뱅크의 높이까지 채워진 전계 발광 표시장치.
9. 제 1 항에 있어서,
   상기 보조 전극은,
   금속 물질을 포함하고,
   상기 애노드 전극은,
   상기 평탄화 막 위에서 상기 뱅크의 상기 상부 표면에 의해 노출된 영역에 배치되며, 상기 보조 전극과 동일한 물질을 포함하는 전계 발광 표시장치.
10. 제 1 항에 있어서,
    상기 평탄화 막은,
    확산성 반사 입자들을 포함하는 전계 발광 표시장치.
11. 제 10 항에 있어서,
    상기 보조 전극은,
    금속층; 그리고
    상기 금속층 위에 적층된 투명 도전층을 포함하고,
    상기 애노드 전극은,
    상기 투명 도전층과 동일한 물질을 포함하는 전계 발광 표시장치.
12. 제 10 항에 있어서,
    상기 금속층은,
    알루미늄(Al), 구리(Cu), 은(Ag) 및 이들 중 적어도 2개로 이루어진 합금을 구비하고,
    상기 투명 도전층은,
    인듐-아연 산화물(Indium-Zinc Oxide) 및 인듐-주석 산화물(Indium-Tin Oxide) 중 어느 하나를 구비한 전계 발광 표시장치.
13. 제 1 항에 있어서,
    상기 평탄화 막은,
    상기 뱅크에 의해 노출된 영역에서 연속 배치된 돌출부와 함몰부를 구비하고,
    상기 애노드 전극은,
    상기 돌출부와 상기 함몰부에 대응하는 요철 구조를 갖는 전계 발광 표시장치.
14. 제 1 항에 있어서,
    상기 보조 전극은,
    알루미늄(Al), 구리(Cu), 은(Ag) 및 이들 중 적어도 2개로 이루어진 합금을 포함하는 전계 발광 표시장치.

Images