KR20240009189A

KR20240009189A - 전계 발광 표시장치

Info

Publication number: KR20240009189A
Application number: KR1020220086356A
Authority: KR
Inventors: 윤규한
Original assignee: 엘지디스플레이 주식회사
Priority date: 2022-07-13
Filing date: 2022-07-13
Publication date: 2024-01-22
Also published as: US20240023385A1; CN117412621A

Abstract

이 명세서는 전계 발광 표시장치에 관한 것이다. 이 명세서에 따른 전계 발광 표시장치는, 기판, 평탄화 막, 뱅크층, 캐소드 전극, 트랜치 그리고 공통 배선을 포함한다. 기판은, 표시 영역, 그리고 표시 영역을 둘러싸는 비-표시 영역을 구비한다. 평탄화 막은, 표시 영역 및 비-표시 영역을 덮는다. 뱅크층은, 평탄화 막 위에서 표시 영역 및 비-표시 영역에 배치된다. 캐소드 전극은, 표시 영역의 발광층 위에서 비-표시 영역까지 연장되어 배치된다. 트랜치는, 비-표시 영역에서 표시 영역을 둘러싼다. 공통 배선은, 트랜치의 외곽에서 표시 영역을 둘러싼다. 트랜치는 일정 폭에 대응하는 뱅크층 및 평탄화 막을 제거하여, 평탄화 막 하부에 배치된 박막층의 상부면을 노출하는 함몰 형상을 갖는다.

Description

전계 발광 표시장치{ELECTROLUMINESENCE DISPLAY}

이 명세서는 전계 발광 표시장치에 관한 것이다. 특히, 이 명세서는 수분 침투경로를 차단하는 트랜치를 구비한 전계 발광 표시장치에 관한 것이다.

표시장치들 중에서 전계 발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트가 필요하지 않아 경량 박형이 가능하며, 소비 전력이 유리한 장점이 있다. 특히, 전계 발광 표시장치 중 유기 발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다.

전계 발광 표시장치는 다수 개의 전계 발광 다이오드를 포함한다. 전계 발광 다이오드는, 애노드 전극, 애노드 전극 상에 형성되는 발광층, 그리고 발광층 위에 형성되는 캐소드 전극을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면, 애노드 전극에서는 정공이 캐소드 전극에서는 전자가 각각 발광층으로 이동된다. 발광층에서 정공과 전자가 결합할 때, 여기 과정에서 여기자(exiton)가 형성되고, 여기자로부터의 에너지로 인해 빛이 발생한다. 전계 발광 표시장치는, 뱅크에 의해 개별적으로 구분되는 다수 개의 전계 발광 다이오드의 발광층에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.

전계 발광 표시장치를 구성하는 여러 소자들을 외부의 이물질 및 수분으로부터 보호하기 위한 봉지부를 포함할 수 있다. 봉지부는 발광 다이오드가 형성된 기판의 상부 표면을 덮는 구조로서, 외부로부터의 이물질 침투를 방지한다. 하지만, 봉지부가 덮는 발광 다이오드 층의 아래에는 유기 물질로 이루어진 층들이 적층될 수 있다. 예를 들어, 뱅크나 평탄화 막이 대표적인 유기층일 수 있다. 이러한 유기층의 측면으로부터 수분과 같은 이물질이 침투할 경우, 유기층을 따라 수분이 발광 다이오드가 형성된 내측으로 전파될 수 있다. 따라서, 측면으로부터 침투하는 수분이 내측에 배치된 소자들에 영향을 줄 수 없도록 차단하는 구조적 개선이 필요하다.

이 명세서는 외부로부터 침투한 수분과 같은 이물질이 유기막을 통해 표시 장치의 내부로 전파되는 것을 방지할 수 있는 트랜치를 갖는 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다.

상기 목적을 달성하기 위한 이 명세서의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 평탄화 막, 뱅크층, 캐소드 전극, 트랜치 그리고 공통 배선을 포함한다. 기판은, 표시 영역, 그리고 표시 영역을 둘러싸는 비-표시 영역을 구비한다. 평탄화 막은, 표시 영역 및 비-표시 영역을 덮는다. 뱅크층은, 평탄화 막 위에서 표시 영역 및 비-표시 영역에 배치된다. 캐소드 전극은, 표시 영역의 발광층 위에서 비-표시 영역까지 연장되어 배치된다. 트랜치는, 비-표시 영역에서 표시 영역을 둘러싼다. 공통 배선은, 트랜치의 외곽에서 표시 영역을 둘러싼다. 트랜치는 일정 폭에 대응하는 뱅크층 및 평탄화 막을 제거하여, 평탄화 막 하부에 배치된 박막층의 상부면을 노출하는 함몰 형상을 갖는다.

일례로, 평탄화 막 하면과 접촉하며 표시 영역 및 비-표시 영역에 배치되며, 질화막으로 이루어진 보호막을 더 포함한다.

일례로, 평탄화 막 아래에서, 트랜치와 중첩하여 배치되며, 공통 배선과 동일한 물질로 이루어진 금속 보호층을 더 포함한다.

일례로, 트랜치가 형성된 평탄화 막과 뱅크층 사이에 배치되어 공통 배선과 전기적으로 연결된 연결 패턴을 더 구비한다. 연결 패턴은, 제1 평탄부, 제2 평탄부 및 연결부를 구비한다. 제1 평탄부는 트랜치에서 표시 영역에 가까운 제1변의 평탄화 막 표면에 배치된다. 제2 평탄부는 트랜치에서 기판의 외측에 가까운 제2변의 평탄화 막 표면에 배치된다. 연결부는, 제1 평탄부와 제2 평탄부를 연결하며 트랜치의 내측벽에 형성된다.

일례로, 캐소드 전극은, 트랜치에 노출된 연결 패턴과 연결된다.

일례로, 뱅크층은, 제1 평탄부의 일부를 노출하는 제1 콘택홀, 그리고 제2 평탄부의 일부를 노출하는 제2 콘택홀을 더 포함한다. 캐소드 전극은, 제1 콘택홀을 통해 제1 평탄부와 연결되고, 제2 콘택홀을 통해 제2 평탄부와 연결된다. 캐소드 전극은 트랜치의 뱅크층에 노출된 연결부와는 접촉하지 않는다.

일례로, 비-표시 영역에서 평탄화 막에 위에 배치되며, 공통 배선을 노출하도록 평탄화 막에 형성된 공통 배선 콘택홀을 통해 공통 배선과 연결된 공통 연결단자를 더 포함한다. 캐소드 전극은, 뱅크층에 형성된 공통 콘택홀을 통해 상기 공통 연결단자와 연결된다.

일례로, 전계 발광 표시장치는, 박막 트랜지스터, 애노드 전극 그리고 발광층을 더 포함한다. 박막 트랜지스터는, 기판의 표시 영역에 형성된다. 애노드 전극은, 평탄화 막 위에서 표시 영역에 형성된다. 발광층은, 표시 영역 내에서 애노드 전극과 뱅크층 상에 배치된다.

또한, 이 명세서에 의한 전계 발광 표시장치는, 기판, 무기막, 제1 유기막, 제1 트랜치, 연결 단자, 제2 유기막, 제2 트랜치, 제1 콘택홀, 제2 콘택홀 및 캐소드 전극을 포함한다. 무기막은, 기판 위에 적층된다. 제1 유기막은, 무기막 위에 적층된다. 제1 트랜치는, 제1 유기막에 형성된다. 연결 단자는, 제1 유기막 위에 배치되고, 제1 트랜치에 적층된다. 제2 유기막은, 제1 유기막과 연결 단자 위에 적층된다. 제2 트랜치는, 제2 유기막에 형성되어 연결 단자의 중앙부를 노출한다. 제1 콘택홀은, 제2 유기막에서 제2 트랜치의 일측변 외부에 형성되어 연결 단자의 제1 측부를 노출한다. 제2 콘택홀은, 제2 유기막에서 제2 트랜치의 타측변 외부에 형성되어 연결 단자의 제2 측부를 노출한다. 캐소드 전극은, 제1 콘택홀을 통해 연결 단자의 제1 측부와 연결되고, 제2 콘택홀을 통해 연결 단자의 제2 측부와 연결되되, 제2 트랜치에서 단선된다.

일례로, 제1 트랜치와 제2 트랜치는 기판의 표면에 수직인 방향으로 중첩된다.

일례로, 제2 측부의 외측에서 제1 유기막 아래에 형성된 공통 배선을 더 포함한다. 캐소드 전극은 상기 공통 배선과 전기적으로 연결된다.

일례로, 기판은, 표시 영역과 상기 표시 영역을 둘러싸는 비-표시 영역을 구비한다. 제1 트랜치 및 제2 트랜치는 비-표시 영역에서 표시 영역에 가깝게 배치된다.

일례로, 제1 및 제2 트랜치는 표시 영역을 둘러싸는 폐곡선 형상을 갖는다. 제1 콘택홀은, 비-표시 영역에서 표시 영역과 제1 및 제2 트랜치 사이에서 표시 영역을 둘러싸는 폐곡선 형상을 갖는다. 제2 콘택홀은, 제1 및 제2 트랜치의 외측부에 제1 및 제2 트랜치를 둘러싸는 폐곡선 형상을 갖는다.

일례로, 표시 영역은, 다수 개의 화소들이 배치된다. 각 화소는 구동 소자 및 구동 소자에 연결된 발광 소자를 구비한다. 발광 소자는, 제1 유기막 위에 형성된 애노드 전극, 애노드 전극 위에 배치된 발광층, 그리고 발광층 위에 배치된 캐소드 전극을 포함한다.

일례로, 무기층은, 질화막을 포함한다.

일례로, 무기층은, 제2 측부의 외측에서 제1 유기막 아래에 형성된 공통 배선과 동일한 물질로 이루어진다.

일례로, 무기층 아래에 배치된 버퍼층 그리고 버퍼층 아래에서 기판 위에 형성된 도전층을 더 포함한다. 연결 단자는 도전층과 전기적으로 연결된다.

이 명세서에 따른 전계 발광 표시장치는 표시 영역을 둘러싸며, 소정의 폭에 대응하는 유기막을 제거한 트랜치를 구비한다. 따라서, 유기막의 측벽에서 침투한 수분과 같은 이물질이 유기막을 따라 전파되는 경로를 단절할 수 있다. 따라서, 표시 영역 내에 형성된 소자들을 수분과 같은 이물질에 의해 손상을 받지 않도록 보호할 수 있다. 그 결과 발광 소자와 구동 소자를 보호하며, 그 성능을 오랜 기간 유지할 수 있으며, 양질의 화질을 제공한다.

위에서 언급된 이 명세서의 효과 외에도, 이 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 이 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 이 명세서에 의한 전계 발광 표시장치를 나타내는 평면도이다.
도 2는 이 명세서에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 의 절취선 I-I'를 따라 도시한 확대 단면도이다.
도 3은 이 명세서에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1에서 원형 'V' 부분에서 게이트 구동부를 확대한 확대 평면도이다.
도 4는 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 6은 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제3 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 7은 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제4 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 8은 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제5 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 9는 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제6 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 10은 이 명세서의 제7 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 평면도이다.
도 11은 도 10의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제7 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다.

이 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 명세서는 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 명세서의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 명세서의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 명세서에 의한 발명은 청구항의 범주에 의해 정의될 뿐이다.

이 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 이 명세서에 도시된 사항에 한정되는 것은 아니다. 이 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 명세서의 예를 설명할 때, 관련된 공지 기술에 대한 구체적인 설명이 이 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이 명세서의 예시적인 실시 예들을 첨부된 도면을 상세히 참조하여 설명한다. 도면 전체에 걸쳐 동일한 참조 번호는 동일하거나 유사한 구성 요소들을 지칭하는 데 사용한다. 이 명세서의 명세서에서 다른 도면에서 유사한 구성 요소를 나타내기 위해 이미 사용된 유사한 참조 부호는 가급적 하나의 구성 요소에 대해 사용된다. 이하의 설명에서 이 명세서이 속하는 기술 분야에서 통상의 지식을 가진 자에게 알려진 기능 및 구성이 이 명세서의 본질적인 구성과 무관한 경우 그 상세한 설명은 생략할 수 있다. 이 명세서에 기재된 용어는 다음과 같이 이해되어야 한다.

이 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 이 명세서의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

이 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 명세서에 따른 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.

이하, 첨부된 도면을 참조하여 이 명세서에 의한 전계 발광 표시장치에 대해 상세히 설명한다. 도 1은 이 명세서에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 평면도이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 이 명세서에 의한 전계 발광 표시장치는 기판(110), 화소(P), 트랜치(TR), 공통 전극(CAT), 공통 전원 배선(VSS), 구동 전류 공급선(VSD), 게이트(혹은 스캔) 구동부(200), 댐 구조물(DM), 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450) 및 타이밍 제어부(500)를 포함할 수 있다.

기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(AA), 및 비-표시 영역(NDA)으로 구분될 수 있다. 표시 영역(AA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(AA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 복수의 화소들 각각은 스캔 배선들과 데이터 배선들을 포함한다.

비-표시 영역(NDA)에는 트랜치(TR), 공통 전원 배선(VSS), 구동 전류 공급선(VSD), 게이트(혹은 스캔) 구동부(200), 댐 구조물(DM), 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450) 및 타이밍 제어부(500)가 배치될 수 있다.

트랜치(TR)는 표시 영역(AA)의 외곽을 따라 표시 영역(AA)을 둘러싸는 폐곡선 형상을 가질 수 있다. 일례로, 표시 영역(AA)이 사각형상을 갖는 경우, 트랜치(TR)도 사각 띠 형상을 가질 수 있다. 트랜치(TR)의 상세한 구조에 대해서는 후술한다.

공통 전원 배선(VSS)은 기판(110)의 비-표시 영역(NDA) 상에 배치된다. 공통 전원 배선(VSS)은 표시 영역(AA)를 둘러싸는 폐곡선 형상을 가질 수 있다. 경우에 따라서, 도 1에 도시한 바와 같이, 공통 전원 배선(VSS)은 표시 영역(AA)의 3변을 둘러싸되, 1변에서는 부분적으로 단선된 형상으로 배치될 수 있다. 일 예에 따른 공통 전원 배선(VSS)은 일정한 라인 폭을 가지면서 기판(110)의 표시 영역(AA)에 인접한 비-표시 영역(NDA)의 좌측변, 상변 및 우측변을 따라 배치되고, 비-표시 영역(NDA1)의 하변에서는 부분적으로 끊어지 형상을 갖는다. 하지만, 끊어지 부분에서, 공통 전원 배선(VSS)은 기판(110)의 하변을 향해 연장되어 공통 패드(CPP)로 연결될 수 있다.

공통 전극(CAT)은 표시 영역(AA)의 전체 면적에 걸쳐 배치되며, 표시 영역에서 확장되어 공통 전원 배선(VSS)의 일부와 물리적 및 전기적으로 연결될 수 있다. 일례로, 공통 전극(CAT)은 표시 영역(AA)에서 비-표시 영역(NDA)에 배치된, 트랜치(TR)를 덮고, 게이트 구동부(200)를 덮으며, 공통 전류 배선(VSS) 일부까지 덮도록 확장될 수 있다.

구동 전류 공급선(VSD)은 공통 전원 배선(VSS)과 트랜치(TR) 사이에 배치될 수 있다. 특히, 구동 전류 공급선(VSD)은 공통 전극(CAT)과 일정 거리 떨어져 배치되는 것이 바람직하다. 구동 전류 공급선(VSD)은 표시 영역(AA)에 배치되는 구동 전류 배선(도시하지 않음)에 구동 전류를 공급하기 위한 배선이다. 구동 전류 공급선(VSD)에서 분기하여, 기판(110)의 하변에 배치된 패드부(300)로 연장되어, 구동 전류 패드(VDP)에 연결될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 기판(110)의 표시 영역(AA)의 일측 바깥쪽의 비-표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

패드부(300)는 표시 영역(AA)에 공급하는 다양한 전기적 신호들을 입력 받는 패드 단자들이 배치되는 영역일 수 있다. 일례로, 패드부(300)에는 공통 패드(CPP), 구동 전류 패드(VDP) 및 데이터 패드들(도시하지 않음)이 배치될 수 있다. 데이터 패드들은, 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 공급할 데이터 신호들을 수신한다.

댐 구조체(DM)는 기판(110)의 비-표시 영역(NDA)에 마련되어 표시 영역(AA) 주변을 둘러싸는 폐곡선 구조를 가질 수 있다. 일례로, 댐 구조체(DM)는 공통 전원 배선(VSS)의 외측에 배치됨으로써 기판(110) 위에서 최 외각부에 위치할 수 있다. 패드부(300)는 댐 구조체(DM)의 외측 영역에 배치되는 것이 바람직하다. 도 1에서는 댐 구조체(DM)가 최외곽에 배치된 경우를 도시하였지만, 이에 국한하는 것은 아니다. 다른 예로, 댐 구조체(DM)는 공통 전원 배선(VSS)과 게이트 구동 회로(200) 사이에 배치될 수 있다. 또 다른 예로, 댐 구조체(DM)는 표시 영역(AA)과 게이트 구동 회로(200) 사이에 배치될 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되어, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(AA)의 일측 바깥쪽의 비-표시 영역(NDA)에 마련된 패드부(300)에 부착될 수 있다.

연성 배선 필름(430)에는 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(anisotropic conducting film)을 이용하여 패드부(300) 상에 부착되며, 이로 인해 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.

도 2는 이 명세서에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 명세서에 의한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.

도 1 내지 도 3을 참조하면, 발광 표시장치의 한 화소(P)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)을 포함한다. 데이터 배선(DL)의 끝 단에는 비-표시 영역(NDA)의 패드부(300)에 형성된 데이터 패드(도시하지 않음)가 배치되어 있다. 구동 전류 배선(VDD)의 끝 단에는 비-표시 영역(NDA)의 패드부(300)에 형성된 구동 전류 패드(VDP)가 배치되어 있다. 도면으로 도시하지 않았지만, 스캔 배선(SL)의 끝 단은 게이트 구동부(200)에 연결될 수 있다. 또한, 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)에는 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.

예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)의 일부이거나, 도 3과 같이 스캔 배선(SL)에서 분기될 수 있다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동시킬 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 스위칭 드레인 전극(SD)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 형성될 수 있다.

구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 구동 박막 트랜지스터(DT)의 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량을 조정한다.

<제1 실시 예>

이하, 도 4를 더 참조하여, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치의 단면 구조를 설명한다. 도 4는 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 1 내지 도 3는 이 명세서의 다양한 실시 예들에 대한 설명에서 공통적으로 사용한다.

도 4에서는 바텀-게이트 구조의 박막 트랜지스터들(ST, DT)이 형성된 구조를 도시하였다. 바텀-게이트 구조는, 게이트 전극이 먼저 형성되고, 게이트 전극을 덮는 게이트 절연막 위에 반도체 층이 형성된 구조이다. 일례로, 게이트 전극(SG, DG)이 기판(110) 위에 먼저 형성되고, 게이트 전극(SG, DG)을 덮는 게이트 절연막(GI) 위에 반도체 층(SA, DA)이 형성된 구조를 갖는다. 하지만, 이에 국한하는 것은 아니며, 다른 예로, 탑-게이트 구조의 박막 트랜지스터를 구비할 수도 있다. 탑-게이트 구조는 반도체 층이 먼저 형성되고, 반도체 층을 덮는 게이트 절연막 위에 게이트 전극이 형성된 구조이다. 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.

기판(110) 위에 스위칭 게이트 전극(SG) 및 구동 게이트 전극(DG)가 형성되어 있다. 또한, 게이트 구동부(200)에도 게이트 전극이 형성될 수 있다. 게이트 전극(SG, DG) 위에는 게이트 절연막(GI)이 기판(110) 전체 표면에 걸쳐 적층되어 있다.

게이트 절연막(GI) 위에는 반도체 층(SA, DA)이 형성되어 있다. 일례로, 스위칭 게이트 전극(SG)과 중첩하도록 스위칭 반도체 층(SA)이 형성되어 있고, 구동 게이트 전극(DG)과 중첩하도록 구동 반도체 층(DA)이 형성되어 있다. 반도체 층(SA, DA)을 산화물 반도체 물질로 형성하는 경우, 제조 공정에서 수소 입자의 침투를 방지하기 위해 게이트 절연막(GI)은 산화 실리콘으로 형성하는 것이 바람직하다.

반도체 층(SA, DA) 위에는 소스-드레인 전극(SS, SD, DS, DD)이 형성되어 있다. 일례로, 스위칭 반도체 층(SA) 위에는, 일측변과 접촉하는 스위칭 소스 전극(SS)이 형성되고, 일정 거리 이격하여 타측변에 접촉하는 스위칭 드레인 전극(SD)이 형성되어 있다. 또한, 구동 반도체 층(DA) 위에는, 일측변과 접촉하는 구동 소스 전극(DS)이 형성되고, 일정 거리 이격하여 타측변에 접촉하는 구동 드레인 전극(DD)이 형성되어 있다.

이와 같이, 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성된 기판(110)의 전체 표면 위에는 보호막(PAS)이 적층될 수 있다. 보호막(PAS)은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다.

박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 평탄화 막(PL)은 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 유기 물질로 이루어진 평탄화 막(PL)이 무기 물질로 이루어진 보호막(PAS) 위에 면 접촉을 이루며 적층되는데, 그 계면에서 박리 현상이 발생할 수 있다. 일례로, 산화 실리콘과 같은 무기막은 유기막과의 계면 특성이 좋지 않아, 산화막 위에 적층된 유기막이 쉽게 박리될 수 있다. 하지만, 질화 실리콘과 같은 질화막은 유기막과의 계면 특성이 우수하여, 질화막 위에 적층된 유기막이 박리되지 않고, 접촉 성능이 우수하다. 따라서, 평탄화 막(PL)과 면 접촉하는 보호막(PAS)은 질화 실리콘으로 형성하는 것이 바람직하다.

한편 질화 실리콘은 제조 공정에서 수소 입자를 다량 발생할 수 있다. 반도체 층(SA, DA)이 산화물 반도체 물질로 이루어진 경우, 수소 입자가 반도체 층(SA, DA)으로 지나치게 많이 확산될 경우, 반도체 층(SA, DA)의 채널 영역의 특성이 열화될 수 있다. 이를 방지하기 위해, 보호막(PAS)은 산화 실리콘으로 형성하는 것이 바람직하다. 하지만, 앞에서 설명하였듯이 보호막(PAS) 위에 평탄화 막(PL)이 형성되므로, 양호한 계면 특성을 확보하기 위해서는 질화막을 사용하는 것이 바람직하다. 이 경우, 보호막(PAS)은 하부에는 산화 실리콘으로 이루어진 산화막 그리고, 그 위에 질화 실리콘으로 이루어진 질화막을 포함하도록 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.

발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저-전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.

평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는, 광 반사율이 우수한 금속 물질로 형성할 수 있다. 예를 들어, 애노드 전극(ANO)은, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어질 수 있다.

초고 해상도 전계 발광 표시장치의 경우, 상부 발광형(Top Emission) 구조를 갖는 것이 바람직하다. 상부 발광형 구조에서는 애노드 전극(ANO)이 데이터 배선(DL), 구동 전류 배선(VDD) 및 스캔 배선(SL)으로 정의되는 화소 영역에서 최대 면적을 갖도록 형성하는 것이 바람직하다. 따라서, 박막 트랜지스터들(ST, DT)이 애노드 전극(ANO) 아래에서 애노드 전극(ANO)과 중첩하도록 배치될 수 있다. 또한, 데이터 배선(DL), 구동 전류 배선(VDD) 및 스캔 배선(SL)도 일부가 애노드 전극(ANO)과 중첩하여 배치될 수 있다.

애노드 전극(ANO) 위에는 뱅크(BA)가 형성되어 있다. 뱅크(BA)는 애노드 전극(ANO)의 가장자리 영역을 덮으며, 중앙 영역 대부분을 노출하도록 배치된다. 애노드 전극(ANO)에서 뱅크(BA)에 의해 노출된 중앙 영역 대부분은 발광 영역(EA)으로 정의된다.

애노드 전극(AN0)과 뱅크(BA) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(AA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다.

다른 예로, 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 이 경우, 발광층(EL)은 뱅크(BA)에 의해 정의된 발광 영역 내부에만 배치될 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 상부 발광형의 경우, 캐소드 전극(CAT)은 인듐-주석-산화물 (Indium-Tin-Oxide; ITO) 혹은 인듐-아연-산화물 (Indium-Zinc-Oxide: IZO)와 같은 투명 도전 물질로 형성하는 것이 바람직하다.

표시 영역(AA)에는 다수 개의 화소(P)들이 매트릭스 방식으로 배치되어 있다. 각 화소(P)들에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 발광 다이오드(OLE)가 형성되어 있다.

비-표시 영역(NDA)에는 트랜치(TR), 게이트 구동부(200), 공통 배선(VSS) 및 댐 구조체(DAM)가 형성되어 있다. 일례로, 게이트 구동부(200)는 표시 영역(AA) 내에 형성된 스위칭 박막 트랜지스터(ST)나 구동 박막 트랜지스터(DT)와 동일한 구조를 갖는 박막 트랜지스터들을 포함할 수 있다. 공통 배선(VSS)은 표시 영역(AA) 외부에서 게이트 구동부(200)를 둘러싸도록 배치될 수 있다. 공통 배선(VSS)은 공통 전극(CAT)에 연결되어 공통 전압(혹은 저 전위 전압)을 공급하기 위한 것으로 저항이 낮은 금속 물질로 형성하는 것이 바람직하다. 일례로, 공통 배선(VSS)은 소스-드레인 전극(SS, SD, DS, DD)와 동일한 층에 동일한 물질로 형성할 수 있다.

트랜치(TR)는 유기 물질로 이루어진 뱅크(BA)와 평탄화 막(PL)을 일부 제거하여 형성한다. 트랜치(TR)는, 평면도 상에서 보았을 때, 표시 영역(AA)을 완전히 둘러싸는 폐곡선 형상으로 배치될 수 있다. 뱅크(BA)와 평탄화 막(PL)이 비-표시 영역(NDA)에서 표시 영역(AA)으로 연장되다가, 트랜치(TR)에 의해 연결성이 단절된다. 따라서, 기판(110)의 외측 벽에서 평탄화 막(PL) 혹은 뱅크(BA)를 통해 수분이 유입되어 표시 영역(AA)을 향해 전파되더라도, 트랜치(TR)에 의해 연결성이 단절되기 때문에 수분은 표시 영역(AA)으로 전파되지 않는다.

캐소드 전극(CAT)은 표시 영역(AA)에서 비-표시 영역(NDA)으로 연장되어 배치된다. 캐소드 전극(CAT)에 공통 전압을 인가하기 위해 공통 배선(VSS)와 물리적으로 연결하여야 한다. 따라서, 캐소드 전극(CAT)을 기판(110)의 최외곽에 배치된 공통 배선(VSS)까지 확장시키는 것이 바람직하다. 캐소드 전극(CAT)은 표시 영역(AA)에서는 발광층(EL) 및 뱅크(BA)와 면 접촉한다. 캐소드 전극(CAT)은 비-표시 영역(NDA)에서는 트랜치(TR)의 오목한 표면을 따라 덮으며 연장되고, 게이트 구동부(200)를 덮고 지나가며, 공통 배선(VSS)에 연결된다.

일례로, 공통 배선(VSS)은 평탄화 막(PL)과 보호막(PAS)의 일부를 제거하여 형성된 공통 콘택홀(CPH)을 통해 노출된다. 평탄화 막(PL) 위에는 애노드 전극(ANO)과 동일한 층에 동일한 물질로 형성한 공통 배선 단자(VST)가 형성되어 있다. 공통 배선 단자(VST)는 뱅크(BA)의 일부를 제거하여 형성된 공통 단자 콘택홀(VTH)을 통해 캐소드 전극(CAT)와 연결된다.

공통 배선(VSS) 외측에는 댐 구조체(DM)가 뱅크(BA) 위에 형성되어 있다. 댐 구조체(DM)는 아래에 설명하는 봉지층(ENC)의 형성 범위를 지정하기 위한 구성 요소이다. 댐 구조체(DM)는 표시 영역(AA)을 둘러싸는 공통 배선(VSS)의 외측변을 따라 일정 폭을 갖는 격벽 구조를 가질 수 있다.

캐소드 전극(CAT)이 적층되어 발광 다이오드(OLE)가 완성된 후에, 캐소드 전극(CAT) 위에는 봉지층(ENC)이 적층되어 있다. 봉지층(ENC)은, 제1 무기 봉지층(PA1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PA2)이 적층된 구조를 가질 수 있다. 제1 무기 봉지층(PA1)은 캐소드 전극(CAT) 위에 바로 적층되어 캐소드 전극(CAT)과 면 접촉을 이루고 있다. 제1 무기 봉지층(PA1)은 트랜치(TR)의 오목한 형상을 따라 적층되며, 게이트 구동부(200)를 덮고, 댐 구조체(DM)를 타고 넘어 연장된다. 유기 봉지층(PCL)은 제1 무기 봉지층(PA1) 위에 도포되며, 댐 구조체(DM)를 넘지 않고, 내측 영역에 국한되어 배치된다. 제2 무기 봉지층(PA2)은 유기 봉지층(PCL) 위에 적층된다. 제2 무기 봉지층(PA2)은 유기 봉지층(PCL) 전체 표면을 덮고, 댐 구조체(DM)을 타고 넘어 연장된다. 제2 무기 봉지층(PA2)은 댐 구조체(DM)의 상부 표면과 외측 벽면에서 제1 무기 봉지층(PA1)과 면 접촉한다. 따라서, 유기 봉지층(PCL)은 제1 무기 봉지층(PA1)과 제2 무기 봉지층(PA2) 사이에서 밀봉된 구조를 가질 수 있다.

제1 실시 예에 의한 전계 발광 표시장치에서는, 비-표시 영역(NDA)에서 표시 영역(AA)에 인접한 위치에, 표시 영역(AA)을 둘러싸는 트랜치(TR)가 배치되어 있다. 트랜치(TR)는 표시 영역(AA)과 비-표시 영역(NDA) 사이에서 연속되어 적층된 유기 물질로 이루어진 뱅크(BA) 및 평탄화 막(PL)을 제거하여 형성한다. 트랜치(TR)는, 기판(110)의 측면에서 침투한 수분과 같은 이물질이 비-표시 영역(NDA)에서 표시 영역(AA)으로 확산되는 경로를 단절할 수 있다. 그 결과, 표시 영역(AA)에 배치된 발광 소자와 구동 소자들을 보호하여 그 성능을 오랜 기간 유지할 수 있다.

<제2 실시 예>

이하, 도 5를 참조하여, 이 명세서의 제2 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 5는 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 5에 의한 전계 발광 표시장치의 구조를 보면, 도 4에 의한 구조와 거의 동일하다. 도면들을 비교하면, 도 5에서는, 보호막(PAS)이 적층되어 있지 않고, 트랜치(TR)의 하부에 금속 보호층(PT)이 더 형성된 것에 차이가 있다.

제2 실시 예에서는, 보호막(PAS)을 형성하지 않은 경우에 대한 트랜치(TR)의 구조에 대해 설명한다. 이 경우, 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면 위에 평탄화 막(PL)과 뱅크(BA)를 형성한 후, 트랜치(TR)를 형성하면, 트랜치(TR)의 바닥면은 게이트 절연막(GI)이 노출된다.

게이트 절연막(GI)이 산화 실리콘과 같은 산화막으로 이루어진 경우, 트랜치(TR)의 바닥면에 노출된 게이트 절연막(GI)과 평탄화 막(PL) 사이에서 들뜸이 발생하고, 박리되어 표시 장치 전체가 손상될 수 있다.

이를 방지하기 위해, 트랜치(TR)의 바닥부에 금속 보호층(PT)을 형성하는 것이 바람직하다. 트랜치(TR)의 바닥부에서 산화막 및 유기막과의 계면 특성이 우수한 금속 보호층(PT)을 형성하여, 유기막인 평탄화 막(PL)이 들뜨는 것을 방지할 수 있다. 금속 보호층(PT)은 평탄화 막(PL) 바로 아래에 적층된다. 따라서, 소스-드레인 전극(SS, SD, DS, DD)과 동일한 금속 물질로 형성하는 것이 바람직하다. 즉, 금속 보호층(PT)은 공통 배선(VSS)과 동일한 층에 동일한 물질로 형성될 수 있다.

이 구조에서 금속 보호층(PT)은 트랜치(TR)의 표면을 따라 적층되는 캐소드 전극(CAT)과 연결되는 구조를 가질 수 있다. 따라서 필요하다면, 금속 보호층(PT)을 공통 배선(VSS)과 연결할 수 있다.

이러한 구조에서는, 캐소드 전극(CAT)은, 기판(110)의 최 외곽을 둘러싸는 공통 배선(VSS)과 연결됨과 동시에, 평면도 상에서 트랜치(TR)와 실질적으로 동일한 폭과 동일한 형상을 갖는 금속 보호층(PT)과 연결된다. 특히, 상부 발광형의 경우, 금속 물질보다 전기적 저항이 높은 투명 도전 물질로 형성된 캐소드 전극(CAT)의 저항을 낮추어 우수한 화질을 제공할 수 있다.

이러한 구조에서는, 캐소드 전극(CAT)이 기판(110)의 최 외곽을 둘러싸는 공통 배선(VSS)과 연결됨과 동시에, 평면도 상에서 트랜치(TR)와 실질적으로 동일한 폭과 동일한 형상을 갖는 금속 보호층(PT)과 연결된다. 따라서, 상부 발광형의 경우, 금속 물질보다 전기적 저항이 높은 투명 도전 물질로 형성된 캐소드 전극(CAT)의 저항을 낮추어 우수한 화질을 제공할 수 있다.

제2 실시 예에 의한 전계 발광 표시장치에서는, 비-표시 영역(NDA)에서 표시 영역(AA)에 인접한 위치에, 표시 영역(AA)을 둘러싸는 트랜치(TR)가 배치되어 있다. 트랜치(TR)는 표시 영역(AA)과 비-표시 영역(NDA) 사이에서 연속되어 적층된 유기 물질로 이루어진 뱅크(BA) 및 평탄화 막(PL)을 제거하여 형성한다. 트랜치(TR)는, 기판(110)의 측면에서 침투한 수분과 같은 이물질이 비-표시 영역(NDA)에서 표시 영역(AA)으로 확산되는 경로를 단절할 수 있다. 그 결과, 표시 영역(AA)에 배치된 발광 소자와 구동 소자들을 보호하여 그 성능을 오랜 기간 유지할 수 있다.

이상 설명한 제1 및 제2 실시 예들에서 외부에서 침투한 수분과 같은 이물질이 표시 영역(AA)으로 확산되는 것을 방지할 수 있다. 한편, 트랜치(TR)의 단면도 상의 구조를 보면, 트랜치(TR)는 평탄화 막(PL)과 뱅크(BA)의 두께 합에 대응하는 깊이를 가질 수 있다. 평탄화 막(PL)과 뱅크(BA)는 유기 물질을 포함하며, 다른 무기막들에 비해 상대적으로 매우 두꺼운 두께를 가질 수 있다. 따라서, 캐소드 전극(CAT)이 트랜치(TR)의 형상을 따라 적층됨에 따라, 트랜치(TR)의 측벽에서 얇게 적층되는 현상이 발생할 수 있다.

표시 영역(AA)의 외곽을 둘러싸는 전체 트랜치(TR)의 측벽에서 캐소드 전극(CAT)의 두께가 얇게 적층되면, 이 부분에서 저항이 증가하여 공통 배선의 전압이 상승하는 문제가 발생할 수 있다. 또는 발열이나 열에 의한 소실이 발생할 수 있다. 그 결과, 소자가 손상되어 신뢰성이 저하되거나, 화상의 색상이 누렇게 변질되는 현상(Yellowish)이 발생할 수 있다.

이후, 제3 및 제4 실시 예들에서는 트랜치(TR)를 구비하되, 트랜치(TR) 내부 측벽에 적층되는 캐소드 전극(CAT)의 두께를 일정 두께를 확보하여, 공통 전압을 정상적으로 유지할 수 있는 구조를 갖는 전계 발광 표시장치에 대해 설명한다.

<제3 실시 예>

이하, 도 6을 참조하여, 이 명세서의 제3 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 6은 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제3 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 6에 의한 전계 발광 표시장치의 구조를 보면, 도 4에 의한 구조와 거의 동일하다. 도면들을 비교하면, 도 6에서는, 트랜치(TR)의 형상에서 차이가 있으며, 캐소드 전극(CAT)과 접촉하는 연결 패턴(MT)을 더 구비한 것에 차이가 있다. 이하의 설명에서는 제3 실시 예의 주요 특징적 차이점을 갖는 트랜치(TR)을 중점으로 설명한다. 도면 번호로 기재되어 있으나, 여기서 설명하지 않은 구성 요소들에 대한 설명은 앞에서 설명한 내용과 동일하다.

트랜치(TR)는 제1 트랜치(TR1)과 제2 트랜치(TR2)를 구비한다. 제1 트랜치(TR1)는 일정 폭에 대응하는 평탄화 막(PL)을 제거하여 형성한다. 제2 트랜치(TR2)는 제1 트랜치(TR1)와 동일하거나 더 큰 폭을 갖도록 뱅크층(BA)을 제거하여 형성한다.

특히, 트랜치(TR)가 형성되는 부분의 평탄화 막(PL) 및 뱅크(BA)를 높이를 낮추어 트랜치(TR)에 낮은 단차부를 형성하는 것이 바람직하다. 일례로, 제1 트랜치(TR1)를 형성할 때, 평탄화 막(PL)을 일정 깊이 함몰하여 낮은 단차부를 형성하고, 단차부 내에서 일정 폭에 대응하는 나머지 평탄화 막(PL)을 제거하여 평탄화 막(PL)의 하부에 배치된 보호막(PAS)의 일부를 노출하도록 형성할 수 있다. 그 후에, 제2 트랜치(TR2)를 형성할 때, 뱅크층(BA)을 일정 깊이 함몰하여 낮은 단차부를 형성하고, 단차부 내에서 나머지 뱅크층(BA)을 제거하여 제1 트랜치(TR1)와 함께 보호막(PAS)의 일부를 노출하도록 형성할 수 있다.

일례로, 평탄화 막(PL)의 단차는 평탄화 막(PL) 전체 두께의 1/2에 대응하도록 형성할 수 있다. 또한, 뱅크층(BA)의 단차는, 보호막(PAS)의 상부 표면에서 낮은 단차부까지의 높이가 보호막(PAS)에서 평탄화 막(PL)의 최상부층까지의 높이에 대응하도록 형성할 수 있다.

또한, 평탄화 막(PL)에 형성된 제1 트랜치(TR1)는 폭이 좁은 부분과 폭이 넓은 부분을 구비할 수 있다. 마찬가지로, 뱅크층(BA)에 형성된 제2 트랜치(TR2)도 폭이 좁은 부분과 폭이 넓은 부분을 구비할 수 있다. 제1 트랜치(TR1)과 제2 트랜치(TR2)의 폭이 좁은 부분들은 서로 중첩되어 트랜치(TR)를 형성한다.

그 결과, 제1 트랜치(TR1)과 제2 트랜치(TR2)를 포함하는 전체 트랜치(TR)의 깊이는 평탄화 막(PL)의 두께에 상응하는 깊이를 가질 수 있다. 이 경우, 캐소드 전극(CAT)을 트랜치(TR) 위에 적층할 때, 제2 트랜치(TR2)의 폭이 넓은 부분을 덮은 후에, 트랜치(TR)를 덮으면서 적층된다. 즉, 제3 실시 예에 의한 트랜치(TR)의 측벽은, 도 4에 도시한 제1 실시 예에 의한 트랜치(TR)와는 달리, 낮은 깊이를 갖는다. 따라서, 트랜치(TR)의 측벽에 도포되는 캐소드 전극(CAT)의 두께가 얇아지는 문제가 발생하지 않는다. 그 결과, 캐소드 전극(CAT)의 저항이 높아지거나, 발열이 발생하거나, 열에 의해 소실되거나 하는 문제를 방지할 수 있다.

추가로, 제3 실시 예에서는 제1 트랜치(TR1)와 제2 트랜치(TR2) 사이에는 연결 패턴(MT)이 더 형성될 수 있다. 연결 패턴(MT)은 평탄화 막(PL) 위에 형성되므로, 애노드 전극(ANO)과 동일한 물질로 형성하는 것이 바람직하다. 연결 패턴(MT)은 트랜치(TR)에 대응하여 배치될 수 있다. 도면으로 도시하지 않았으나 평면도를 나타낸 도 1에서, 연결 패턴(MT)은 트랜치(TR)과 중첩되어 배치될 수 있다. 즉, 평면도 상에서 트랜치(TR)와 동일하게 표시 영역(AA)을 둘러싸는 폐곡선 형상을 가질 수 있다. 제3 실시 예에서, 연결 패턴(MT)이 반드시 필요한 구성 요소는 아니며, 필요에 따라 생략될 수 있다.

또한, 연결 패턴(MT)은 캐소드 전극(CAT)과 물리적 및 전기적으로 연결됨으로써, 캐소드 전극(CAT)의 저항을 낮추는 기능을 할 수 있다. 일례로, 상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전물질로 이루어지므로, 캐소드 전극(CAT)의 면 저항은 금속 물질보다 높다. 한편, 연결 패턴(MT)은 애노드 전극(ANO)과 동일한 광 반사율이 높고 면 저항이 낮은 금속 물질로 형성한다. 따라서, 캐소드 전극(CAT)을 트랜치(TR)를 통해 연결 패턴(MT)과 전기적으로 연결되면서, 캐소드 전극(CAT)의 저항을 낮출 수 있다.

또한, 연결 패턴(MT)은 제1 트랜치(TR1)의 내측벽과 바닥면 위에 적층된 구조를 갖는다. 따라서, 외부에서 침투한 수분이 평탄화 막(PL)을 통해 표시 영역(AA)으로 전파될 때, 제1 트랜치(TR1)에 의해 차단됨과 동시에, 연결 패턴(MT)에 의해 수분이 흡착될 수 있다. 따라서, 연결 패턴(MT)은 수분 전파를 차단 혹은 지연하는 효과를 갖는다.

<제4 실시 예>

이하, 도 7을 참조하여, 이 명세서의 제4 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 7은 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제4 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 7에 의한 전계 발광 표시장치의 구조를 보면, 도 6에 의한 구조와 거의 동일하다. 도면들을 비교하면, 보호막(PAS)이 적층되어 있지 않고, 트랜치(TR)의 하부에 금속 보호층(PT)이 더 형성된 것에 차이가 있다. 도면 번호로 기재되어 있으나, 여기서 설명하지 않은 구성 요소들에 대한 설명은 앞에서 설명한 내용과 동일하다.

제4 실시 예에서와 같이, 보호막(PAS)을 형성하지 않은 경우, 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면 위에 평탄화 막(PL)과 뱅크(BA)를 형성한 후, 트랜치(TR)를 형성하면, 트랜치(TR)의 바닥면은 게이트 절연막(GI)이 노출된다. 게이트 절연막(GI)이 산화 실리콘과 같은 산화막으로 이루어진 경우, 트랜치(TR)의 바닥면에 노출된 게이트 절연막(GI)과 평탄화 막(PL) 사이에서 들뜸이 발생하고, 박리되어 표시 장치 전체가 손상될 수 있다.

또한, 연결 패턴(MT)를 더 구비한 구조에서는 금속 보호층(PT)이 연결 패턴(MT)과 물리적 및 전기적으로 연결된다. 이 경우, 캐소드 전극(CAT)은 연결 패턴(MT)을 통해 금속 보호층(PT)과 전기적으로 연결될 수 있다. 이 경우도, 금속 보호층(PT)을 공통 배선(VSS)과 연결할 수 있다.

제4 실시 예에 의한 전계 발광 표시장치에서는, 비-표시 영역(NDA)에서 표시 영역(AA)에 인접한 위치에, 표시 영역(AA)을 둘러싸는 트랜치(TR)가 배치되어 있다. 트랜치(TR)는 표시 영역(AA)과 비-표시 영역(NDA) 사이에서 연속되어 적층된 유기 물질로 이루어진 뱅크(BA) 및 평탄화 막(PL)을 제거하여 형성한다. 트랜치(TR)는, 기판(110)의 측면에서 침투한 수분과 같은 이물질이 비-표시 영역(NDA)에서 표시 영역(AA)으로 확산되는 경로를 단절할 수 있다. 더욱이, 연결 단자(MT)로 트랜치(TR)의 내측 벽을 감싸고, 금속 보호층(PT)으로 트랜치의 바닥면을 덮어서, 유기 물질을 통해 전파되는 수분 경로를 차단할 수 있다. 또한, 트랜치(TR)로 인하여 평탄화 막(PL)이 박리되는 것을 방지할 수 있다. 그 결과, 표시 영역(AA)에 배치된 발광 소자와 구동 소자들을 보호하여 그 성능을 오랜 기간 유지할 수 있다.

<제5 실시 예>

이하, 도 8을 참조하여, 이 명세서의 제5 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 8은 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제5 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 8에 의한 전계 발광 표시장치의 구조를 보면, 도 4에 의한 구조와 거의 동일하다. 도면들을 비교하면, 도 8에서는, 트랜치(TR)의 형상에서 차이가 있으며, 캐소드 전극(CAT)과 연결 패턴(MT)이 연결되는 구조에 차이가 있다. 이하의 설명에서는 제5 실시 예의 특징을 중점으로 설명한다. 도면 번호로 기재되어 있으나, 여기서 설명하지 않은 구성 요소들에 대한 설명은 앞에서 설명한 내용과 동일하다.

트랜치(TR)는 제1 트랜치(TR1), 연결 패턴(MT) 및 제2 트랜치(TR2)를 구비한다. 제1 트랜치(TR1)는 일정 폭에 대응하는 평탄화 막(PL)을 제거하여 형성한다. 제2 트랜치(TR2)는 제1 트랜치(TR1)와 연장되도록 뱅크층(BA)을 제거하여 형성한다. 연결 패턴(MT)은 평탄화 막(PL)과 뱅크층(BA) 사이에 배치되며, 제1 트랜치(TR1)를 덮는 형상을 갖는다.

일례로, 제1 트랜치(TR1)는 일정 폭에 대응하는 평탄화 막(PL)을 제거하여, 하부에 배치된 보호막(PAS)의 일부를 노출하도록 형성한다. 제2 트랜치(TR2)는 제1 트랜치(TR1)과 중첩하도록 뱅크층(BA)을 제거하여, 제1 트랜치(TR1)과 함께 보호막(PAS)의 일부를 노출하도록 형성한다.

연결 패턴(MT)은 제1 평탄부(M1), 제2 평탄부(M2) 및 연결부(ML)를 구비한다. 제1 평탄부(M1)는 제1 트랜치(TR1)에서 표시 영역(AA)에 가까운 제1 변 방향에 배치된 평탄화 막(PL)의 상부 표면에 배치된다. 제2 평탄부(M2)는 제1 트랜치(TR1)에서 기판(110)의 외측변에 가까운 제2 변 방향에 배치된 평탄화 막(PL)의 상부 표면에 배치된다. 연결부(ML)는 제1 평탄부(M1)와 제2 평탄부(M2)를 연결한다. 특히, 연결부(ML)는 제1 트랜치(TR1)의 내측벽 및 바닥면을 따라 적층된다.

연결 패턴(MT)이 형성된 평탄화 막(PL) 위에 적층된다. 뱅크층(BA)에는 제2 트랜치(TR2), 제1 콘택홀(H1) 및 제2 콘택홀(H2)이 형성되어 있다. 제2 트랜치(TR2)는 제1 트랜치(TR1)에서 연장되도록 뱅크층(BA)을 제거하여 형성된다. 제1 콘택홀(H1)은 연결 패턴(MT)의 제1 평탄부(M1) 일부를 노출한다. 제2 콘택홀(H2)은 연결 패턴(MT)의 제2 평탄부(M2) 일부를 노출한다.

이러한 트랜치(TR) 구조를 갖는 기판(110) 위에 캐소드 전극(CAT)가 적층되면, 캐소드 전극(CAT)은 표시 영역(AA)에서 비-표시 영역(NDA)로 연장되어 적층되면서, 제1 콘택홀(H1)을 통해 연결 패턴(MT)의 제1 평탄부(M1)와 접촉하고, 제2 콘택홀(H2)을 통해 연결 패턴(MT)의 제2 평탄부(M2)와 접촉한다. 하지만, 트랜치(TR)에는 캐소드 전극(CAT)을 적층하지 않는 것이 바람직하다.

일례로, 기판(110) 전체에 캐소드 전극(CAT)을 도포한 후에, 트랜치(TR) 영역에 적층된 캐소드 전극(CAT)을 식각하여 제거할 수 있다. 다른 예로, 트랜치(TR)를 덮는 마스크를 이용하여, 기판(110) 전체에 캐소드 전극(CAT)을 증착할 수도 있다.

그 결과, 캐소드 전극(CAT)은 트랜치(TR)의 측벽에는 적층되지 않음으로써, 트랜치(TR)의 측벽에서 두께가 얇아지는 문제가 원천적으로 발생하지 않는다. 반면에, 캐소드 전극(CAT)은 제1 콘택홀(H1) 및 제2 콘택홀(H2)을 통해 연결 패턴(MT)과 연결됨으로써, 비-표시 영역(NDA)의 외곽에 배치된 공통 배선(VSS)와 연결될 수 있다. 따라서, 기판(110)의 표시 영역(AA)에서 비-표시 영역(NDA)으로 확장 연결되는 캐소드 전극(CAT)에서 트랜치(TR)의 깊은 측벽에 형성되지 않고도 연결성을 유지할 수 있다. 따라서, 캐소드 전극(CAT)에는 저항이 높아질 수 있는 부분이 형성되지 않음으로 하여, 열이 발생하거나, 발열에 의해 소실되거나 하는 문제를 방지할 수 있다.

또한, 연결 패턴(MT)은 캐소드 전극(CAT)과 물리적 및 전기적으로 연결됨으로써, 캐소드 전극(CAT)의 저항을 낮추는 기능을 할 수 있다. 일례로, 상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전물질로 이루어지므로, 캐소드 전극(CAT)의 면 저항은 금속 물질보다 높다. 한편, 연결 패턴(MT)은 애노드 전극(ANO)과 동일한 광 반사율이 높고 면 저항이 낮은 금속 물질로 형성한다. 따라서, 캐소드 전극(CAT)을 제1 콘택홀(H1) 및 제2 콘택홀(H2)을 통해 연결 패턴(MT)과 전기적으로 연결되면서, 캐소드 전극(CAT)의 저항을 낮출 수 있다.

더구나, 연결 패턴(MT)은 제1 트랜치(TR1)의 내측벽과 바닥면 위에 적층된 구조를 갖는다. 따라서, 외부에서 침투한 수분이 평탄화 막(PL)을 통해 표시 영역(AA)으로 전파될 때, 제1 트랜치(TR1)에 의해 차단됨과 동시에, 연결 패턴(MT)에 의해 수분이 흡착될 수 있다. 따라서, 연결 패턴(MT)은 수분 전파를 차단 혹은 지연하는 효과를 갖는다.

<제6 실시 예>

이하, 도 9를 참조하여, 이 명세서의 제6 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 9는 도 1의 I-I' 및 II-II'를 따라 절취한, 이 명세서의 제6 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 9에 의한 전계 발광 표시장치의 구조를 보면, 도 8에 의한 구조와 거의 동일하다. 도면들을 비교하면, 보호막(PAS)이 적층되어 있지 않고, 트랜치(TR)의 하부에 금속 보호층(PT)이 더 형성된 것에 차이가 있다. 도면 번호로 기재되어 있으나, 여기서 설명하지 않은 구성 요소들에 대한 설명은 앞에서 설명한 내용과 동일하다.

제6 실시 예에서와 같이, 보호막(PAS)을 형성하지 않은 경우, 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면 위에 평탄화 막(PL)과 뱅크(BA)를 형성한 후, 트랜치(TR)를 형성하면, 트랜치(TR)의 바닥면은 게이트 절연막(GI)이 노출된다. 게이트 절연막(GI)이 산화 실리콘과 같은 산화막으로 이루어진 경우, 트랜치(TR)의 바닥면에 노출된 게이트 절연막(GI)과 평탄화 막(PL) 사이에서 들뜸이 발생하고, 박리되어 표시 장치 전체가 손상될 수 있다.

이 구조에서 금속 보호층(PT)은 제1 트랜치(TR1)의 표면을 따라 적층되는 연결 패턴(MT)과 연결되는 구조를 가질 수 있다. 연결 패턴(MT)은 캐소드 전극(CAT)과 연결되므로, 금속 보호층(PT)은 캐소드 전극(CAT)와 전기적으로 연결된다. 따라서 필요하다면, 금속 보호층(PT)을 공통 배선(VSS)과 연결할 수 있다.

제6 실시 예에 의한 전계 발광 표시장치에서는, 비-표시 영역(NDA)에서 표시 영역(AA)에 인접한 위치에, 표시 영역(AA)을 둘러싸는 트랜치(TR)가 배치되어 있다. 트랜치(TR)는 표시 영역(AA)과 비-표시 영역(NDA) 사이에서 연속되어 적층된 유기 물질로 이루어진 뱅크(BA) 및 평탄화 막(PL)을 제거하여 형성한다. 트랜치(TR)는, 기판(110)의 측면에서 침투한 수분과 같은 이물질이 비-표시 영역(NDA)에서 표시 영역(AA)으로 확산되는 경로를 단절할 수 있다. 더욱이, 연결 단자(MT)로 트랜치(TR)의 내측 벽을 감싸고, 금속 보호층(PT)으로 트랜치의 바닥면을 덮어서, 유기 물질을 통해 전파되는 수분 경로를 차단할 수 있다. 또한, 트랜치(TR)로 인하여 평탄화 막(PL)이 박리되는 것을 방지할 수 있다. 그 결과, 표시 영역(AA)에 배치된 발광 소자와 구동 소자들을 보호하여 그 성능을 오랜 기간 유지할 수 있다.

<제7 실시 예>

이하, 도 10과 도 11을 참조하여, 이 명세서의 제7 실시 예에 의한 전계 발광 표시장치에 대해 설명한다. 도 10은 이 명세서의 제7 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 평면도이다. 도 11은 도 10의 III-I' 및 IV-IV'를 따라 절취한, 이 명세서의 제7 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 10 및 도 11에 의한 전계 발광 표시장치의 구조를 보면, 도 1 및 도 9에 의한 구조와 거의 동일하다. 차이가 있는 부분은 기판(110) 위에 보조 배선(LS)이 더 형성된 것에 있다. 도면 번호로 기재되어 있으나, 여기서 설명하지 않은 구성 요소들에 대한 설명은 앞에서 설명한 내용과 동일하다.

도 10을 참조하면, 표시 영역(AA)에는 내부 공통 배선(IVS)이 더 배치되어 있다. 내부 공통 배선(IVS)은 기판(110)의 상변에서 하변으로 연장된 선분 형상을 갖는다. 예를 들어, 데이터 배선(DL) 및 구동 전류 배선(VDD)와 평행하게 배치될 수 있다. 데이터 배선(DL) 및 구동 전류 배선(VDD)은 각 화소 열에 하나씩 배치될 수 있다. 하지만, 내부 공통 배선(IVS)은 여러 개의 화소 열 마다 하나씩 배치될 수 있다.

일례로, 데이터 배선(DL)은 패드부(300)로 연장되어 그 끝단에는 데이퍼 패드(도시하지 않음)가 배치될 수 있다. 구동 전류 배선(VDD)은 기판(110)의 하변에 배치된 트랜치(TR)의 외측에 인접하여 배치된 구동 전류 공급선(VDS)에 연결될 수 있다. 내부 공통 배선(IVS)은 구동 전류 배선(VDD)와 평행하게 배치되며, 트랜치(TR)까지 연장된 구조를 가질 수 있다. 내부 공통 배선(IVS)은 구동 전류 공급선(VDS)를 지나 공통 배선(VSS)에 연결되기 위해서는 다른 층에 배치된 연결 배선을 사용하는 것이 바람직하다.

도 11을 참조하면, 내부 공통 배선(IVS)은 소스-드레인 전극(SS, SD, DS, DD)과 동일한 물질로 동일한 층에 형성될 수 있다. 예를 들어, 내부 공통 배선(IVS)은 표시 영역(AA) 내에서 데이터 배선(DL)과 평행하게 배치될 수 있다. 이 경우, 표시 영역(AA) 내부에 배치된 내부 공통 배선(IVS)을 비-표시 영역(NDA)에 배치된 공통 배선(VSS)와 연결하는 것이 바람직하다.

표시 영역(AA)에 배치된 내부 공통 배선(IVS)과 비-표시 영역(AA)에 배치된 공통 배선(VSS)을 연결하기 위한 보조 배선(LS)을 기판(110) 위에 먼저 형성할 수 있다. 보조 배선(LS) 위에는 버퍼층(BUF)이 기판(110)의 표면 전체에 적층되어 있다.

버퍼층(BUF) 위에는 도 9에 도시한 바와 같은 구성 요소들이 형성될 수 있다. 예를 들어, 표시 영역(AA)에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 발광 다이오드(OLE)가 형성된다. 비-표시 영역(NDA)에는 트랜치(TR), 게이트 구동부(200) 및 공통 배선(VSS)이 형성된다.

특히, 표시 영역(AA)에서, 일부의 화소(P)의 일측변에는 내부 공통 배선(IVS)이 더 배치될 수 있다. 내부 공통 배선(IVS)은 도 10에 도시한 바와 같이, 기판(110)의 상부변에 배치된 트랜치(TR)에서 하부변에 배치된 트랜치(TR)까지 연장될 수 있다. 특히, 도 11에 도시한 바와 같이, 트랜치(TR)의 바닥면에는 금속 보호층(PT)가 형성되어 있는데, 내부 공통 배선(IVS)을 금속 보호층(PT)과 연결된 패턴으로 형성할 수 있다.

다른 예로, 내부 공통 배선(IVS)은 보조 배선(LS)으로 형성할 수도 있다. 이 경우, 내부 공통 배선인 보조 배선(LS)은 트랜치(TR)에 형성된 금속 보호층(PT) 아래에 적층된 게이트 절연막(GI) 및 버퍼층(BUF)을 관통하는 콘택홀을 통해 연결될 수 있다.

또한, 금속 보호층(PT)을 공통 배선(VSS)과 연결하는 방법으로, 보조 배선(LS)을 이용할 수 있다. 금속 보호층(PT)은 트랜치(TR)와 동일한 위치에 배치된다. 트랜치(TR)와 중첩하여 형성된 금속 보호층(PT)을 기판(110)의 최외곽에 잇는 공통 배선(VSS)과 연결하기 위해서는, 게이트 구동부(200) 혹은 구동 전류 공급선(VDS)을 지나가야 한다. 따라서, 버퍼층(BUF) 아래에 형성된 보조 배선(LS)을 이용하여 금속 보호층(PT)과 공통 배선(VSS)을 연결할 수 있다.

제7 실시 예에서는 보조 배선(LS)을 이용하여, 트랜치(TR)에 형성된 금속 보호층(PT)과 내부 공통 배선(IVS)을 공통 배선(VSS)과 연결함으로써, 캐소드 전극(CAT)을 공통 배선(VSS)과 다양한 접촉점들을 통해 연결하는 구조를 제안한다. 이와 같이 캐소드 전극(CAT)을 많은 개수의 접촉점들로 공통 배선(VSS)과 연결하므로, 접촉 저항을 최대한 낮출 수 있고, 이로 인해, 캐소드 전극(CAT)의 저항을 안정적으로 낮출 수 있다.

제7 실시 예에 의한 전계 발광 표시장치에서는, 비-표시 영역(NDA)에서 표시 영역(AA)에 인접한 위치에, 표시 영역(AA)을 둘러싸는 트랜치(TR)가 배치되어 있다. 트랜치(TR)는 표시 영역(AA)과 비-표시 영역(NDA) 사이에서 연속되어 적층된 유기 물질로 이루어진 뱅크(BA) 및 평탄화 막(PL)을 제거하여 형성한다. 트랜치(TR)는, 기판(110)의 측면에서 침투한 수분과 같은 이물질이 비-표시 영역(NDA)에서 표시 영역(AA)으로 확산되는 경로를 단절할 수 있다. 더욱이, 연결 단자(MT)로 트랜치(TR)의 내측 벽을 감싸고, 금속 보호층(PT)으로 트랜치의 바닥면을 덮어서, 유기 물질을 통해 전파되는 수분 경로를 차단할 수 있다. 또한, 트랜치(TR)로 인하여 평탄화 막(PL)이 박리되는 것을 방지할 수 있다. 그 결과, 표시 영역(AA)에 배치된 발광 소자와 구동 소자들을 보호하여 그 성능을 오랜 기간 유지할 수 있다.

상술한 이 출원의 다양한 실시 예들에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

110: 기판 ST: 스위칭 박막 트랜지스터
DT: 구동 박막 트랜지스터 OLE: 발광 다이오드
ANO: 애노드 전극 EL: 발광층
CAT: 캐소드 전극 DM: 댐 구조물
PL: 평탄화 층 BN: 뱅크층
200: 게이트 구동 회로 300: 구동 집적 회로
VSS: 공통 배선 TR: 트랜치
TR1: 제1 트랜치 TR2: 제2 트랜치
PT: 금속 보호층 MT: 연결 패턴
H1: 제1 콘택홀 H2: 제2 콘택홀

Claims

표시 영역과 상기 표시 영역을 둘러싸는 비-표시 영역을 구비한 기판;
상기 표시 영역 및 상기 비-표시 영역을 덮는 평탄화 막;
상기 평탄화 막 위에서 상기 표시 영역 및 상기 비-표시 영역에 배치된 뱅크층;
상기 뱅크층 위에서 상기 표시 영역 및 상기 비-표시 영역에 배치된 캐소드 전극;
상기 비-표시 영역에서 상기 표시 영역을 둘러싸는 트랜치; 그리고
상기 트랜치의 외곽에서 상기 표시 영역을 둘러싸며, 상기 캐소드 전극과 연결된 공통 배선을 포함하며,
상기 트랜치는 일정 폭에 대응하는 상기 뱅크층 및 상기 평탄화 막을 제거하여, 상기 평탄화 막 하부에 배치된 박막층의 상부면을 노출하는 함몰 형상을 갖는 전계 발광 표시장치.
제 1 항에 있어서,
상기 평탄화 막 하면과 접촉하며 상기 표시 영역 및 상기 비-표시 영역에 배치되며, 질화막으로 이루어진 보호막을 더 포함하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 평탄화 막 아래에서, 상기 트랜치와 중첩하여 배치되며, 상기 공통 배선과 동일한 물질로 이루어진 금속 보호층을 더 포함하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 트랜치가 형성된 상기 평탄화 막과 상기 뱅크 사이에 배치되어, 상기 상기 공통 배선과 전기적으로 연결된 연결 패턴을 더 구비하고,
상기 연결 패턴은,
상기 트랜치에서 상기 표시 영역에 가까운 제1변의 상기 평탄화 막 표면에 배치된 제1 평탄부;
상기 트랜치에서 상기 기판의 외측에 가까운 제2변의 상기 평탄화 막 표면에 배치된 제2 평탄부; 그리고
상기 제1 평탄부와 상기 제2 평탄부를 연결하며 상기 트랜치의 내측벽에 형성된 연결부를 구비하는 전계 발광 표시장치.
제 4 항에 있어서,
상기 캐소드 전극은, 상기 트랜치에 노출된 상기 연결 패턴과 전기적으로 연결된 전계 발광 표시장치.
제 4 항에 있어서,
상기 뱅크층은,
상기 제1 평탄부의 일부를 노출하는 제1 콘택홀;
상기 제2 평탄부의 일부를 노출하는 제2 콘택홀을 더 포함하며,
상기 캐소드 전극은,
상기 제1 콘택홀을 통해 상기 제1 평탄부와 연결되고,
상기 제2 콘택홀을 통해 상기 제2 평탄부와 연결되되,
상기 트랜치에 노출된 상기 연결부와는 접촉하지 않는 전계 발광 표시장치.
제 1 항에 있어서,
상기 비-표시 영역에서 상기 평탄화 막에 위에 배치되며, 상기 공통 배선을 노출하도록 상기 평탄화 막에 형성된 공통 배선 콘택홀을 통해 상기 공통 배선과 연결된 공통 연결단자를 더 포함하며,
상기 캐소드 전극은, 상기 뱅크층에 형성된 공통 콘택홀을 통해 상기 공통 연결단자와 연결된 전계 발광 표시장치.
제 1 항에 있어서,
상기 기판의 상기 표시 영역에 형성된 박막 트랜지스터;
상기 평탄화 막 위에서 상기 표시 영역에 형성된 애노드 전극; 그리고
상기 표시 영역 내에서 상기 애노드 전극과 상기 뱅크층 상에 배치된 발광층을 더 포함하는 전계 발광 표시장치.
기판;
상기 기판 위에 적층된 무기막;
상기 무기막 위에 적층된 제1 유기막;
상기 제1 유기막에 형성된 제1 트랜치;
상기 제1 유기막 위에 배치되고, 상기 제1 트랜치에 적층된 연결 단자;
상기 제1 유기막과 상기 연결 단자 위에 적층된 제2 유기막;
상기 제2 유기막에 형성되어 상기 연결 단자의 중앙부를 노출하는 제2 트랜치;
상기 제2 유기막에서 상기 제2 트랜치의 일측변 외부에 형성되어 상기 연결 단자의 제1 측부를 노출하는 제1 콘택홀;
상기 제2 유기막에서 상기 제2 트랜치의 타측변 외부에 형성되어 상기 연결 단자의 제2 측부를 노출하는 제2 콘택홀; 그리고
상기 제1 콘택홀을 통해 상기 연결 단자의 상기 제1 측부와 연결되고, 상기 제2 콘택홀을 통해 상기 연결 단자의 상기 제2 측부와 연결되되, 상기 제2 트랜치에서 단선된 캐소드 전극을 포함하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 제1 트랜치와 상기 제2 트랜치는 상기 기판의 표면에 수직인 방향으로 중첩된 전계 발광 표시장치.
제 9 항에 있어서,
상기 제2 측부의 외측에서 상기 제1 유기막 아래에 형성된 공통 배선을 더 포함하고,
상기 캐소드 전극은 상기 공통 배선과 전기적으로 연결된 전계 발광 표시장치.
제 9 항에 있어서,
상기 기판은,
표시 영역과 상기 표시 영역을 둘러싸는 비-표시 영역을 구비하고,
상기 제1 트랜치 및 상기 제2 트랜치는 상기 비-표시 영역에서 상기 표시 영역에 가깝게 배치된 전계 발광 표시장치.
제 12 항에 있어서,
상기 제1 및 제2 트랜치는 상기 표시 영역을 둘러싸는 폐곡선 형상을 갖고,
상기 제1 콘택홀은, 상기 비-표시 영역에서 상기 표시 영역과 상기 제1 및 제2 트랜치 사이에서 상기 표시 영역을 둘러싸는 폐곡선 형상을 가지며,
상기 제2 콘택홀은, 상기 제1 및 제2 트랜치의 외측부에 상기 제1 및 제2 트랜치를 둘러싸는 폐곡선 형상을 가지는 전계 발광 표시장치.
제 12 항에 있어서,
상기 표시 영역은, 다수 개의 화소들이 배치되고,
상기 각 화소는 구동 소자 및 상기 구동 소자에 연결된 발광 소자를 구비하며,
상기 발광 소자는
상기 제1 유기막 위에 형성된 애노드 전극;
상기 애노드 전극 위에 배치된 발광층; 그리고
상기 발광층 위에 배치된 상기 캐소드 전극을 포함하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 무기층은, 질화막을 포함하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 무기층은, 상기 제2 측부의 외측에서 상기 제1 유기막 아래에 형성된 공통 배선과 동일한 물질로 이루어진 전계 발광 표시장치.
제 16 항에 있어서,
상기 무기층 아래에 배치된 버퍼층; 그리고
상기 버퍼층 아래에서 상기 기판 위에 형성된 도전층을 더 포함하고,
상기 연결 단자는 상기 도전층과 연결된 전계 발광 표시장치.