KR20220093713A

KR20220093713A - 전계 발광 표시장치

Info

Publication number: KR20220093713A
Application number: KR1020200184728A
Authority: KR
Inventors: 김도홍; 최호원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-28
Filing date: 2020-12-28
Publication date: 2022-07-05
Also published as: US20220208902A1; CN114695442A

Abstract

이 출원은 초고 해상도 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 제1 뱅크, 제2 뱅크, 애노드 전극, 발광층, 캐소드 전극, 제1 보호층, 더미 발광층 및 캐소드 전극을 포함한다. 제1 뱅크 및 제2 뱅크는 기판 위에서 발광 영역을 정의한다. 제1 뱅크는, 제1 높이를 갖고, 제2 뱅크는, 제1 높이보다 낮은 제2 높이를 갖는다. 애노드 전극은, 발광 영역 내에 배치된다. 발광층은, 발광 영역 내의 상기 애노드 전극 위에 배치된다. 캐소드 전극은, 발광 영역 내의 발광층 위에 배치된다. 제1 보호층은, 발광 영역 내의 캐소드 전극 위에 배치된다. 더미 발광층은, 제2 뱅크 위에 배치된다. 캐소드 전극은, 제1 뱅크는 제외하고, 제2 뱅크에서 더미 발광층 위에 배치된다.

Description

전계 발광 표시장치{Electroluminescence Display}

이 출원은 초고 해상도 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 공통 전압 배선과 데이터 배선 사이에서의 기생 용량을 줄여 표시 품질을 향상한 초고 해상도 전계 발광 표시장치에 관한 것이다.

근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계 발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.

특히, 자발광 표시장치인 전계 발광 표시장치는 시야각 및 색 구현도와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시장치용으로 각광을 받고 있다. 전계 발광 표시장치는, 색 재현성이 우수하여 현재 개발된 평판형 표시장치들 중에서 가장 우수한 제품으로 각광을 받고 있다. 특히, 전계 발광 표시장치의 일종인 유기발광 표시장치는 완전한 블랙(pure black)과 완전한 화이트(pure white) 색도를 구현할 수 있다. 이러한 장점으로, 4K를 넘어 8K의 초 고해상도 표시장치를 구현하는 데 가장 적절한 표시장치로 주목 받고 있다.

초고 해상도를 구현하면, 각종 배선들간의 거리가 가까워지고, 절연막의 두께도 얇아진다. 그 결과, 적층된 배선과 배선 사이의 간격이 좁아져 신호 간섭이 발생할 가능성이 높아진다. 특히, 발광 영역을 정의하는 뱅크를 사이에 두고 중첩하는 데이터 배선과 공통 전극 사이의 간격이 줄어들어, 상호 간섭에 의한 표시 품질 저하가 문제가 될 수 있다. 이러한 문제를 극복하기 위해서는 새로운 구조를 갖는 전계 발광 표시장치를 개발할 필요가 있다.

본 명세서의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 고 품질의 화질을 갖는 초고 해상도 전계 발광 표시장치를 제공하는 데 있다. 특히, 본 명세서는 해상도가 높아지더라도, 배선들 사이의 기생 용량을 제거하여 신호 간섭을 줄인 구조를 갖는 초고 해상도 전계 발광 표시장치를 제공하는 데 있다. 또한, 본 명세서는 공통 전극과 데이터 배선 사이의 신호 간섭을 제거하여 초고 해상도에서도 양질의 표시 품질을 유지하는 전계 발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 제1 뱅크, 제2 뱅크, 애노드 전극, 발광층, 캐소드 전극, 제1 보호층, 더미 발광층 및 캐소드 전극을 포함한다. 제1 뱅크 및 제2 뱅크는 기판 위에서 발광 영역을 정의한다. 제1 뱅크는, 제1 높이를 갖고, 제2 뱅크는, 제1 높이보다 낮은 제2 높이를 갖는다. 애노드 전극은, 발광 영역 내에 배치된다. 발광층은, 발광 영역 내의 상기 애노드 전극 위에 배치된다. 캐소드 전극은, 발광 영역 내의 발광층 위에 배치된다. 제1 보호층은, 발광 영역 내의 캐소드 전극 위에 배치된다. 더미 발광층은, 제2 뱅크 위에 배치된다. 캐소드 전극은, 제1 뱅크는 제외하고, 제2 뱅크에서 더미 발광층 위에 배치된다.

일례로, 발광 영역 내의 제1 보호층 위에 배치된 제2 보호층을 더 포함한다.

일례로, 발광층은, 제1 뱅크 위로 연장되어 더미 발광층과 연결된다.

일례로, 캐소드 전극은, 발광 영역에서 제2 뱅크 상부로 연장된다.

일례로, 제1 뱅크는, 기판의 제1 방향으로 연장되고, 제1 방향과 교차하는 제2 방향으로 평행하게 배치된다. 제2 뱅크는, 제2 방향으로 연장되고, 제1 방향으로 평행하게 배치된다.

일례로, 제1 뱅크 및 제2 뱅크는, 발광 영역을 둘러싸며, 제1 방향 및 제2 방향으로 서로 교번하여 배치된다.

일례로, 제1 뱅크는, 제2 방향으로 발광 영역에 대응하는 제1 간격으로 이격된다. 제2 뱅크는, 제1 방향으로 발광 영역에 대응하는 제2 간격으로 이격된다.

일례로, 발광 영역에서 제2 방향으로 배치된 변에는 제1 뱅크만 배치된다. 발광 영역에서 제1 방향으로 배치된 변에는 제1 뱅크와 제2 뱅크가 혼합되어 배치된다.

일례로, 제2 높이는, 제1 높이의 80% 내지 30% 중 선택된 어느 한 비율을 갖는다.

일례로, 제1 보호층 및 캐소드 전극 위에서 기판 전체를 덮는 봉지층을 더 포함한다.

또한, 이 출원에 의한 전계 발광 표시장치는, 기판, 애노드 전극, 뱅크, 발광층, 캐소드 전극 및 봉지층을 포함한다. 애노드 전극은, 기판 위에 매트릭스 방식으로 배열된다. 뱅크는, 애노드 전극에서 발광 영역을 정의하며, 제1 높이를 갖는 돌출부와 제2 높이를 갖는 함몰부를 구비한다. 발광층은, 발광 영역과 함몰부에 배치된다. 캐소드 전극은, 돌출부를 제외한 발광 영역과 함몰부에서 발광층 위에 배치된다. 봉지층은, 돌출부와 캐소드 전극 위에 배치된다.

일례로, 발광 영역을 둘러싸는 뱅크는, 돌출부와 함몰부가 교대로 배치된다.

일례로, 발광 영역에서, 제1 방향의 측변들에 배치된 뱅크는, 돌출부만 구비한다. 제1 방향과 교차하는 제2 방향의 측변들에 배치된 뱅크는, 돌출부와 함몰부를 구비한다.

일례로, 발광 영역에서, 제1 방향의 측변들에 배치된 뱅크는, 돌출부만 구비한다. 제1 방향과 교차하는 제2 방향의 측변들에 배치된 뱅크는, 함몰부만 구비한다.

일례로, 발광층은, 발광 영역에서 돌출부 상부로 연장된다.

일례로, 제1 보호층과 제2 보호층을 더 포함한다. 제1 보호층은, 발광 영역의 봉지층 아래에서 캐소드 전극 위에 배치된다. 제2 보호층은, 발광 영역의 봉지층 아래에서 제1 보호층 위에 배치된다.

일례로, 제1 보호층은, 발광 영역에서 함몰부로 연장된다.

일례로, 제2 보호층은, 발광 영역에서 함몰부로 연장된다.

일례로, 제1 높이와 제2 높이의 비율은, 10:3 내지 10:8 중 선택된 어느 한 비율을 갖는다.

이 출원에 의한 전계 발광 표시장치는, 표시 품질이 우수한 초고 해상도를 구현할 수 있다. 초고 해상도를 구현함에 있어, 화소 사이의 간격이 점차 줄어들고, 그에 따라 발광 영역을 정의하는 뱅크의 높이가 낮아진다. 이 출원에 의한 전계 발광 표시장치는, 초고 해상도 구조에서도 뱅크 아래에 형성되는 데이터 배선과 뱅크 위에 형성되는 공통 전극이 중첩되는 면적을 최소화한 구조를 갖는다. 따라서, 초고 해상도에서는 데이터 배선과 공통 전극 사이에서의 기생 용량이 발생하지 않는다. 그 결과, 이 출원에 의한 전계 발광 표시장치는 초고 해상도 구조에서도 양질의 표시 품질을 유지할 수 있다.

도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 평면도이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다.
도 4a는 도 3의 I-I'를 따라 도시한 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 4b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 평면도이다.
도 4c는 도 4b에서 절취선 II-II'로 자른 단면이다.
도 5a는 도 3의 I-I'를 따라 도시한 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 5b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 평면도이다.
도 6a는 도 3의 I-I'를 따라 도시한 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 6b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 평면도이다.
도 7a는 도 3의 I-I'를 따라 도시한 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 단면도이다.
도 7b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 평면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 명세서의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명은, 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략한다.

이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 명세서의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 출원에 따른 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.

기판(110)은 절연성이 우수한 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계 발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어, 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(DA) 및 비 표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.

비 표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비 표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비 표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비 표시 영역(NDA)에 부착될 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 필름(430)에 실장될 수 있다.

연성 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.

<제 1 실시 예>

이하, 도 2 내지 도 4b를 참조하여 이 출원의 제1 실시 예에 대해 설명한다. 도 2는 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 화소들의 구조를 나타내는 평면도이다. 도 4a는 도 3의 I-I'를 따라 도시한 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 4b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 평면도이다. 도 2 내지 도 4b는 전계 발광 표시장치의 한 종류인 유기발광 다이오드 표시장치에 적용할 수 있다.

도 2 내지 도 4b를 참조하면, 전계 발광 표시장치의 한 화소(P)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 전계 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.

기판(SUB) 위에 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다. 예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG) 일부와 발광 다이오드(OLE)의 애노드 전극(ANO) 일부가 중첩한 부분에 보조 용량(Cst)이 배치된다.

도 4a에 도시된 바와 같이, 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)는 게이트 전극(SG, DG)이 기판(SUB) 위에 먼저 형성되는 바텀 게이트(Bottom Gate) 구조를 가질 수 있다. 이 경우, 게이트 전극(SG, DG) 위에는 게이트 절연막(GI)이 적층되며, 게이트 절연막(GI) 위에 반도체 층(SA, DA)가 형성된다. 또한, 반도체 층(SA, DA)의 양측변에는 각각 소스 전극(SS, DS)과 드레인 전극(SD, DD)가 형성된다. 하지만, 이에 국한되는 것은 아니며, 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)는 탑 게이트(Top Gate) 구조를 가질 수도 있다.

스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT) 위에는 평탄화 막(PL)이 도포되어 있다. 평탄화 막(PL)은 박막 트랜지스터(ST, DT)가 형성된 기판(SUB)의 상부 표면을 고르게 하기 위한 것이다. 표면의 평탄성을 확보하기 위해 평탄화 막(PL)은 유기 물질로 형성하는 것이 바람직하다. 경우에 따라, 평탄화 막(PL)은 무기 물질로 이루어진 무기막과 유기 물질로 이루어진 유기막이 적층된 구조를 가질 수 있다.

구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극에 연결된 게이트 전극의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.

발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(OL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 정해지는 방식으로 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.

박막 트랜지스터들(ST, DT)을 덮는 평탄화 막(PL) 위에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 평탄화 막(PL)에 형성된 콘택홀을 통해 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 연결되어 있다. 애노드 전극(ANO)은 발광 영역(EA)에 대응하도록 배치되어 있다.

애노드 전극(ANO)과 발광 영역(EA)과의 관계에 대해 설명하면 다음과 같다. 이 출원에 의한 전계 발광 표시장치의 기판(SUB) 위에는 다수 개의 화소(P)들이 매트릭스 방식으로 배치되어 있다. 하나의 화소(P)에는 발광 영역(EA)이 정의되어 있다. 발광 영역(EA)은 발광 다이오드(OLE)가 형성되는 영역으로 정의할 수 있다. 이 출원의 제1 실시 예에 의하면, 발광 영역(EA)은 뱅크(BA)에 의해 정의된다.

도 4a 및 4b를 중심으로 이 출원의 주요한 구성 요소인 뱅크(BA)를 중심으로 설명한다. 뱅크(BA)는 제1 뱅크(BA1)와 제2 뱅크(BA2)를 구비한다. 제1 뱅크(BA1)는 제1 높이(H1)를 갖는다. 제2 뱅크(BA2)는 제1 높이(H1)보다 낮은 제2 높이(H2)를 갖는다. 또는, 뱅크(BA)는 제1 높이(H1)을 갖는 돌출부와 제2 높이(H2)를 갖는 함몰부를 구비할 수 있다. 일례로, 제1 높이(H1)와 제2 높이(H2)의 비율은 10: 3 내지 10:8 사이의 어느 한 값을 가질 수 있다. 가장 바람직하게는 제1 높이(H1)와 제2 높이(H2)의 비율은 2:1의 값을 가질 수 있다.

이 출원에서 제시한 제1 높이(H1)와 제2 높이(H2)의 비율 값은 이에 반드시 국한되는 것은 아니다. 여기서 제시한 비율 범위는 다양한 사양을 갖는 전계 발광 표시장치들을 대상으로 하였을 때 바람직한 범위를 정한 것이며, 특수한 경우에는 10:1 내지 10:2의 비율을 갖거나, 10:9의 비율을 가질 수도 있다. 중요한 것은 제1 뱅크(BA1) 위에는 캐소드 전극(CAT)이 제거되어야 함과 동시에, 제2 뱅크(BA2) 위에는 캐소드 전극(CAT)이 남아 있어야 한다.

일례로, 뱅크(BA)는 제1 높이(H1)의 높이를 갖도록 형성한 후, 제2 높이(H2)를 갖는 함몰부를 더 형성함으로써, 제1 뱅크(BA1)와 제2 뱅크(BA2)를 형성할 수 있다. 다른 예로, 애노드 전극(ANO)이 형성된 기판(SUB)의 표면 위에 뱅크 물질을 도포한 후, 하프-톤 마스크를 이용하여 패턴함으로써, 제1 뱅크(BA1)와 제2 뱅크(BA2)를 형성할 수 있다. 또 다른 예로, 제1 높이(H1)보다 높은 높이를 갖는 제1 뱅크(BA1)들을 매우 조밀하게 형성한 후, 열처리 공정으로 제1 뱅크(BA1)들의 높이가 제1 높이(H1)로 낮아지면서, 제1 뱅크(BA1)들 사이에 제2 높이(H2)를 갖는 제2 뱅크(BA2)가 형성되도록 할 수 있다.

발광 영역(EA) 내에서의 적층 구조를 설명한다. 애노드 전극(ANO) 위에 발광층(EL)이 적층되어 있다. 또한, 발광층(EL) 위에는 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT) 위에는 제1 보호층(PT)이 적층되어 있다. 제1 보호층(PT)은 무기 물질로 형성될 수 있다. 일례로, 산화 실리콘(SiOx), 질화 실리콘(SiNx) 혹은 산질화 실리콘(SiNO)으로 제1 보호층(PT)을 형성할 수 있다.

제1 보호층(PT) 위에는 제2 보호층(PC)이 적층되어 있다. 제2 보호층(PC)은 유기 물질로 형성될 수 있다. 일례로, 폴리이미드 혹은 폴리에틸렌과 같은 물질로 형성할 수 있다. 특히, 제2 보호층(PC)은 제1 뱅크(BA1)의 높이와 동일한 높이를 갖는 것이 바람직하다.

제1 뱅크(BA1) 위에는 제2 보호층(PC), 제1 보호층(PT) 및 캐소드 전극(CAT)이 적층되지 않는다. 도면에서는 발광층(OL)도 제1 뱅크(BA1) 위에 적층되지 않은 경우를 나타내었다. 하지만, 경우에 따라서는 발광층(OL)은 제1 뱅크(BA1) 위에 적층될 수 있다. 어떠한 경우라도, 제1 뱅크(BA1) 위에는 캐소드 전극(CAT)이 적층되지 않는 것이 바람직하다.

제2 뱅크(BA2) 위에는 더미 발광층(DOL)이 적층되어 있다. 더미 발광층(DOL)은 발광 영역(EA)에서 발광층(OL)이 연장된 구조를 갖는다. 하지만, 제2 뱅크(BA2) 위에 배치된 발광층은 실제 광을 발생하지 않으므로, 더미 발광층(DOL)으로 명명하였다. 더미 발광층(DOL) 위에는 캐소드 전극(CAT)이 적층되어 있다. 더미 발광층(DOL) 위에 적층된 캐소드 전극(CAT)은 발광 영역(EA)에서 연장된 구조를 갖는다. 즉, 캐소드 전극(CAT)은 제2 뱅크(BA2)를 통해 발광 영역(EA)들 사이에서 전기적으로 연결된 구조를 갖는다.

제2 뱅크(BA2)에서, 캐소드 전극(CAT) 위에는 제1 보호층(PT)이 적층되어 있다. 또한, 제1 보호층(PT) 위에는 제2 보호층(PC)이 적층되어 있다. 하지만, 이에 국한되는 것은 아니며, 제2 뱅크(BA2) 위에는 캐소드 전극(CAT)만 남아 있을 수도 있다. 예를 들어, 제2 뱅크(BA2)의 높이가 제1 뱅크(BA1)의 높이의 80%인 경우, 더미 발광층(DOL)과 캐소드(CAT)의 적층 두께로 제1 뱅크(BA1)와 제2 뱅크(BA2)의 높이 차이가 나는 함몰부를 모두 메울 수도 있다. 여기서, 제2 뱅크(BA2) 위에는 적어도 캐소드 전극(CAT)은 배치되는 것이 바람직하다. 그 결과, 제2 뱅크(BA2) 위에 형성된 캐소드 전극(CAT)에 의해 발광 영역(EA)의 캐소드 전극(CAT)들이 모두 연결될 수 있다.

이와 같은 구조를 갖는 제1 뱅크(BA1), 제2 뱅크(BA2) 및 발광 영역(EA) 위에는 봉지층(EN)이 적층되어 있다. 일례로, 봉지층(EN)은, 유기 물질에 수분 흡수제가 분산된 구조를 가질 수 있다. 다른 예로, 봉지층(EN)은 제1 무기막(PAS1), 유기막(PCL) 및 제2 무기막(PAS2)가 적층된 구조를 가질 수 있다. 이 경우, 제1 무기막(PAS1)과 제2 무기막(PAS2)은 수분 및 가스 침투를 방지하기 위한 것일 수 있다. 제1 무기막(PAS1)과 제2 무기막(PAS2)은 500nm 내지 1,000nm의 두께를 갖는 산화 실리콘 혹은 질화 실리콘과 같은 무기 물질로 형성할 수 있다. 유기막(PCL)은 고체 이물질이 발생하는 경우 이를 덮기 위한 유기 물질로서 10㎛ 정도를 갖도록 상대적으로 두껍게 도포할 수 있다.

도 4a와 같이, 제1 뱅크(BA1), 제2 뱅크(BA2) 및 발광 영역(EA)에 서로 다른 적층 구조를 갖도록 하기 위한 제조 공정의 일례를 설명한다. 제1 뱅크(BA1)와 제2 뱅크(BA2)가 형성된 기판(SUB) 위에 발광층(OL)을 도포한다. 발광층(OL) 위에 캐소드 전극(CAT)을 적층한다. 그 후, 제1 보호층(PT)을 적층한다. 그리고 나서, 5 ~ 10㎛ 정도로 두껍게 유기 물질을 도포하여 제2 보호층(PC)을 적층한다. 유기 물질은 제1 보호층(PT)이 적층된 상태의 높이 차이가 있는 기판(SUB)의 표면을 평탄하게 할 수 있다. 이후, 제1 뱅크(BA1)의 표면이 노출될 때까지 표면을 식각한다.

그 결과, 도 4a와 같이, 제1 뱅크(BA1)에서는 제1 뱅크(BA1)의 상부 표면이 노출되고, 발광 영역(EA)에서는 제2 보호층(PC)이 남아 있고, 제2 뱅크(BA2)에서는 더미 발광층(DOL), 캐소드 전극(CAT), 제1 보호층(PT) 및/또는 제2 보호층(PC)의 일부가 노출된 구조를 갖는다. 물론, 앞에서 설명하였듯이, 제1 뱅크(BA1) 위에는 발광층이 남아 있을 수 있다. 또한, 제2 뱅크(BA2) 위에는 캐소드 전극(CAT)까지만 남아 있을 수 있다.

도 4b를 더 참조하여, 평면도 상에서는 뱅크(BA) 구조를 설명한다. 도 4b에서 절취선 I-I'은 도 3의 절취선 I-I'과 동일한 부분이므로, 동일한 절취선 부호를 사용하였다. 도 4b를 참조하면, 발광 영역(EA)은 사각형상을 가질 수 있다. 발광 영역(EA)은 뱅크(BA)에 의해 정의된다. 즉, 발광 영역(EA)의 좌측변, 우측변, 상변 및 하변에는 뱅크(BA)가 배치되어 발광 영역(EA)을 둘러싸는 구조를 갖는다.

도 4a 및 4b에 도시한 바와 같이, 제1 뱅크(BA1)은 원 기둥과 같은 섬 모양으로 형성되며, 다수 개가 일정 패턴으로 산포되어 있을 수 있다. 일례로, 제2 높이(H2)를 갖는 제2 뱅크(BA2)에 제1 높이(H1)를 갖는 제1 뱅크(BA1)들이 일정 간격으로 배치된 구조를 가질 수 있다. 도 4b에서는 제1 뱅크(BA1)가 원형으로 형성된 경우를 나타내었다. 하지만, 이에 국한되는 것은 아니며, 제1 뱅크(BA1)의 평면도 상의 모양은 다양한 다각형의 형상을 가질 수 있다.

이하, 도 4c를 참조하여, 발광 영역(EA)에 형성된 캐소드 전극(CAT)이 제2 뱅크(BA2)를 통해 연결되는 구조에 대해 설명한다. 도 4c는 도 4b에서 절취선 II-II'로 자른 단면이다.

도 4c를 참조하면, 발광 영역(EA)에는 애노드 전극(ANO), 발광층(OL) 및 캐소드 전극(CAT)이 적층되어 발광 다이오드(OLE)를 형성하고 있다. 이웃하는 특히 Y축을 따라 이웃하는 발광 영역(EA) 사이에는 제2 뱅크(BA2)가 배치되어 있다. 제2 뱅크(BA2)는 제2 높이(H2)를 갖는다. 제2 높이(H2)는 제1 뱅크(BA1)의 제1 높이(H1)보다 낮다. 따라서, 제2 뱅크(BA2) 위에는 더미 발광층(DOL)과 캐소드 전극(CAT)가 적층되어 있다. 특히, 더미 발광층(DOL)은 발광 영역(EA)의 발광층(OL)과 연결되어 있다. 또한, 캐소드 전극(CAT)은 발광 영역(EA)에서 제2 뱅크(BA2) 그리고 이웃하는 발광 영역(EA)로 연장 및 연결되어 있다.

캐소드 전극(CAT) 위에는 제1 보호층(PT)과 제2 보호층(PC)이 적층되어 있다. 특히 제2 보호층(PC)은 두껍게 도포된 후, 제1 뱅크(BA1)의 상부 표면까지 식각되기 때문에, 발광 영역(EA)에서는 두꺼운 두께를 갖지만, 제2 뱅크(BA2) 위에서는 상대적으로 얇은 두께를 가질 수 있다. 도 4c에서는 제1 보호층(PT)과 제2 보호층(PC)이 모두 적층된 구조를 도시하였으나, 제2 뱅크(BA2)의 높이에 따라 제1 보호층(PT)만 남아 있을 수도 있다. 또는 제2 보호층(PC)도 제거될 수도 있다. 하지만, 제2 뱅크(BA2) 위에는 캐소드 전극(CAT)은 남아 있어야 하며, 특히 발광 영역(EA)과 연결된 구조를 가져야 한다.

발광 영역(EA)의 좌측변과 우측변에는 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)이 배치될 수 있다. 데이터 배선(DL)에는 수시로 변동되는 데이터 전압이 공급될 수 있다. 한편, 구동 전류 배선(VDD)에는 고 전위 전압이 항상 인가될 수 있다. 좌측변과 우측변의 뱅크(BA) 위에 캐소드 전극(CAT)이 연속적으로 배치된 경우, 캐소드 전극(CAT)과 데이터 배선(DL) 사이의 기생 용량으로 인해 데이터 배선(DL)에 인가되는 전압에 변동을 줄 수 있다. 마찬가지로, 캐소드 전극(CAT)과 구동 전류 배선(VDD) 사이에 기생 용량으로 구동 전류 배선(VDD)의 전압 혹은 캐소드 전극(CAT)의 전압에 변동을 야기할 수 있다. 그 결과, 화질이 저하되는 문제가 발생한다. 이러한 문제는 4K 혹은 8K와 같은 초고 해상도, 특히 200PPI 이상으로 화소 밀도가 높아질 수록 점점 더 많이 발생할 수 있다.

하지만, 제1 실시 예에서는, 발광 영역(EA)의 좌측변과 우측변에 배치된 뱅크(BA)는 캐소드 전극(CAT)이 제2 뱅크(BA2)에만 배치된 특징이 있다. 따라서, 캐소드 전극(CAT)과 데이터 배선(DL) 그리고 캐소드 전극(CAT)과 구동 전류 배선(VDD) 사이에 기생 용량을 최소화할 수 있다. 따라서, 제1 실시 예에 의한 전계 발광 표시장치의 구조는 초고 해상도에서도 배선 사이의 간섭으로 인한 화질 저하가 발생하지 않는다.

또한, 발광 영역(EA)의 상변과 하변에는 스캔 배선(SL) 혹은 레퍼런스 배선(도시하지 않음)이 배치될 수 있다. 이 부분에서도 앞에서 설명한 바와 같이, 뱅크(BA)를 기준으로 하부의 배선들과 상부의 캐소드 전극(CAT) 사이에서의 간섭을 최소화하여 화질 저하 문제가 발생하지 않는다.

<제 2 실시 예>

이하, 도 5a 및 5b를 참조하여 이 출원의 제2 실시 예에 대해 설명한다. 도 5a는 도 3의 I-I'를 따라 도시한 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 5b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 평면도이다. 도 5b에서 절취선 I-I'은 도 3의 절취선 I-I'과 동일한 부분이므로, 동일한 절취선 부호를 사용하였다.

제2 실시 예에 의한 전계 발광 표시장치는 제1 실시 예에 의한 것과 거의 동일하다. 차이점은 뱅크(BA)의 구체적인 구조에 있다. 따라서, 필요한 경우가 아니라면, 중복 설명은 생략한다.

도 5a 및 도 5b를 참조하면, 기판(SUB) 위에는 다수 개의 애노드 전극(ANO)들이 배치되어 있다. 애노드 전극(ANO)들 각각은 뱅크(BA)에 의해 테두리를 덮고 중앙부가 노출되어 있다. 노출된 애노드 전극(ANO)을 발광 영역(EA)으로 정의할 수 있다.

발광 영역(EA)은 사각형상을 가질 수 있다. 발광 영역(EA)은 뱅크(BA)에 의해 정의된다. 즉, 발광 영역(EA)의 좌측변, 우측변, 상변 및 하변에는 뱅크(BA)가 배치되어 발광 영역(EA)을 둘러싸는 구조를 갖는다.

뱅크(BA)는 제1 뱅크(BA1)과 제2 뱅크(BA2)를 구비한다. 제1 뱅크(BA1)는 제1 높이(H1)를 갖고, 제2 뱅크(BA2)는 제1 높이(H1)보다 낮은 제2 높이(H2)를 가질 수 있다. 여기서, 제2 높이(H2)는 제1 높이(H1)의 30% 내지 80%의 비율을 가질 수 있다.

발광 영역(EA)의 좌측변과 우측변에는 제1 뱅크(BA1)만 형성되어 있다. 반면에 발광 영역(EA)의 상변과 하변에는 제1 뱅크(BA1)와 제2 뱅크(BA2)가 혼합되어 배치되어 있다. 일례로, 제2 뱅크(BA2)에 다수 개의 제1 뱅크(BA1)들이 산포된 구조를 가질 수 있다.

발광 영역(EA)의 좌측변과 우측변에는 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)이 배치될 수 있다. 데이터 배선(DL)에는 수시로 변동되는 데이터 전압이 공급될 수 있다. 한편, 구동 전류 배선(VDD)에는 고 전위 전압이 항상 인가될 수 있다.

데이터 배선(DL) 및/또는 구동 전류 배선(VDD)과 중첩되는 캐소드 전극(CAT)을 완전히 배제하기 위해, 발광 영역(EA)의 좌측변과 우측변에는 제1 뱅크(BA1)만을 배치한다. 그 결과, 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)은 공통 전압이 인가되는 캐소드 전극(CAT)와 중첩되지 않는다. 따라서, 캐소드 전극(CAT)과 데이터 배선(DL) 그리고 캐소드 전극(CAT)과 구동 전류 배선(VDD) 사이에 기생 용량을 완전히 제거할 수 있다.

이와 같이 발광 영역(EA)의 상변과 하변에 배치된 뱅크(BA) 위에 캐소드 전극(CAT)을 모두 제거하면, 캐소드 전극(CAT)이 발광 영역(EA)에만 고립된 섬 모양이 되어, 공통 전압을 인가할 수 없다. 따라서, 제2 실시 예에서는, 상대적으로 기생 용량에 의한 화질 영향이 적은 게이트 배선(GL)과 중첩하는 뱅크(BA)는 제1 뱅크(BA1)과 제2 뱅크(BA2)가 혼합된 구조를 갖는다.

예를 들어, 발광 영역(EA)의 상변과 하변에는 스캔 배선(SL) 혹은 레퍼런스 배선(도시하지 않음)이 배치될 수 있다. 이 부분에서도 앞에서 설명한 바와 같이, 뱅크(BA)를 기준으로 하부의 배선들과 상부의 캐소드 전극(CAT) 사이에서의 간섭을 최소화하여 화질 저하 문제가 발생하지 않는다.

제2 실시 예의 경우, 제1 뱅크(BA1)는 Y축 방향으로 연장되며, Y축과 직교하는 X축 방향으로 발광 영역(EA)의 폭에 해당하는 간격으로 이격되어 배치된다. 또한, 제2 뱅크(BA2)는 X축 방향으로 연장되며, X축과 직교하는 Y축 방향으로 발광 영역(EA)의 길이에 해당하는 간격으로 이격되어 배치된다. 물론, 제2 실시 예에서는, 제2 뱅크(BA2)는 단독으로 배치되지 않고, 제1 뱅크(BA1)와 혼합되어 배치된 구조를 갖는다.

그 결과, 발광 영역(EA)들에 형성된 각각의 캐소드 전극(CAT)들은, X축 방향으로는 물리적 및 전기적으로 끊어진 구조를 가져, 배선 사이의 간섭을 제거할 수 있다. 이와 동시에, 캐소드 전극(CAT)들은 제2 뱅크(BA2) 위에서 연결되어 Y축 방향으로 물리적 및 전기적으로 연결된 구조를 갖는다. 이러한 구조는 공통 전압이 기판(SUB)의 상변에서 하변으로 전달되는 구조를 갖는 경우 적용하는 것이 바람직하다.

제2 실시 예에서는, 제1 뱅크(BA1)가 발광 영역(EA)의 좌측변과 우측변에만 배치된 경우를 도시하였다. 하지만, 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)이 발광 영역(EA)의 상변과 하변에 배치되는 경우라면, 상변과 하변에는 제1 뱅크(BA1)만 배치되고, 좌측변과 우측변에는 제1 뱅크(BA1)와 제2 뱅크(BA2)가 혼재된 구조를 가질 수 있다.

제2 실시 예에서는, 발광 영역(EA)의 좌측변과 우측변에 배치된 뱅크(BA)는 캐소드 전극(CAT)이 적층되지 않은 제1 뱅크(BA1)로만 구성되는 특징이 있다. 따라서, 제2 실시 예에 의한 전계 발광 표시장치의 구조는 초고 해상도에서도 배선 간의 간섭으로 인한 화질 저하가 발생하지 않는다.

<제 3 실시 예>

이하, 도 6a 및 6b를 참조하여, 이 출원의 제3 실시 예에 대해 설명한다. 도 6a는 도 3의 I-I'를 따라 도시한 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 6b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 평면도이다. 도 6b에서 절취선 I-I'은 도 3의 절취선 I-I'과 동일한 부분이므로, 동일한 절취선 부호를 사용하였다.

도 6a 및 도 6b를 참조하면, 기판(SUB) 위에는 다수 개의 애노드 전극(ANO)들이 배치되어 있다. 애노드 전극(ANO)은 뱅크(BA)에 의해 테두리를 덮고 중앙부가 노출되어 있다. 노출된 애노드 전극(ANO)을 발광 영역(EA)으로 정의할 수 있다.

특히, 발광 영역(EA)의 좌측변과 우측변에는 제1 높이(H1)를 갖는 제1 뱅크(BA1)가 배치된다. 한편, 발광 영역(EA)의 상변과 하변에는 제2 높이(H2)를 갖는 제2 뱅크(BA2)가 배치된다. 여기서, 제2 높이(H2)는 제1 높이(H1)의 30% 내지 80%의 비율을 가질 수 있다.

복수 개의 제1 뱅크(BA1)들 각각은 기판(SUB)의 Y축을 따라 연장되며, Y축과 직교하는 X축으로 일정 간격 이격하여 배치되어 있다. 특히, 제1 뱅크(BA1)들은, 발광 영역(EA)의 가로 폭에 대응하는 간격으로 이격되어 있다.

한편, 복수 개의 제2 뱅크(BA2)들 각각은 기판(SUB)의 X축을 따라 연장되며, X축과 직교하는 Y축으로 일정 간격 이격하여 배치되어 있다. 특히, 제2 뱅크(BA2)들은, 발광 영역(EA)의 세로 길이에 대응하는 간격으로 이격되어 있다. 또한, 제1 뱅크(BA1)는 연속하여 연장된 구조를 갖는 반면, 제2 뱅크(BA2)는 제1 뱅크(BA1) 사이에서 분리된 선분 형상을 가질 수 있다.

발광 영역(EA)의 좌측변과 우측변에는 제1 뱅크(BA1)만 형성되어 있다. 반면에 발광 영역(EA)의 상변과 하변에는 제2 뱅크(BA2)만 형성되어 있다. 발광 영역(EA)의 좌측변과 우측변에는 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)이 배치될 수 있다. 데이터 배선(DL)에는 수시로 변동되는 데이터 전압이 공급될 수 있다. 한편, 구동 전류 배선(VDD)에는 일정한 고 전위 전압이 항상 인가될 수 있다.

데이터 배선(DL) 및/또는 구동 전류 배선(VDD)과 중첩되는 캐소드 전극(CAT)을 완전히 배제하기 위해, 발광 영역(EA)의 좌측변과 우측변에는 제1 뱅크(BA1)만을 배치한다. 그 결과, 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)은 공통 전압이 인가되는 캐소드 전극(CAT)과 중첩되지 않는다. 따라서, 캐소드 전극(CAT)은 데이터 배선(DL)과 구동 전류 배선(VDD)에 의한 영향을 받지 않는다.

한편, 제3 실시 예에서는, 상대적으로 기생 용량에 의한 화질 영향이 적은 게이트 배선(GL)과 중첩하는 부분에 제2 뱅크(BA2)만을 형성함으로써, 캐소드 전극(CAT)들이 Y축을 따라 연속된 구조를 갖는다. 따라서, 캐소드 전극(CAT)들은 기판(SUB)의 상변과 하변에 배치된 공통 전극 단자를 통해 모두 공통 전압을 일정하게 공급받을 수 있다. 그 결과, 캐소드 전극(CAT)은, X축 방향으로는 물리적 및 전기적으로 끊어진 구조를 가지지만, Y축 방향으로 물리적 및 전기적으로 연결된 구조를 갖는다.

제3 실시 예에서는, 발광 영역(EA)의 좌측변과 우측변에는 캐소드 전극(CAT)이 적층되지 않은 제1 뱅크(BA1)만 배치되는 특징이 있다. 따라서, 제3 실시 예에 의한 전계 발광 표시장치의 구조는 초고 해상도에서도 배선들 사이의 간섭으로 인한 화질 저하가 발생하지 않는다.

도 6a에서는, 발광 영역(EA)의 상변과 하변에 배치되는 제2 뱅크(BA2) 위에는 발광층(OL), 캐소드 전극(CAT), 제1 보호층(PT) 및 제2 보호층(PC)이 모두 남아 있는 것으로 도시하였다. 하지만 이에 국한되는 것은 아니며, 발광층(OL)과 캐소드 전극(CAT)만 적층될 수도 있다. 또는, 제2 보호층(PC)을 배제하고, 발광층(OL), 캐소드 전극(CAT)과 제1 보호층(PT)이 적층된 구조를 가질 수도 있다.

<제 4 실시 예>

이하, 도 7a 및 7b를 참조하여, 이 출원의 제4 실시 예에 대해 설명한다. 도 7a는 도 3의 I-I'를 따라 도시한 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 단면도이다. 도 7b는 도 2에서 뱅크 부분을 중심으로 도시한 이 출원의 제4 실시 예에 의한 전계 발광 표시장치의 평면도이다. 도 7b에서 절취선 I-I'은 도 3의 절취선 I-I'과 동일한 부분이므로, 동일한 절취선 부호를 사용하였다.

도 7a 및 도 7b를 참조하면, 기판(SUB) 위에는 다수 개의 애노드 전극(ANO)들이 배치되어 있다. 애노드 전극(ANO)은 뱅크(BA)에 의해 테두리를 덮고 중앙부가 노출되어 있다. 노출된 애노드 전극(ANO)을 발광 영역(EA)으로 정의할 수 있다.

특히, 발광 영역(EA)의 좌측변과 우측변에는 제1 높이(H1)를 갖는 제1 뱅크(BA1)가 배치된다. 한편, 발광 영역(EA)의 상변과 하변에서, 중앙 부분에는 뱅크가 제거된 무-뱅크 영역(NBA)가 형성되어 있다. 또한, 발광 영역(EA)의 상변과 하변에서 발광 영역(EA)에 인접한 부분에는 제1 뱅크(BA1)와 제2 뱅크(BA2)가 함께 형성되어 있다. 특히, 제2 뱅크(BA2)에 섬 모양으로 제1 뱅크(BA1)가 산포된 구조를 가질 수 있다. 제2 높이(H2)는 제1 높이(H1)의 30% 내지 80%의 비율을 가질 수 있다. 다시 설명하면, 발광 영역(EA)의 상변과 하변에서는 가운데 영역에 무-뱅크 영역(NBA)가 형성되고, 무-뱅크 영역(NBA)와 발광 영역(EA) 사이에는 제1 뱅크(BA1)와 제2 뱅크(BA2)가 혼재되어 배치될 수 있다.

또한, 복수 개의 제2 뱅크(BA2)들 각각은 기판(SUB)의 X축을 따라 연장되며, X축과 직교하는 Y축으로 일정 간격 이격하여 배치되어 있다. 특히, 제2 뱅크(BA2)들은, 발광 영역(EA)의 세로 길이에 대응하는 간격으로 이격되어 있다. 또한, 제1 뱅크(BA1)는 연속하여 연장된 구조를 갖는 반면, 제2 뱅크(BA2)는 제1 뱅크(BA1) 사이에서 분리된 선분 형상을 가질 수 있다.

한편, 제2 뱅크(BA2)의 중앙 영역에는 X축을 따라 연장된 무-뱅크 영역(NBA)이 형성되어 있다. 즉, 제2 뱅크(BA2)는 발광 영역(EA) 사이에서 양분되어 하나는 상변에 있는 발광 영역(EA)의 테두리에 배치되고, 다른 하나는 하변에 있는 발광 영역(EA)의 테두리에 배치된다. 또한, 제2 뱅크(BA2)에는 제1 뱅크(BA1)이 섬 모양으로 산포되어 있다.

무-뱅크 영역(NBA)에서는, 뱅크가 없으므로 평탄화 막(PL)이 노출된다. 그리고 평탄화 막(PL) 위에 더미 발광층(DOL), 캐소드 전극(CAT), 제1 보호층(PT) 및 제2 보호층(PC)가 순차 적층된 구조를 가질 수 있다. 즉, 무-뱅크 영역(NBA)에서는 제1 뱅크(BA1)와 제2 뱅크(BA2)가 혼재하는 영역보다도, 캐소드 전극(CAT)이 충분한 면적을 갖고 배치된 구조를 갖는다. 특히, 발광 영역(EA)에서 제2 뱅크(BA2)를 지나 무-뱅크 영역(NBA)으로 캐소드 전극(CAT)이 연장되므로, Y축 방향으로 캐소드 전극(CAT)이 끊어짐 없이 연결되는 구조를 가질 수 있다.

한편, 제4 실시 예에서는, 상대적으로 기생 용량에 의한 화질 영향이 적은 게이트 배선(GL)과 중첩하는 부분에 제1 뱅크(BA1)과 제2 뱅크(BA2)가 혼재된 구조를 갖는다. 그 결과, 캐소드 전극(CAT)들이 Y축을 따라 연속된 구조를 갖는다. 따라서, 캐소드 전극(CAT)들은 기판(SUB)의 상변과 하변에 배치된 공통 전극 단자를 통해 모두 공통 전압을 일정하게 공급받을 수 있다. 그 결과, 캐소드 전극(CAT)은, X축 방향으로는 물리적 및 전기적으로 끊어진 구조를 가지지만, Y축 방향으로 물리적 및 전기적으로 연결된 구조를 갖는다.

화소의 밀도가 높아지면, 게이트 배선(GL)과 중첩하는 부분에 배치되는 제2 뱅크(BA2)의 면적이 좁아질 수 있다. 이 경우, 캐소드 전극(CAT)의 연결성이 끊어지거나, 이 부분에서 캐소드 전극(CAT)의 선 저항이 부분적으로 증가할 수 있다. 그 결과, 캐소드 전극(CAT)에 인가되는 공통 전압이 일정하게 유지되지 않아 화질이 저하되는 문제가 발생할 수 있다.

하지만, 제4 실시 예에서는, 게이트 배선(GL)과 중첩하는 부분에 무-뱅크 영역(NBA)을 배치하여, 캐소드 전극(CAT)이 연결되는 구조를 확실하게 확보할 수 있다. 따라서, 캐소드 전극(CAT)의 선 저항이 증가하는 문제가 발생하지 않아, 화질 저하를 방지할 수 있다.

상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

DA: 표시 영역 NDA: 비 표시 영역
OLE: 발광 다이오드 DT: 구동 박막 트랜지스터
ANO: 애노드 전극 OL: 발광층
CAT: 캐소드 전극 EN: 봉지층
PL: 평탄화 막 BN: 뱅크
BN1: 제1 뱅크 BN2: 제2 뱅크
EA: 발광 영역 P: 화소
PT: 제1 보호층 PC: 제2 보호층

Claims

기판 위에서 발광 영역을 정의하며, 제1 높이를 갖는 제1 뱅크 및 상기 제1 높이보다 낮은 제2 높이를 갖는 제2 뱅크;
상기 발광 영역 내에 배치된 애노드 전극;
상기 발광 영역 내의 상기 애노드 전극 위에 배치된 발광층;
상기 발광 영역 내의 상기 발광층 위에 배치된 캐소드 전극;
상기 발광 영역 내의 상기 캐소드 전극 위에 배치된 제1 보호층;
상기 제2 뱅크 위에 배치된 더미 발광층; 그리고
상기 제1 뱅크를 제외하고, 상기 제2 뱅크에서 상기 더미 발광층 위에 배치된 상기 캐소드 전극을 포함하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 발광 영역 내의 상기 제1 보호층 위에 배치된 제2 보호층을 더 포함하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 발광층은, 상기 제1 뱅크 위로 연장되어 상기 더미 발광층과 연결된 전계 발광 표시장치.
제 1 항에 있어서,
상기 캐소드 전극은, 상기 발광 영역에서 상기 제2 뱅크 상부로 연장되는 전계 발광 표시장치.
제 1 항에 있어서,
상기 제1 뱅크는, 상기 기판의 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 평행하게 배치되며,
상기 제2 뱅크는, 상기 제2 방향으로 연장되고, 상기 제1 방향으로 평행하게 배치된 전계 발광 표시장치.
제 5 항에 있어서,
상기 제1 뱅크 및 상기 제2 뱅크는,
상기 발광 영역을 둘러싸며, 상기 제1 방향 및 상기 제2 방향으로 서로 교번하여 배치된 전계 발광 표시장치.
제 5 항에 있어서,
상기 제1 뱅크는, 상기 제2 방향으로 상기 발광 영역에 대응하는 제1 간격으로 이격되며,
상기 제2 뱅크는, 상기 제1 방향으로 상기 발광 영역에 대응하는 제2 간격으로 이격된 전계 발광 표시장치.
제 5 항에 있어서,
상기 발광 영역에서 상기 제2 방향으로 배치된 변에는 상기 제1 뱅크만 배치되고,
상기 발광 영역에서 상기 제1 방향으로 배치된 변에는 상기 제1 뱅크와 상기 제2 뱅크가 혼합되어 배치된 전계 발광 표시장치.
제 1 항에 있어서,
상기 제2 높이는, 상기 제1 높이의 80% 내지 30% 중 선택된 어느 한 비율을 갖는 전계 발광 표시장치.
제 1 항에 있어서,
상기 제1 보호층 및 상기 캐소드 전극 위에서 상기 기판 전체를 덮는 봉지층을 더 포함하는 전계 발광 표시장치.
기판 위에 매트릭스 방식으로 배열된 애노드 전극;
상기 애노드 전극에서 발광 영역을 정의하며, 제1 높이를 갖는 돌출부와 제2 높이를 갖는 함몰부를 구비한 뱅크;
상기 발광 영역과 상기 함몰부에 배치된 발광층;
상기 돌출부를 제외한 상기 발광 영역과 상기 함몰부에서 상기 발광층 위에 배치된 캐소드 전극; 그리고
상기 돌출부와 상기 캐소드 전극 위에 배치된 봉지층을 구비한 전계 발광 표시장치.
제 11 항에 있어서,
상기 발광 영역을 둘러싸는 상기 뱅크는, 상기 돌출부와 상기 함몰부가 교대로 배치된 전계 발광 표시장치.
제 11 항에 있어서,
상기 발광 영역에서,
제1 방향의 측변들에 배치된 상기 뱅크는, 상기 돌출부만 구비하고,
상기 제1 방향과 교차하는 제2 방향의 측변들에 배치된 상기 뱅크는, 상기 돌출부와 상기 함몰부를 구비한 전계 발광 표시장치.
제 11 항에 있어서,
상기 발광 영역에서,
제1 방향의 측변들에 배치된 상기 뱅크는, 상기 돌출부만 구비하고,
상기 제1 방향과 교차하는 제2 방향의 측변들에 배치된 상기 뱅크는, 상기 함몰부만 구비한 전계 발광 표시장치.
제 11 항에 있어서,
상기 발광층은 상기 발광 영역에서 상기 돌출부 상부로 연장된 전계 발광 표시장치.
제 11 항에 있어서,
상기 발광 영역에서, 상기 봉지층 아래에서 상기 캐소드 전극 위에 배치된 제1 보호층; 그리고
상기 발광 영역에서, 상기 봉지층 아래에서 상기 제1 보호층 위에 배치된 제2 보호층을 더 포함하는 전계 발광 표시장치.
제 16 항에 있어서,
상기 제1 보호층은, 상기 발광 영역에서 상기 함몰부로 연장된 전계 발광 표시장치.
제 17 항에 있어서,
상기 제2 보호층은, 상기 발광 영역에서 상기 함몰부로 연장된 전계 발광 표시장치.
제 11 항에 있어서,
상기 제1 높이와 상기 제2 높이의 비율은, 10:3 내지 10:8 중 선택된 어느 한 비율을 갖는 전계 발광 표시장치.